JPWO2005015966A1 - プリント配線板およびその製造方法 - Google Patents

プリント配線板およびその製造方法 Download PDF

Info

Publication number
JPWO2005015966A1
JPWO2005015966A1 JP2005513568A JP2005513568A JPWO2005015966A1 JP WO2005015966 A1 JPWO2005015966 A1 JP WO2005015966A1 JP 2005513568 A JP2005513568 A JP 2005513568A JP 2005513568 A JP2005513568 A JP 2005513568A JP WO2005015966 A1 JPWO2005015966 A1 JP WO2005015966A1
Authority
JP
Japan
Prior art keywords
plating
wiring board
printed wiring
conductor
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005513568A
Other languages
English (en)
Other versions
JP4195706B2 (ja
Inventor
藤浪 秀之
秀之 藤浪
樋口 令史
令史 樋口
小林 一治
一治 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Publication of JPWO2005015966A1 publication Critical patent/JPWO2005015966A1/ja
Application granted granted Critical
Publication of JP4195706B2 publication Critical patent/JP4195706B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0361Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0597Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds

Abstract

本発明は、ドライ処理およびドライ処理装置なしに、アディティブ法により製造することのできるアンダーカットのない導体回路、およびその製造方法を提供する。本発明のプリント配線板は、アンダーカットを埋めるべく追加めっきを行うことにより製造された、アンダーカットのない導体回路を有する。

Description

この発明は、プリント配線板およびその製造方法に関し、特に、アディティブ法による形成された導体回路を有するプリント配線板およびその製造方法に関するものである。
プリント配線板の回路形成法としてアディティブ法が知られている。アディティブ法では、絶縁基材の片面に薄い導電層膜(シード層)を一様に形成した基材のシード層面にフォトリソグラフィーによってパターンニングされためっき用レジストを形成し、電解めっきによってレジスト間にそれぞれめっき部を形成する。その後、めっき用レジストを除去し、めっき部間のシード層をエッチング除去することにより、導体回路を得る。
絶縁基材に一様に形成された銅箔等による導体層をエッチングすることにより回路形成を行う、サブトラクト法(ないしエッチング法)による導体回路形成に比して、前記アディティブ法は、より線幅の狭い回路の形成が可能であることが知られている。電子機器の小型化ないし高密度化が求められている現状に鑑みれば、アディティブ法はこの点において大きな利点を有する。
しかし、従来のアディティブ法は、下記のような短所を有する。すなわち、フォトリソグラフィーによる露光時において、シード層による乱反射等が起こることにより、図4Aのごとく、シード層102との界面であるレジスト103の底部は、底部に向かって末広がりの裾部104を有するようになる。この状態に図4Bのごとくめっきを施すので、めっき部105の底部は、図4Cのごとく、えぐられたようなアンダーカット部106を有する。
その後、上述のごとくエッチングを施すが、前記アンダーカット部106は、図4Dのごとく、より深く侵食される。深いアンダーカット部106に対しては、カバーレイ材やソルダーレジスト材等の絶縁物被覆が十分に充填されず、空隙を残す虞が生ずる。前記空隙は、マイグレーション等の原因となりうる。
また、アンダーカット部が生ずると、導体回路と絶縁基材との接触面積が小さくなるので、その間の接着強度を低下し、ひいては導体回路が熱処理によって剥がれる虞を惹起しかねない。さらには、導体回路の断面形状が矩形にならないことにより、高周波信号伝送におけるインピーダンス不整合の問題を誘引しかねない。
日本国特許公開2001−196740号公報は、アンダーカットのない導体回路を形成する方法を開示している。この方法によれば、前記レジスト底部の裾部分をドライ処理によって除去した後に、回路形成のためのめっきを行うことにより、アンダーカットの発生を抑制している。
前記ドライ処理は、大規模な真空チャンバー等を備えたドライ処理装置を必要とし、水分の除去や真空引きといった工程を要するため、プリント配線板の製造に関わるコストを上昇せしめる問題がある。
本発明は、ドライ処理およびドライ処理装置なしに、アディティブ法により製造することのできるアンダーカットのない導体回路、およびその製造方法を提供することを目的としている。
本発明の第一の局面によれば、プリント配線板は、絶縁基材と、前記絶縁基材上のアンダーカット部を有する第1の導体と、前記アンダーカット部を埋める第2の導体と、を備えた、導体回路と、を備える。
望ましくは、前記プリント配線板は、さらに前記絶縁基材と前記第1の導体との間に介在された導電性シード層を備え、前記第1の導体は、アディティブ法により前記導電性シード層上に形成されたものである、プリント配線板である。
また望ましくは、前記導体回路は、矩形または底部に向かって末広がりの裾部を有する断面形状を有する、プリント配線板である。
さらに望ましくは、前記裾部は、前記アンダーカット部の底から前記裾部の張り出しの端までの幅が、前記アンダーカット部の深さに対して1〜3倍となるべく、張り出している、プリント配線板である。
また望ましくは、前記第1の導体と、前記第2の導体は、実質的に同一の熱膨張係数を有する物質によりそれぞれ構成されている、プリント配線板である。
さらに望ましくは、前記絶縁基材と前記第1の導体との間に介在された、前記第2の導体と実質的に耐エッチング性を有する、導電性シード層をさらに備える、プリント配線板である。
本発明の第二の局面によれば、プリント配線板は、絶縁基材と、前記絶縁基材上の導電性シード層と、前記導電性シード層上であってめっき層を有する導電性回路と、を備え、前記導電性回路の上方から見て、前記導線性シード層の輪郭は、前記導電性回路の輪郭に対して、一致するか、または取り囲んでいる。
本発明の第三の局面によれば、プリント配線板の製造方法は、絶縁基材上の導電性シード層上にレジスト層を形成する、レジスト層形成工程と、パターンニングされためっき用レジストを形成すべく、前記レジスト層に露光、現像を行う、フォトリソグラフィー工程と、前記フォトリソグラフィー工程において前記レジスト層が除去された部分に導体回路を形成すべく、電解めっきを行う、めっき工程と、前記パターンニングされためっき用レジストを除去する、レジスト除去工程と、前記導体回路が有するアンダーカットを埋めるべく追加めっきを行う、追加めっき工程と、よりなる。
望ましくは、前記追加めっき工程は、前記レジスト除去工程後に全面をめっきする再めっき工程と、必要な部分を残してめっきを除去する除去工程と、よりなる、プリント配線板の製造方法である。
さらに望ましくは、前記再めっき工程においてハイスロー浴またはビアフィル浴を利用する、プリント配線板の製造方法である。
なお望ましくは、前記ビアフィル浴は、めっき液の循環が悪い部分のめっきを相対的に促進する機能を有する添加剤を含む、プリント配線板の製造方法。あるいは、前記ビアフィル浴は、被めっき物がめっきされるのを抑制する機能を有する添加剤を含む、プリント配線板の製造方法。
[図1A]図1Aは、本発明の第一の実施形態による諸工程前におけるプリント配線板の断面図である。
[図1B]図1Bは、本発明の第一の実施形態による導電性シード層形成後におけるプリント配線板の断面図である。
[図1C]図1Cは、本発明の第一の実施形態によるフォトリソグラフィー工程におけるプリント配線板の断面図である。
[図1D]図1Dは、本発明の第一の実施形態による現像後におけるプリント配線板の断面図である。
[図1E]図1Eは、本発明の第一の実施形態によるめっき後におけるプリント配線板の断面図である。
[図1F]図1Fは、本発明の第一の実施形態によるレジスト除去後におけるプリント配線板の断面図である。
[図1G]図1Gは、本発明の第一の実施形態による再めっき後におけるプリント配線板の断面図である。
[図1H]図1Hは、本発明の第一の実施形態によるめっき除去後におけるプリント配線板の断面図である。
[図2A]図2Aは、アンダーカット部分を有する再めっき前の状態である。
[図2B]図2Bは、ハイスロー浴によって追加めっき層を形成した場合を説明する断面図である。
[図2C]図2Cは、ビアフィル浴によって追加めっき層を形成した場合を説明する断面図である。
[図3A]図3Aは、本発明の第二の実施形態によるめっき除去後におけるプリント配線板の断面図である。
[図3B]図3Bは、本発明の第二の実施形態の変形例によるめっき除去後におけるプリント配線板の断面図である。
[図4A]図4Aは、従来の技術によるフォトリソグラフィー工程後におけるプリント配線板の断面図である。
[図4B]図4Bは、従来の技術によるめっき後におけるプリント配線板の断面図である。
[図4C]図4Cは、従来の技術によるレジスト除去後におけるプリント配線板の断面図である。
[図4D]図4Dは、従来の技術によるめっき除去後におけるプリント配線板の断面図である。
本発明の第一の実施形態によるプリント配線板およびその製造方法を、図1Aから図1Hを参照して以下に説明する。
絶縁基材11は、図1Aに示されるようにポリイミド等の樹脂からなるフィルムである。前記絶縁基材11の素材は、ポリイミドに限らず、電子機器に適用可能な様々な絶縁樹脂を利用することができる。ポリイミドに代えて、ガラスエポキシ、アラミドエポキシ、BTレジン、PET、液晶ポリマーなどを適用することができる。
まず導電性シード層形成工程を実施する。前記絶縁基材11の片面に、スパッタリングによりニッケル薄膜を300Å程度、更にその上層に銅薄膜を3000Å程度成長させることにより、図1Bに示す導電性シード層12となす。前記ニッケル薄膜は、他の金属薄膜によって代えることができるが、絶縁基材11と密着性の良好な材料を選択する必要がある。銅薄膜は、前記ニッケル薄膜が後の工程において電解めっき浴により溶解することを防止する。これらの金属は、クロム、アルミニウム、金、銀などの、導電性の良好な他の金属により置き換えることができる。
次いで、レジスト層形成工程を実施する。導電性シード層12上に、ロールラミネートまたは真空ラミネートにより、ドライフィルムレジストをラミネートすることにより、レジスト層13を形成する。ドライフィルムレジストに代えて、液状のレジストを塗布してもよい。
次いで、フォトリソグラフィー工程を実施する。前記レジスト層13の直上に、図1Cに示すごとくレジストパターンニング用マスク14を配置し、紫外線15を照射する。前記紫外線15は、波長365nmおよび405nmのうちから選択した少なくともひとつのものである。ついで現像を行うことにより、図1Dに示されるめっき用レジスト16を形成する。ポジ型レジストを用いているので、レジスト層13のうち、露光された部分が除去されて、露光されていない部分が残る。このようにしてパターンニングされためっき用レジスト16は、導電性シード層12との界面である底部に、底部に向かって末広がりの裾部17を有する。
次いで、めっき工程を実施する。電解銅めっき(硫酸銅めっき)を行い、レジスト16間、すなわちレジスト層13が除去された部分に、図1Eに示すごとく、回路用めっき部(第1の導体)18を厚さ8μm程度形成させる。前記電解銅めっきは、後述のハイスローめっき浴によることにより、能率よく良好な回路用めっき部(第1の導体)18が形成される。回路用めっき部(第1の導体)18は、導体回路の主要部を構成する。
次いで、レジスト除去工程を実施する。適切な剥離液を吹き付けることにより、図1Fに示すごとく、めっき用レジスト16を完全に剥離する。このとき、前記裾部17が転写されて、回路用めっき部(第1の導体)18には、その底面付近、すなわち導電性シード層12との界面付近に、アンダーカット部分19が生ずる。ここまでの工程は、従来のアディティブ法による回路形成と実質的に同一である。
次いで、再めっき工程と除去工程とからなる、追加めっき工程を実施する。
再めっき工程においては、硫酸銅めっきによって全面を再度めっきし、図1Gに示すごとく、前記アンダーカット部分19が埋まるように追加めっき層(第2の導体)20を形成する。再めっきのための浴は、ハイスローめっき浴によってもよいし、後述のビアフィルめっき浴によってもよい。
前記再めっき工程において、めっき浴には、カパーグリームCLX(日本リーロナール株式会社)の商品名で提供されているスルーホールめっき用添加剤、あるいはトップルチナBVF(奥野製薬株式会社)の商品名で提供されているフィルドビア用の添加剤、あるいはトップルチナα(奥野製薬株式会社)の商品名で提供されているフィルドビア/スルーホール同時めっき用の添加剤を添加する。
スルーホールめっき用添加剤は、めっき膜厚の均一性、すなわちスローイングパワーを向上せしめる作用を有し、従ってハイスローめっき浴に添加される。
フィルドビアとは、多層板や両面板のビアに、めっきで金属を隙間なく充填されたビアのことである。フィルドビア用の添加剤は、被めっき物がめっきされるのを抑制する働きを有する。前記働きは、基板表面においてはめっき液の循環がよいのでより有効に作用し、ビア内部はめっき液の循環が悪いのでより有効でないので、相対的にビア内部のめっきは促進される。従って、前記添加剤は、ビアを金属により充填せしめる作用を促進するものである。
本発明の本実施形態においては、フィルドビア用の添加剤が有する上述の作用を利用して、相対的にめっき液の循環の悪いアンダーカット部分19に優先的にめっきを施す。
アンダーカット部分19の深さが回路用めっき部(第1の導体)18の側壁から測って約1μmである場合の典型的なめっき浴の構成とめっき条件は、下記のとおりである。下記において目標膜厚は、電流密度と通電時間によって容易に設定可能である。
(ハイスローめっき浴の場合)
硫酸銅濃度60〜90g/リットル、硫酸濃度165〜210g/リットル、塩素イオン30〜75mg/リットル、スルーホールめっき用添加剤カパーグリームCLX−A(日本リーロナール株式会社製)3〜7ミリリットル/リットル、スルーホールめっき用添加剤カパーグリームCLX−C(日本リーロナール株式会社製)5〜15ミリリットル/リットル、電流密度0.1〜4A/dm、目標膜厚0.5〜1μm。
(ビアフィルめっき浴の場合)
硫酸銅濃度160〜240g/リットル、硫酸濃度40〜80g/リットル、塩素イオン30〜70mg/リットル、フィルドビアめっき用添加剤トップルチナBVF(奥野製薬株式会社製)2〜10ミリリットル/リットル、電流密度0.1〜5A/dm、目標膜厚0.2〜3μm。
図2Aに示す状態のアンダーカット部分19に再めっき工程を実施する場合、後述する除去工程における導電性シード層12の除去を容易ならしめるために、めっき膜厚は小さいほうが望ましい。一方、アンダーカット部分19はめっきによって十分に埋める必要がある。
ハイスロー浴によるめっきの場合は、図2Bに示されるように、被めっき物はほぼ均一にめっきされるので、約1μmの深さのアンダーカット部分19を埋めるためには、0.5〜1μmの目標膜厚が必要である。
ビアフィル浴によるめっきの場合は、図2Cに示されるように、アンダーカット部分19付近が優先的にめっきされるので、上述のごとき目標膜厚では結果的にめっき厚が厚すぎることとなる。それゆえ、目標膜厚は、より少ない0.2〜0.5μmが最適である。
次いで、除去工程を実施する。導電性シード層12および追加めっき層(第2の導体)20を、必要な部分、すなわち回路用めっき部(第1の導体)18と絶縁基材11との間に介在する部分およびアンダーカット部分19を埋めている部分が残るように、エッチングして除去する。
これにより、回路用めっき部(第1の導体)18と、アンダーカット部分19を埋める追加めっき層(第2の導体)20の残存部分とから、図1Hに示すごとく、アンダーカットのない導体回路21が得られる。このとき、導体回路21はアンダーカットが起こりにくい形状になっているから、エッチングによってアンダーカットが発生ないし拡大することがない。また、エッチング液の選定は、より広い選択肢から選択することができる。また、上方向から見たときに、導電性シード層12の輪郭と導体回路21の輪郭とは、ほぼ一致している。また導体回路21の断面形状は、ほぼ矩形になっている。
なお、導体回路21は、図3Aに示されるように、その底部に向かって末広がりの裾部22を有するように形成することもできる。例えば前述の再めっき工程において、ビアフィル浴を使用し、目標膜厚0.5μm〜3μmとすると、図2Cに示されるごとく、アンダーカット部分19付近が他の部分よりもより厚くめっきされる。これに前述の除去工程を実施すると、裾部22を有する導体回路21が形成される。上方向から見たときには、導電性シード層12の輪郭は、導体回路21の輪郭よりも大きく、それを取り囲んでいる。回路の走行方向に対して直交する断面で切断した導体回路21の断面形状は、上部より下部のほうが広がったベルボトム状である。これにより、除去工程における新たなアンダーカットの発生を防止することができる。また、裾部22は導体回路21の絶縁基材11に対する密着性を高め、かつ亀裂の発生を抑制するので、さらに後の工程で行う防錆を目的とするニッケルや金等をめっきする工程において、導体回路21が剥離することを効果的に防止する。裾部22の張り出しは、大きすぎると絶縁に問題が生じ、小さすぎると前記効果が十分に得られない。従って、アンダーカット部分19の深さdcに対し、アンダーカット部分19の底から裾部22の張り出しの端部までの幅dmは1〜3倍であることが好ましく、更に好ましくは1.5〜2倍であることが好ましい。
なお、図3Bに示されるように、除去工程後、追加めっき層(第2の導体)20が若干残ってもよい。
さらに、回路用めっき部(第1の導体)18と追加めっき層(第2の導体)20は、熱膨張係数をほぼ等しくすることが好ましく、さらに好ましくは同じ金属により構成する。これにより、後工程における熱処理等による熱応力の発生が防止され、ひいてはクラックや剥離などの欠陥の発生が防止される。
また、導電性シード層12と追加めっき層(第2の導体)20は、ほぼ同等の耐エッチング性を有するのが好ましい。これにより、新たなアンダーカットの発生が防止される。
本発明の好適な実施例を記述したが、本発明は上記実施例に限定されるものではない。上記開示内容に基づき、該技術分野の通常の技術を有する者が、実施例の修正ないし変形により本発明を実施することが可能である。
産業上の利用の可能性
ドライ処理およびドライ処理装置なしに、アディティブ法により製造することのできるアンダーカットのない導体回路、およびその製造方法が提供される。

Claims (13)

  1. 絶縁基材と、
    前記絶縁基材上のアンダーカット部を有する第1の導体と、前記アンダーカット部を埋める第2の導体と、を備えた、導体回路と、
    を備えた、プリント配線板。
  2. さらに前記絶縁基材と前記第1の導体との間に介在された導電性シード層を備え、前記第1の導体は、アディティブ法により前記導電性シード層上に形成されたものである、請求項1のプリント配線板。
  3. 前記導体回路は、矩形または底部に向かって末広がりの裾部を有する断面形状を有する、請求項1のプリント配線板。
  4. 前記裾部は、前記アンダーカット部の底から前記裾部の張り出しの端までの幅が、前記アンダーカット部の深さに対して1〜3倍となるべく、張り出している、請求項3のプリント配線板。
  5. 前記第1の導体と、前記第2の導体は、実質的に同一の熱膨張係数を有する物質によりそれぞれ構成されている、請求項1のプリント配線板。
  6. 前記絶縁基材と前記第1の導体との間に介在された、前記第2の導体と実質的に耐エッチング性を有する、導電性シード層をさらに備える、請求項1のプリント配線板。
  7. 絶縁基材と、
    前記絶縁基材上の導電性シード層と、
    前記導電性シード層上であってめっき層を有する導電性回路と、を備え、
    前記導電性回路の上方から見て、前記導線性シード層の輪郭は、前記導電性回路の輪郭に対して、一致するか、または取り囲んでいる、プリント配線板。
  8. 絶縁基材上の導電性シード層上にレジスト層を形成する、レジスト層形成工程と、
    パターンニングされためっき用レジストを形成すべく、前記レジスト層に露光、現像を行う、フォトリソグラフィー工程と、
    前記フォトリソグラフィー工程において前記レジスト層が除去された部分に導体回路を形成すべく、電解めっきを行う、めっき工程と、
    前記パターンニングされためっき用レジストを除去する、レジスト除去工程と、
    前記導体回路が有するアンダーカットを埋めるべく追加めっきを行う、追加めっき工程と、
    を含む、プリント配線板の製造方法。
  9. 前記追加めっき工程は、前記レジスト除去工程後に全面をめっきする再めっき工程と、必要な部分を残してめっきを除去する除去工程と、を含む、請求項8のプリント配線板の製造方法。
  10. 前記再めっき工程においてハイスロー浴を利用する、請求項9のプリント配線板の製造方法。
  11. 前記再めっき工程においてビアフィル浴を利用する、請求項9のプリント配線板の製造方法。
  12. 前記ビアフィル浴は、めっき液の循環が悪い部分のめっきを相対的に促進する機能を有する添加剤を含む、請求項11のプリント配線板の製造方法。
  13. 前記ビアフィル浴は、被めっき物がめっきされるのを抑制する機能を有する添加剤を含む、請求項11のプリント配線板の製造方法。
JP2005513568A 2003-08-12 2004-08-11 プリント配線板およびその製造方法 Expired - Fee Related JP4195706B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003292104 2003-08-12
JP2003292104 2003-08-12
PCT/JP2004/011535 WO2005015966A1 (ja) 2003-08-12 2004-08-11 プリント配線板およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2005015966A1 true JPWO2005015966A1 (ja) 2006-10-12
JP4195706B2 JP4195706B2 (ja) 2008-12-10

Family

ID=34131695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005513568A Expired - Fee Related JP4195706B2 (ja) 2003-08-12 2004-08-11 プリント配線板およびその製造方法

Country Status (4)

Country Link
US (1) US7776199B2 (ja)
JP (1) JP4195706B2 (ja)
CN (1) CN1836472B (ja)
WO (1) WO2005015966A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891531B1 (ko) * 2007-09-10 2009-04-03 주식회사 하이닉스반도체 패턴 정렬 불량 검출 장치
JP5227753B2 (ja) * 2008-02-12 2013-07-03 日東電工株式会社 配線回路基板の製造方法
CN102373492A (zh) * 2010-08-13 2012-03-14 北大方正集团有限公司 电路板表面进行选择性电镀的方法和电路板
JP2015023251A (ja) * 2013-07-23 2015-02-02 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体製品
JP6775391B2 (ja) * 2016-11-18 2020-10-28 新光電気工業株式会社 配線基板及びその製造方法
CN107041078B (zh) * 2017-05-27 2019-04-19 华进半导体封装先导技术研发中心有限公司 高密度柔性基板的制造方法
JP6924090B2 (ja) * 2017-07-21 2021-08-25 浜松ホトニクス株式会社 アクチュエータ装置
CN109673112B (zh) * 2017-10-13 2021-08-20 鹏鼎控股(深圳)股份有限公司 柔性电路板以及柔性电路板的制作方法
CN109729639B (zh) * 2018-12-24 2020-11-20 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333998A (ja) * 1993-05-20 1994-12-02 Shinko Electric Ind Co Ltd Tabテープの製造方法及びリードフレームの製造方法
JPH088498A (ja) * 1994-06-21 1996-01-12 Canon Inc 配線構造、その製造方法および該配線構造を用いた画像形成装置
JP2001196744A (ja) * 2000-01-07 2001-07-19 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2001196740A (ja) * 2000-01-07 2001-07-19 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2001284749A (ja) * 2000-03-29 2001-10-12 Matsushita Electric Ind Co Ltd プリント配線板
JP2003023236A (ja) * 2001-07-06 2003-01-24 Matsushita Electric Ind Co Ltd 配線板およびその製造方法
JP2003045871A (ja) * 2001-07-26 2003-02-14 Shinko Electric Ind Co Ltd 配線パターンの形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3940320A (en) * 1972-12-14 1976-02-24 M & T Chemicals Inc. Electrodeposition of copper
JPS6456262A (en) 1987-08-28 1989-03-03 Akebono Brake Ind Brake liquid pressure controller for vehicle
JPH06244535A (ja) 1993-02-16 1994-09-02 Hitachi Ltd 配線パターン形成方法
JP3234757B2 (ja) * 1995-12-05 2001-12-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層配線基板及びその製造方法
JP3890631B2 (ja) 1996-08-08 2007-03-07 イビデン株式会社 プリント配線板の製造方法
US6444110B2 (en) * 1999-05-17 2002-09-03 Shipley Company, L.L.C. Electrolytic copper plating method
JP2001028477A (ja) 1999-07-13 2001-01-30 Murata Mfg Co Ltd 金属配線の形成方法および金属配線
JP2005158848A (ja) * 2003-11-21 2005-06-16 Nitto Denko Corp 配線回路基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333998A (ja) * 1993-05-20 1994-12-02 Shinko Electric Ind Co Ltd Tabテープの製造方法及びリードフレームの製造方法
JPH088498A (ja) * 1994-06-21 1996-01-12 Canon Inc 配線構造、その製造方法および該配線構造を用いた画像形成装置
JP2001196744A (ja) * 2000-01-07 2001-07-19 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2001196740A (ja) * 2000-01-07 2001-07-19 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2001284749A (ja) * 2000-03-29 2001-10-12 Matsushita Electric Ind Co Ltd プリント配線板
JP2003023236A (ja) * 2001-07-06 2003-01-24 Matsushita Electric Ind Co Ltd 配線板およびその製造方法
JP2003045871A (ja) * 2001-07-26 2003-02-14 Shinko Electric Ind Co Ltd 配線パターンの形成方法

Also Published As

Publication number Publication date
US7776199B2 (en) 2010-08-17
JP4195706B2 (ja) 2008-12-10
WO2005015966A1 (ja) 2005-02-17
US20070158104A1 (en) 2007-07-12
CN1836472B (zh) 2010-06-16
CN1836472A (zh) 2006-09-20

Similar Documents

Publication Publication Date Title
US9907164B2 (en) Printed circuit board and method for manufacturing the same
US11690178B2 (en) Multilayer printed wiring board and method of manufacturing the same
US9497853B2 (en) Printed circuit board and method for manufacturing the same
JP4195706B2 (ja) プリント配線板およびその製造方法
TWI625991B (zh) 電路板結構與其製造方法
JP2006502590A (ja) プリント回路基板の製造方法
JP2004047836A (ja) プリント配線板とその製造方法
TW201519719A (zh) 配線基板及其製造方法
JPH1187931A (ja) プリント配線板の製造方法
JPH05327224A (ja) 多層配線基板の製造方法及びその製造方法で製造される多層配線基板
JP2010205801A (ja) 配線基板の製造方法
JP2009272571A (ja) プリント配線基板及びその製造方法
JP2001156453A (ja) プリント配線板における埋め込みヴィアの形成方法
JP2005136282A (ja) 多層配線基板及びその製造方法
JP4029005B2 (ja) 配線基板の製造方法
JP2647007B2 (ja) 印刷配線板の製造方法
JP2008088521A (ja) 深さの異なるビアへのめっき充填方法
JP3763666B2 (ja) プリント配線板の製造方法
JPH06310853A (ja) プリント配線板の製造方法
US20030034175A1 (en) Configurations and methods for improved copper distribution uniformity in printed wiring boards
JP3191686B2 (ja) 印刷配線板の製造方法
JPH0682928B2 (ja) 半導体素子搭載用多層印刷配線板の製造方法
KR20120024288A (ko) 인쇄회로기판의 도금층 형성 방법
KR20090087154A (ko) 미세 피치의 인쇄회로기판 제조를 위한 완전 부가 공법
JP2002359467A (ja) フィルドビア構造を有する多層プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees