JPH06310853A - プリント配線板の製造方法 - Google Patents
プリント配線板の製造方法Info
- Publication number
- JPH06310853A JPH06310853A JP9473993A JP9473993A JPH06310853A JP H06310853 A JPH06310853 A JP H06310853A JP 9473993 A JP9473993 A JP 9473993A JP 9473993 A JP9473993 A JP 9473993A JP H06310853 A JPH06310853 A JP H06310853A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper
- hole
- photosensitive layer
- coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】サーフェイスヴィアホールを有するプリント配
線板において、表層の銅厚を薄化することにより、銅回
路パターンのサイドエッチング量を低減し、ファインパ
ターンを形成して高密度化実装を実現し、歩留りを向上
させる。 【構成】積層後に表層と内層となる両面に銅箔３付きの
絶縁基板１に穴明けを行い貫通穴２ａを形成する工程
と、無電解めっきにより第１の導電性被膜４を被覆する
工程と、表層となる片面のみ第１の感光層５を被覆する
工程と、第１の感光層５に活性光線を照射する工程と、
第１の感光層５に被覆されていない面と貫通穴２ａ内に
電気めっきにより第２の導電性被膜６を被覆する工程
と、第１の感光層５を除去する工程と、第２の感光層７
を第１及び第２の導電性被膜４，６上に被覆する工程
と、露光，現像によってレジストパターンを正版形成す
る工程と、エッチングにより銅回路パターン９を形成す
る工程を有する。
線板において、表層の銅厚を薄化することにより、銅回
路パターンのサイドエッチング量を低減し、ファインパ
ターンを形成して高密度化実装を実現し、歩留りを向上
させる。 【構成】積層後に表層と内層となる両面に銅箔３付きの
絶縁基板１に穴明けを行い貫通穴２ａを形成する工程
と、無電解めっきにより第１の導電性被膜４を被覆する
工程と、表層となる片面のみ第１の感光層５を被覆する
工程と、第１の感光層５に活性光線を照射する工程と、
第１の感光層５に被覆されていない面と貫通穴２ａ内に
電気めっきにより第２の導電性被膜６を被覆する工程
と、第１の感光層５を除去する工程と、第２の感光層７
を第１及び第２の導電性被膜４，６上に被覆する工程
と、露光，現像によってレジストパターンを正版形成す
る工程と、エッチングにより銅回路パターン９を形成す
る工程を有する。
Description
【０００１】
【産業上の利用分野】本発明は、プリント配線板の製造
方法に関し、特にサーフェイスヴィアホールを有するプ
リント配線板の製造方法に関する。
方法に関し、特にサーフェイスヴィアホールを有するプ
リント配線板の製造方法に関する。
【０００２】
【従来の技術】近年、電子機器において高密度化が進ん
でおり、プリント配線板においても例外ではなく、高密
度配線や部品の高密度実装が可能なプリント配線板が要
求されている。この高密度配線及び高密度実装が可能と
なるプリント配線板として表層と内層を接続するサーフ
ェイスヴィアホールを配置する構造が知られている。こ
の構造のプリント配線板の代表的な製造方法は図５
（ａ）に示すように、まず、表面に９〜１８μｍの銅箔
３が付いた絶縁基板１に穴２ａ（きり径０．１５〜１．
３ｍｍ）を穿設し、この絶縁基板１に図５（ｂ）に示す
ように、銅の第１の導電性被膜４を約１５μｍ被覆しサ
ーフェイスヴィアホール２を形成する。次いで、図５
（ｃ）に示すように、第１の導電性被膜４上に第１の感
光層５として感光性フィルム（膜厚５０〜４０μｍ）あ
るいは電着レジスト（膜厚１２〜１５μｍ）を形成し、
次いで、図５（ｄ）に示すように、表層となる面を活性
光線照射により全面露光，内層信号層となる面を露光，
現像によりレジストパターン８（Ｌ／Ｓ＝１２０／１８
０）を形成する。次いで、図５（ｅ）に示すように、塩
化第２銅エッチング液や塩化第２鉄エッチング液にてレ
ジストパターン８に被覆されていない部分をエッチング
し、ドライフィルムを剥離して銅回路パターン９を得
る。
でおり、プリント配線板においても例外ではなく、高密
度配線や部品の高密度実装が可能なプリント配線板が要
求されている。この高密度配線及び高密度実装が可能と
なるプリント配線板として表層と内層を接続するサーフ
ェイスヴィアホールを配置する構造が知られている。こ
の構造のプリント配線板の代表的な製造方法は図５
（ａ）に示すように、まず、表面に９〜１８μｍの銅箔
３が付いた絶縁基板１に穴２ａ（きり径０．１５〜１．
３ｍｍ）を穿設し、この絶縁基板１に図５（ｂ）に示す
ように、銅の第１の導電性被膜４を約１５μｍ被覆しサ
ーフェイスヴィアホール２を形成する。次いで、図５
（ｃ）に示すように、第１の導電性被膜４上に第１の感
光層５として感光性フィルム（膜厚５０〜４０μｍ）あ
るいは電着レジスト（膜厚１２〜１５μｍ）を形成し、
次いで、図５（ｄ）に示すように、表層となる面を活性
光線照射により全面露光，内層信号層となる面を露光，
現像によりレジストパターン８（Ｌ／Ｓ＝１２０／１８
０）を形成する。次いで、図５（ｅ）に示すように、塩
化第２銅エッチング液や塩化第２鉄エッチング液にてレ
ジストパターン８に被覆されていない部分をエッチング
し、ドライフィルムを剥離して銅回路パターン９を得
る。
【０００３】次に、図６（ａ）に示すように、上記の工
程と同様の方法で作成した複数のパターン形成済みの基
板１０とプリプレグを組合せ、積層して外層スルーホー
ルを形成するための穴１１ａ（きり径０．４ｍｍ）を穿
設した後、図６（ｂ）に示すように、銅めっきを行い銅
の第２の導電性被膜６を約２５μｍ被覆し、外層スルー
ホール１１を形成する。その後、図６（ｃ）に示すよう
に、現像（Ｌ／Ｓ＝１２０／２００），エッチングを行
うことで、銅回路パターン１３を得ることにより、所定
のプリント配線板を形成していた。
程と同様の方法で作成した複数のパターン形成済みの基
板１０とプリプレグを組合せ、積層して外層スルーホー
ルを形成するための穴１１ａ（きり径０．４ｍｍ）を穿
設した後、図６（ｂ）に示すように、銅めっきを行い銅
の第２の導電性被膜６を約２５μｍ被覆し、外層スルー
ホール１１を形成する。その後、図６（ｃ）に示すよう
に、現像（Ｌ／Ｓ＝１２０／２００），エッチングを行
うことで、銅回路パターン１３を得ることにより、所定
のプリント配線板を形成していた。
【０００４】
【発明が解決しようとする課題】従来の技術では、表層
となる面が第１と第２の導電性被膜により被覆されるこ
とで、必然的に銅厚が、通常のプリント配線板に比べ厚
くなってしまう。このことから図６（ｄ）に示すよう
に、例えば銅厚が６０μｍでＬ／Ｓ＝１２０／２００の
パターンを形成した場合、サイドエッチング量が２０μ
ｍとなり歩留り悪化の要因となる欠点があった。
となる面が第１と第２の導電性被膜により被覆されるこ
とで、必然的に銅厚が、通常のプリント配線板に比べ厚
くなってしまう。このことから図６（ｄ）に示すよう
に、例えば銅厚が６０μｍでＬ／Ｓ＝１２０／２００の
パターンを形成した場合、サイドエッチング量が２０μ
ｍとなり歩留り悪化の要因となる欠点があった。
【０００５】本発明の目的は、表層となる面の導電性被
膜の被覆を１回とし、銅厚の薄化を図りファインパター
ンの形成が可能で歩留りの向上が可能なサーフェイスヴ
ィアホールを有するプリント配線板の製造方法を提供す
ることにある。
膜の被覆を１回とし、銅厚の薄化を図りファインパター
ンの形成が可能で歩留りの向上が可能なサーフェイスヴ
ィアホールを有するプリント配線板の製造方法を提供す
ることにある。
【０００６】
【課題を解決するための手段】本発明の第１の態様は、
表層と内層を電気的に接続するサーフェイスヴィアホー
ルを有するプリント配線板の製造方法において、積層後
に表層と内層となる銅箔付絶縁基板に穴開けを行い貫通
穴を形成する工程と、無電界めっきにより銅の第１の導
電性被膜を被覆する工程と、表層となる片面のみ第１の
感光層を被覆する工程と、この第１の感光層に活性光線
を照射する工程と、第１の感光層に被覆されていない面
と貫通穴内に電気めっきにより銅の第２の導電性被膜を
被覆する工程と、第１の感光層を除去する工程と、第２
の感光層を第１及び第２の導電性被膜上に被覆する工程
と、露光，現像によってレジストパターンを正版形成す
る工程と、エッチングにより銅回路パターンを形成する
工程とを有する。
表層と内層を電気的に接続するサーフェイスヴィアホー
ルを有するプリント配線板の製造方法において、積層後
に表層と内層となる銅箔付絶縁基板に穴開けを行い貫通
穴を形成する工程と、無電界めっきにより銅の第１の導
電性被膜を被覆する工程と、表層となる片面のみ第１の
感光層を被覆する工程と、この第１の感光層に活性光線
を照射する工程と、第１の感光層に被覆されていない面
と貫通穴内に電気めっきにより銅の第２の導電性被膜を
被覆する工程と、第１の感光層を除去する工程と、第２
の感光層を第１及び第２の導電性被膜上に被覆する工程
と、露光，現像によってレジストパターンを正版形成す
る工程と、エッチングにより銅回路パターンを形成する
工程とを有する。
【０００７】本発明の第２の態様は、表層と内層を電気
的に接続するサーフェイスヴィアホールを有するプリン
ト配線板の製造方法において、積層後に表層と内層とな
る銅箔付絶縁基板に穴開けを行い貫通穴を形成する工程
と、表層となる片面のみ第１の感光層を被覆する工程
と、この第１の感光層に活性光線を照射する工程と、第
１の感光層に被覆されていない面と貫通穴内に無電解め
っきにより銅の第１の導電性被膜を被覆する工程と、第
１の感光層を除去する工程と、第２の感光層を銅箔及び
第１の導電性被膜上に被覆する工程と、露光，現像によ
ってレジストパターンを正版形成する工程と、エッチン
グにより銅回路パターンを形成する工程とを有する。
的に接続するサーフェイスヴィアホールを有するプリン
ト配線板の製造方法において、積層後に表層と内層とな
る銅箔付絶縁基板に穴開けを行い貫通穴を形成する工程
と、表層となる片面のみ第１の感光層を被覆する工程
と、この第１の感光層に活性光線を照射する工程と、第
１の感光層に被覆されていない面と貫通穴内に無電解め
っきにより銅の第１の導電性被膜を被覆する工程と、第
１の感光層を除去する工程と、第２の感光層を銅箔及び
第１の導電性被膜上に被覆する工程と、露光，現像によ
ってレジストパターンを正版形成する工程と、エッチン
グにより銅回路パターンを形成する工程とを有する。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００９】図１（ａ）〜（ｈ）及び図２（ａ）〜
（ｃ）は本発明の第１の実施例を説明する工程順に示し
た断面図、図２（ｄ）は図２（ｃ）の銅回路パターンの
部分拡大断面図である。第１の実施例は、まず、図１
（ａ）に示すように、両面に９〜１８μｍの銅箔３が付
いた絶縁基板１に穴２ａ（０．１５〜０．３ｍｍ）を穿
設し、次いで、図１（ｂ）に示すように、無電解銅めっ
き液（ＣｕＳＯ4 ：１０ｇ／ｌ，１３７％ＨＣＨＯ：３
〜４ｍｌ／ｌ，ＥＤＴＡ，ＮａＯＨ）に約３０分間浸漬
し約０．６μｍの銅の第１の導電性被膜４を形成するこ
とで穴２ａを導通させる。次いで、図１（ｃ）に示すよ
うに、積層後表層となる片面にめっきレジストとして第
１の感光層５（ドライフィルム：膜厚５０μｍ）をラミ
ネートし、全面露光を行う。次いで、図１（ｄ）に示す
ように、電気めっき液（ＣｕＳＯ4 ：８５ｇ／ｌ，Ｈ2
ＳＯ4 ：１９０ｇ／ｌ，光沢剤：少量）にて、電流密度
１．５Ａ／ｄｍ2 で約４５分浸漬することにより、第１
の感光層に被覆されていない片面及び穴２ａ内に銅の第
２の導電性被膜６を約１５μｍ及びサーフェイスヴィア
ホール２を形成する。次いで、図１（ｅ）に示すよう
に、第１の感光層５を剥離液（塩化メチレン）にて剥離
する。次いで、図１（ｆ）に示すように、第１の導電性
被膜４及び第２の導電性被膜６上に第２の感光層７（感
光性ドライフィルム：膜厚４０〜５０μｍ，密着レジス
ト：１２〜１５μｍ）を形成する。次いで、図１（ｇ）
に示すように、表層となる面を全面露光，内層信号層と
なる面を露光，次いで、現像を行うことによりレジスト
パターン８（Ｌ／Ｓ＝１２０／１８０）を形成する。次
いで、図１（ｈ）に示すように、塩化第２銅のエッチン
グ液（Ｃｕ2+：８０〜１４０ｇ／ｌ，Ｃｕ+ ：５〜２０
ｇ／ｌ，Ｎａ+ ：０〜２０ｇ／ｌ，ＨＣｌ：５０〜１０
０ｇ／ｌ）によりレジストパターン８に被覆されていな
い第２の導電性被膜６をエッチングし、銅回路パターン
９を得る。
（ｃ）は本発明の第１の実施例を説明する工程順に示し
た断面図、図２（ｄ）は図２（ｃ）の銅回路パターンの
部分拡大断面図である。第１の実施例は、まず、図１
（ａ）に示すように、両面に９〜１８μｍの銅箔３が付
いた絶縁基板１に穴２ａ（０．１５〜０．３ｍｍ）を穿
設し、次いで、図１（ｂ）に示すように、無電解銅めっ
き液（ＣｕＳＯ4 ：１０ｇ／ｌ，１３７％ＨＣＨＯ：３
〜４ｍｌ／ｌ，ＥＤＴＡ，ＮａＯＨ）に約３０分間浸漬
し約０．６μｍの銅の第１の導電性被膜４を形成するこ
とで穴２ａを導通させる。次いで、図１（ｃ）に示すよ
うに、積層後表層となる片面にめっきレジストとして第
１の感光層５（ドライフィルム：膜厚５０μｍ）をラミ
ネートし、全面露光を行う。次いで、図１（ｄ）に示す
ように、電気めっき液（ＣｕＳＯ4 ：８５ｇ／ｌ，Ｈ2
ＳＯ4 ：１９０ｇ／ｌ，光沢剤：少量）にて、電流密度
１．５Ａ／ｄｍ2 で約４５分浸漬することにより、第１
の感光層に被覆されていない片面及び穴２ａ内に銅の第
２の導電性被膜６を約１５μｍ及びサーフェイスヴィア
ホール２を形成する。次いで、図１（ｅ）に示すよう
に、第１の感光層５を剥離液（塩化メチレン）にて剥離
する。次いで、図１（ｆ）に示すように、第１の導電性
被膜４及び第２の導電性被膜６上に第２の感光層７（感
光性ドライフィルム：膜厚４０〜５０μｍ，密着レジス
ト：１２〜１５μｍ）を形成する。次いで、図１（ｇ）
に示すように、表層となる面を全面露光，内層信号層と
なる面を露光，次いで、現像を行うことによりレジスト
パターン８（Ｌ／Ｓ＝１２０／１８０）を形成する。次
いで、図１（ｈ）に示すように、塩化第２銅のエッチン
グ液（Ｃｕ2+：８０〜１４０ｇ／ｌ，Ｃｕ+ ：５〜２０
ｇ／ｌ，Ｎａ+ ：０〜２０ｇ／ｌ，ＨＣｌ：５０〜１０
０ｇ／ｌ）によりレジストパターン８に被覆されていな
い第２の導電性被膜６をエッチングし、銅回路パターン
９を得る。
【００１０】次に、図２（ａ）に示すように、上記と同
様の工程で作成した複数のパターン形成済みの基板１０
を組合せ、積層して外層スルーホールを形成するための
穴１１ａを穿設した後、図２（ｂ）に示すように、銅め
っきを行い、第３の導電性被膜１２を約２５μｍ及び外
層スルーホール１１を形成する。次いで、図２（ｃ）に
示すように、回路形成を行うことにより銅回路パターン
１３を得る。
様の工程で作成した複数のパターン形成済みの基板１０
を組合せ、積層して外層スルーホールを形成するための
穴１１ａを穿設した後、図２（ｂ）に示すように、銅め
っきを行い、第３の導電性被膜１２を約２５μｍ及び外
層スルーホール１１を形成する。次いで、図２（ｃ）に
示すように、回路形成を行うことにより銅回路パターン
１３を得る。
【００１１】この結果、従来は図６（ｄ）に示すよう
に、外層の銅厚は銅箔３と第１の導電性被膜４と第２の
導電性被膜６で構成され約６０μｍであったが、本実施
例では、外層面に図６（ｄ）の第２の導電性被膜６が被
覆されないため、図２（ｄ）に示すように、銅厚が４５
μｍと薄化が可能であり、サイドエッチング量が５〜１
０μｍ（従来１５〜３０μｍ）となり、歩留りが９６％
（従来８５％）と向上した。
に、外層の銅厚は銅箔３と第１の導電性被膜４と第２の
導電性被膜６で構成され約６０μｍであったが、本実施
例では、外層面に図６（ｄ）の第２の導電性被膜６が被
覆されないため、図２（ｄ）に示すように、銅厚が４５
μｍと薄化が可能であり、サイドエッチング量が５〜１
０μｍ（従来１５〜３０μｍ）となり、歩留りが９６％
（従来８５％）と向上した。
【００１２】図３（ａ）〜（ｇ）及び図４（ａ）〜
（ｃ）は本発明の第２の実施例の製造方法を説明する工
程順に示した断面図、図４（ｄ）は図４（ｃ）の銅回路
パターンの部分拡大断面図である。第２の実施例は、ま
ず、図３（ａ）に示すように、両面に９〜１８μｍの銅
箔が付いた絶縁基板１に穴２ａ（０．１５〜０．３ｍ
ｍ）を穿設する。次いで、図３（ｂ）に示すように、積
層後、表層となる片面にめっきレジストとして第１の感
光層５（ドライフィルム：膜厚５０μｍ）をラミネート
し、全面露光を行う。次いで、図３（ｃ）に示すよう
に、無電解銅めっき液（ＣｕＣＯ4 ：１０ｇ／ｌ，３７
％ＨＣＨＯ：３〜４ｍｌ／ｌ，ＥＤＴＡ，ＮａＯＨ）に
約７．５時間浸漬することにより、第１の感光層５に被
覆されていない片面及び穴２ａ内に銅の第１の導電性被
膜４を約１５μｍ及びサーフェイスヴィアホール２を形
成する。次いで、図３（ｄ）に示すように、第１の感光
層５を剥離液（塩化メチレン）にて剥離する。次いで、
図３（ｅ）に示すように、銅箔３及び第１の導電性被膜
４上に第２の感光層７（感光性ドライフィルム：膜厚４
０〜５０μｍ，電着レジスト：１２〜１５μ）を形成す
る。次いで、図３（ｆ）に示すように、表層となる面を
全面露光，内層信号層となる面を露光、次いで、現像を
行うことによりレジストパターン８（Ｌ／Ｓ＝１２０／
１８０）を形成する。次いで、図３（ｇ）に示すよう
に、塩化第２銅のエッチング液（Ｃｕ2+：８０〜１４０
ｇ／ｌ，Ｃｕ+ ：５〜２０ｇ／ｌ，Ｎａ+ ：０〜２０ｇ
／ｌ，ＨＣｌ：５０〜１００ｇ／ｌ）により第２の感光
層７に被覆されていない第１の導電性被膜４をエッチン
グ，剥離し、銅回路パターン９を得る。
（ｃ）は本発明の第２の実施例の製造方法を説明する工
程順に示した断面図、図４（ｄ）は図４（ｃ）の銅回路
パターンの部分拡大断面図である。第２の実施例は、ま
ず、図３（ａ）に示すように、両面に９〜１８μｍの銅
箔が付いた絶縁基板１に穴２ａ（０．１５〜０．３ｍ
ｍ）を穿設する。次いで、図３（ｂ）に示すように、積
層後、表層となる片面にめっきレジストとして第１の感
光層５（ドライフィルム：膜厚５０μｍ）をラミネート
し、全面露光を行う。次いで、図３（ｃ）に示すよう
に、無電解銅めっき液（ＣｕＣＯ4 ：１０ｇ／ｌ，３７
％ＨＣＨＯ：３〜４ｍｌ／ｌ，ＥＤＴＡ，ＮａＯＨ）に
約７．５時間浸漬することにより、第１の感光層５に被
覆されていない片面及び穴２ａ内に銅の第１の導電性被
膜４を約１５μｍ及びサーフェイスヴィアホール２を形
成する。次いで、図３（ｄ）に示すように、第１の感光
層５を剥離液（塩化メチレン）にて剥離する。次いで、
図３（ｅ）に示すように、銅箔３及び第１の導電性被膜
４上に第２の感光層７（感光性ドライフィルム：膜厚４
０〜５０μｍ，電着レジスト：１２〜１５μ）を形成す
る。次いで、図３（ｆ）に示すように、表層となる面を
全面露光，内層信号層となる面を露光、次いで、現像を
行うことによりレジストパターン８（Ｌ／Ｓ＝１２０／
１８０）を形成する。次いで、図３（ｇ）に示すよう
に、塩化第２銅のエッチング液（Ｃｕ2+：８０〜１４０
ｇ／ｌ，Ｃｕ+ ：５〜２０ｇ／ｌ，Ｎａ+ ：０〜２０ｇ
／ｌ，ＨＣｌ：５０〜１００ｇ／ｌ）により第２の感光
層７に被覆されていない第１の導電性被膜４をエッチン
グ，剥離し、銅回路パターン９を得る。
【００１３】次に、図４（ａ）に示すように、上記の方
法と同様の工程で作成した複数のパターン形成済みの基
板１０を組合せ、積層して外層スルーホールを形成する
ための穴１１を穿設した後、図４（ｂ）に示すように、
銅めっきを行い、銅の第２の導電性被膜６を約２５μｍ
及び外層スルーホール１１を形成する。次いで、図４
（ｃ）に示すように、回路形成を行うことにより銅回路
パターン１３を得る。
法と同様の工程で作成した複数のパターン形成済みの基
板１０を組合せ、積層して外層スルーホールを形成する
ための穴１１を穿設した後、図４（ｂ）に示すように、
銅めっきを行い、銅の第２の導電性被膜６を約２５μｍ
及び外層スルーホール１１を形成する。次いで、図４
（ｃ）に示すように、回路形成を行うことにより銅回路
パターン１３を得る。
【００１４】この結果、従来は図６（ｄ）に示すよう
に、外層の膜厚は銅箔３と第１の導電性被膜４と第２の
導電性被膜６で構成され約６０μｍであったが、本実施
例では、図６（ｄ）における第１の導電性被膜４が被覆
されないため、図４（ｄ）に示すように、銅厚が４５μ
ｍと薄化が可能であり、サイドエッチング量が５〜１０
μｍ（従来１５〜３０μｍ）となり、歩留りが９６％
（従来８５％）と向上した。
に、外層の膜厚は銅箔３と第１の導電性被膜４と第２の
導電性被膜６で構成され約６０μｍであったが、本実施
例では、図６（ｄ）における第１の導電性被膜４が被覆
されないため、図４（ｄ）に示すように、銅厚が４５μ
ｍと薄化が可能であり、サイドエッチング量が５〜１０
μｍ（従来１５〜３０μｍ）となり、歩留りが９６％
（従来８５％）と向上した。
【００１５】
【発明の効果】以上説明したように本発明は、サーフェ
イスヴィアホールを有するプリント配線板の製造方法に
おいて、表層となる面の銅の導電性被膜の被覆を１回に
おさえて表層の銅被膜の厚みの薄化を可能としたので、
サイドエッチング量を減少できファインパターンの形成
による高密度実装と歩留向上が実現できるという効果が
ある。
イスヴィアホールを有するプリント配線板の製造方法に
おいて、表層となる面の銅の導電性被膜の被覆を１回に
おさえて表層の銅被膜の厚みの薄化を可能としたので、
サイドエッチング量を減少できファインパターンの形成
による高密度実装と歩留向上が実現できるという効果が
ある。
【図１】（ａ）〜（ｈ）は本発明の第１の実施例を説明
する工程順に示した断面図である。
する工程順に示した断面図である。
【図２】（ａ）〜（ｃ）は本発明の第１の実施例を説明
する工程順に示した断面図、（ｄ）は（ｃ）の銅回路パ
ターンの部分拡大断面図である。
する工程順に示した断面図、（ｄ）は（ｃ）の銅回路パ
ターンの部分拡大断面図である。
【図３】（ａ）〜（ｇ）は本発明の第２の実施例を説明
する工程順に示した断面図である。
する工程順に示した断面図である。
【図４】（ａ）〜（ｃ）は本発明の第２の実施例を説明
する工程順に示した断面図、（ｄ）は（ｃ）の銅回路パ
ターンの部分拡大断面図である。
する工程順に示した断面図、（ｄ）は（ｃ）の銅回路パ
ターンの部分拡大断面図である。
【図５】（ａ）〜（ｅ）は従来の印刷配線板の製造方法
の一例を説明する工程順に示した断面図である。
の一例を説明する工程順に示した断面図である。
【図６】（ａ）〜（ｃ）は従来の印刷配線板の製造方法
の一例を説明する工程順に示した断面図、（ｄ）は
（ｃ）の銅回路パターンの部分拡大断面図である。
の一例を説明する工程順に示した断面図、（ｄ）は
（ｃ）の銅回路パターンの部分拡大断面図である。
１ 絶縁基板 ２ サーフェイスヴィアホール ２ａ，１１ａ 穴 ３ 銅箔 ４ 第１の導電性被膜 ５ 第１の感光層 ６ 第２の導電性被膜 ７ 第２の感光層 ８ レジストパターン ９，１３ 銅回路パターン １０ パターン形成済みの基板 １１ 外層スルーホール １２ 第３の導電性被膜
Claims (2)
- 【請求項１】 表層と内層を電気的に接続するサーフェ
イスヴィアホールを有するプリント配線板の製造方法に
おいて、積層後に前記表層と前記内層となる銅箔付絶縁
基板に穴開けを行い貫通穴を形成する工程と、無電界め
っきにより銅の第１の導電性被膜を被覆する工程と、前
記表層となる片面のみ第１の感光層を被覆する工程と、
この第１の感光層に活性光線を照射する工程と、前記第
１の感光層に被覆されていない面と前記貫通穴内に電気
めっきにより銅の第２の導電性被膜を被覆する工程と、
前記第１の感光層を除去する工程と、第２の感光層を前
記第１及び第２の導電性被膜上に被覆する工程と、露
光，現像によってレジストパターンを正版形成する工程
と、エッチングにより銅回路パターンを形成する工程と
を有することを特徴とするプリント配線板の製造方法。 - 【請求項２】 表層と内層を電気的に接続するサーフェ
イスヴィアホールを有するプリント配線板の製造方法に
おいて、積層後に前記表層と前記内層となる銅箔付絶縁
基板に穴開けを行い貫通穴を形成する工程と、前記表層
となる片面のみ第１の感光層を被覆する工程と、この第
１の感光層に活性光線を照射する工程と、前記第１の感
光層に被覆されていない面と前記貫通穴内に無電解めっ
きにより銅の第１の導電性被膜を被覆する工程と、前記
第１の感光層を除去する工程と、第２の感光層を前記銅
箔及び前記第１の導電性被膜上に被覆する工程と、露
光，現像によってレジストパターンを正版形成する工程
と、エッチングにより銅回路パターンを形成する工程と
を有することを特徴とするプリント配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9473993A JPH07105600B2 (ja) | 1993-04-22 | 1993-04-22 | プリント配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9473993A JPH07105600B2 (ja) | 1993-04-22 | 1993-04-22 | プリント配線板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06310853A true JPH06310853A (ja) | 1994-11-04 |
| JPH07105600B2 JPH07105600B2 (ja) | 1995-11-13 |
Family
ID=14118490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9473993A Expired - Fee Related JPH07105600B2 (ja) | 1993-04-22 | 1993-04-22 | プリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105600B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100623882B1 (ko) * | 2005-06-22 | 2006-09-19 | 디케이 유아이엘 주식회사 | 연성회로기판 패터닝 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108270A (ja) * | 2004-10-04 | 2006-04-20 | Maruwa Seisakusho:Kk | フレキシブルプリント基板の製造方法 |
| CN108566742B (zh) * | 2018-03-23 | 2020-03-13 | 信利光电股份有限公司 | 一种fpc的制作方法和fpc |
-
1993
- 1993-04-22 JP JP9473993A patent/JPH07105600B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100623882B1 (ko) * | 2005-06-22 | 2006-09-19 | 디케이 유아이엘 주식회사 | 연성회로기판 패터닝 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07105600B2 (ja) | 1995-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7378227B2 (en) | Method of making a printed wiring board with conformally plated circuit traces | |
| JPH04309290A (ja) | プリント配線板の製造方法 | |
| JP2003218519A (ja) | プリント基板とその製造方法 | |
| JPH09246719A (ja) | 基板の導体層の形成方法 | |
| US5733468A (en) | Pattern plating method for fabricating printed circuit boards | |
| JPH10178271A (ja) | 多層配線基板の製造方法および多層配線基板 | |
| JPH05327224A (ja) | 多層配線基板の製造方法及びその製造方法で製造される多層配線基板 | |
| JPH06310853A (ja) | プリント配線板の製造方法 | |
| KR20040061410A (ko) | 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법 | |
| JPH10215072A (ja) | 多層印刷配線板の製造方法 | |
| JPH06252529A (ja) | プリント配線板の製造方法 | |
| JPH036880A (ja) | ブリント配線板及びその製造方法 | |
| JP2005136282A (ja) | 多層配線基板及びその製造方法 | |
| JPH077264A (ja) | 印刷配線板の製造方法 | |
| KR20030073919A (ko) | 단일 에칭 세미 애디티브 방식을 이용한 다층인쇄회로기판의 제조방법 | |
| JP3077255B2 (ja) | 配線板とその製造方法 | |
| JP3817291B2 (ja) | プリント配線板 | |
| JP4359990B2 (ja) | フィルムキャリアの製造方法 | |
| JP3048450B2 (ja) | 可撓性両面回路配線基板の製造法 | |
| JP3750603B2 (ja) | 半導体装置用基板の製造方法 | |
| US20070158203A1 (en) | Method for fabricating high-density IC board by selectively electroplating without electrical conductive route | |
| JPH0927665A (ja) | 定抵抗可撓性回路基板及びその製造方法 | |
| JPH03225894A (ja) | プリント配線板の製造方法 | |
| JPH05299836A (ja) | プリント配線板およびその製造方法 | |
| JP4337408B2 (ja) | プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960507 |
|
| LAPS | Cancellation because of no payment of annual fees |