JP3750603B2 - 半導体装置用基板の製造方法 - Google Patents
半導体装置用基板の製造方法 Download PDFInfo
- Publication number
- JP3750603B2 JP3750603B2 JP2001394022A JP2001394022A JP3750603B2 JP 3750603 B2 JP3750603 B2 JP 3750603B2 JP 2001394022 A JP2001394022 A JP 2001394022A JP 2001394022 A JP2001394022 A JP 2001394022A JP 3750603 B2 JP3750603 B2 JP 3750603B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- plating layer
- copper foil
- copper
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、テープキャリアなど両面に配線回路を形成した半導体装置用基板の製造方法に関する。
【0002】
【従来の技術】
両面に銅箔層が形成された絶縁基材に、ブラインドビアを形成する従来の方法は、先ず、両面に銅箔層が形成された絶縁基材の片面の銅箔層上に、ブラインドビアを形成するためのレジストパターンをフォトリソグラフィによって形成する。このレジストパターンはブラインドビアを形成する部分の銅箔層が露出した状態のものである。
次に、露出したこの銅箔層をエッチングして除去し、炭酸ガスレーザーまたはUVレーザーで絶縁基材に穴をあけして裏面の銅箔層を露出させ、過マンガン酸等の処理液で穴内のレーザー加工残渣を除去する。
その後、無電解めっきまたはダイレクトプレーティング法でレーザー加工した面から電解めっきを行なって表裏を導通させ、フォトリソグラフィによって両面に導体パターンを形成するといった方法である。
【0003】
しかし、従来の方法では、絶縁基材に穴をあけるレーザー加工が穴を1穴づつあけるため加工時間が長くなる。また、穴あけからめっきまでの工程が複雑なために工期が長くなるだけでなく、収率の低下を招きやすく、特に、レーザー加工残渣の除去は剥離液の劣化によって不十分な処理となってしまい易く信頼性低下を招くこともあった。
従って、加工コストが高くなり製品価格は片面品の数倍になってしまい、あまり普及しなかった。
【0004】
【発明が解決しようとする課題】
本発明は、両面に銅箔層が形成された絶縁基材にブラインドビアを形成する際に、絶縁基材への穴あけ加工時間を短縮し、また、穴あけからめっきまでの工程を簡単、短工期とし、収率を向上させ、信頼性の高いブラインドビアの形成を廉価に行うことのできる半導体装置用基板の製造方法を提供することを課題とするものである。
【0005】
【課題を解決するための手段】
本発明は、絶縁基材と、その両面に形成された導体パターンと、該両面に形成された導体パターンを相互に接続するブラインドビアとを有する、両面に銅箔層が形成された絶縁基材を用いた半導体装置用基板の製造方法において、
1)両面に銅箔層が形成された絶縁基材にパンチングもしくはNCドリルにより貫通穴を形成する工程、
2)片面にマスク材を密着して貫通穴の一方を塞ぐ工程、
3)他面より貫通穴の壁面及びマスク材の貫通穴側面に第一銅めっき層を形成し、上記両面に形成された銅箔層を相互に接続し、該マスク材の貫通穴側面の第一銅めっき層表面と片面の銅箔層表面を略同一平面とする工程、
4)上記マスク材を取り除き、両面の銅箔層をエッチングにより導体パターンに形成する工程、
5)上記3)にて形成した第一銅めっき層上に絶縁性樹脂を塗布し、上記導体パターンを相互に接続した貫通穴を塞ぐ工程、
を少なくとも具備し、信頼性の高いブラインドビアを廉価に製造することを特徴とする半導体装置用基板の製造方法である。
【0006】
また、本発明は、上記発明による半導体装置用基板の製造方法において、前記マスク材が絶縁性フィルムであり、前記3)にて第一銅めっき層を他面の銅箔層上にも形成することを特徴とする半導体装置用基板の製造方法である。
【0007】
また、本発明は、上記発明による半導体装置用基板の製造方法において、前記マスク材が導電性材料であり、前記3)における第一銅めっき層の形成後に、貫通穴の壁面及びマスク材の貫通穴側面の第一銅めっき層上、及び他面の銅箔層上に第二銅めっき層を形成することを特徴とする半導体装置用基板の製造方法である。
【0008】
また、本発明は、
1)両面に銅箔層が形成された絶縁基材にパンチングもしくはNCドリルの方法により貫通穴を形成する工程、
2)該貫通穴の壁面、及び上記両面の銅箔層上にスルーホールめっき層を形成する工程、3)片面の銅箔層、及び該銅箔層上に形成されたスルーホールめっき層をエッチングにより導体パターンに形成する工程、
4)該導体パターン上に絶縁性樹脂を形成し、貫通穴の片面側及び該導体パターン以外の部分を塞ぐ工程、
5)他面より、該導体パターン以外の部分のスルーホールめっき層上、及び絶縁性樹脂の貫通穴側面に第三銅めっき層を形成する工程、
6)他面の銅箔層、スルーホールめっき層、及び第三銅めっき層をエッチングにより導体パターンに形成する工程、
7)上記6)にて形成した他面の導体パターン上に絶縁性樹脂を塗布し、第三銅めっき層が形成された貫通穴を塞ぐ工程、
を具備することを特徴とする半導体装置用基板の製造方法である。
【0009】
また、本発明は、上記発明による両面配線半導体装置用基板の製造方法において、前記絶縁基材がポリイミド樹脂、ガラス・エポキシ樹脂、又はフッ素樹脂のいずれかであることを特徴とする半導体装置用基板の製造方法である。
【0010】
【発明の実施の形態】
以下に、本発明の実施の形態を説明する。
本発明による両面配線半導体装置用基板の製造方法は、両面に銅箔層が形成された絶縁基材を使用し、穴あけに高コストのレーザーを使わずに従来の片面品と同様なパンチング等の方法で一括孔あけして貫通穴を形成し、その後に絶縁性フィルムを貼り付けるか、あるいは、導電性材料を押し当てて銅めっきし貫通穴底にめっき層を形成して両面配線半導体装置用基板を製造する方法である。
【0011】
本発明による両面配線半導体装置用基板の製造方法は、レーザー加工を片面品で実績のあるパンチング等の方法で代替することで大幅なコストダウンと品質の安定化が図れるものとなる。つまり、レーザー加工で裏側の銅箔層とその近傍の樹脂にダメージを与えずに穴をあけ、しかも残渣除去が可能な状態に制御することは難しく、これまでの残渣除去は液の劣化で処理不足が発生しやすく、接続信頼性の低下を招きやすかったが、レーザー加工残渣の除去は必要がなくなるので信頼性が向上したものとなる。
【0012】
また、本発明においては、絶縁性フィルムを貼り合せるか導電性材料を押し当てることで貫通穴底に新しいめっき層を形成することができ、貫通穴底の加工残渣に起因する導通不良や信頼性の低下が解消される。
また、レーザー加工でブラインドビア用穴を形成する従来の方法では、レーザー加工前に穴をあける部分の銅箔をフォトリソグラフィで事前に除去しなければならないが、そのためのレジスト塗布・露光・現像・エッチング・剥膜工程が省略でき、更にコストを削減できるものとなる。
【0013】
【実施例】
以下、実施例により本発明を具体的に詳細に説明する。
<実施例1>
図1(イ)〜(チ)は、実施例1における製造工程を示す説明図である。
厚みが50μmのポリイミド樹脂を絶縁基材(11)とし、厚みが12μmの銅箔層(12)が両面に形成された材料(10)(デュポン製:マイクロラックス(商品名))のブラインドビアを形成する部分にパンチングで直径0.2mmの穴(13)をあけた(図1(イ))。なお、本実施例ではパンチングで穴をあけたがNCドリルを用いても問題ない。
片面の銅箔層上にドライフィルム(14)(日立化成(株)製:フォテック(商品名))を大気圧ラミネーターによりラミネートした(図1(ロ))。銅蒸着層(15)を形成して穴内を導電化して電解めっきが付着するようにした(図1(ハ))。ドライフィルムで覆われていない部分に電解銅めっきで厚みが約15μmの第一銅めっき層(16)を形成し、ドライフィルムを剥離した(図1(ニ)〜(ホ))。
【0014】
次に、他面の第一銅めっき層(16)上にポジ型レジストを塗布して乾燥後、露光・現像し、片面はマスキングテープで保護し、塩化第2鉄溶液でエッチングし、マスキングテープとレジストを剥離して他面に銅のパターンを形成した。
同様の工程で片面にポジ型レジスト塗布〜現像を実施した後、先に導体パターンを形成した他面をマスキングテープで保護して塩化第2銅溶液でエッチングし、マスキングテープとポジレジストを剥離して、両面に目的の導体パターン(17)を形成した(図1(ヘ))。
その後、通常の工程でソルダーレジストパターン(18)の形成と金めっき皮膜(19)の形成を実施した(図1(ト)〜(チ))。
【0015】
<実施例2>
図2(イ)〜(チ)は、実施例2における製造工程を示す説明図である。
厚みが50μmのポリイミド樹脂を絶縁基材(11)とし、厚みが12μmの銅箔層(12)が両面に形成された材料(10)(デュポン製:マイクロラックス(商品名))のブラインドビアを形成する部分にパンチングで直径0.2mmの穴(13)をあけた(図2(イ))。
アルカリ性過マンガン酸溶液で洗浄後、ダイレクトプレーティングを実施して穴内を導電化処理(21)し電解めっきが付着するようにした。厚さ1mm、脱脂及び表面研磨処理を施したSUS板(22)を片面に当て、他面にはビアに対応する部分がくりぬかれた絶縁板(23)を位置決めして当て両側からしっかりと押さえつけて固定した(図2(ロ)〜(ハ))。
なお、このめっきは、従来からリードフレームで実施されているめっき方法と同じ装置を使用した。
【0016】
SUS板(22)から導通をとり、絶縁板のくりぬいた部分から露出するSUS板と穴壁部に厚みが約10μmの第一銅めっき層(24)を形成した(図2(ニ))。ビア部以外の部分を覆っている絶縁板を外して第一銅めっき層(24)と導電化処理(21)した銅箔層(12)に約5μmの第二銅めっき層(25)を引き続き形成した(図2(ホ))。
なお、本実施例では板状のSUS板と絶縁板を使用したが、SUS板の代わりにSUS製ロールを使用し、これに製品を巻きつけて圧着して連続的にめっきできるようにしても良い。
次に、片面にポジ型レジストを塗布して乾燥後、露光・現像し他面に保護用樹脂を塗布した。塩化第2鉄溶液でエッチングし、水酸化ナトリウム溶液でレジストを剥離して片面に銅のパターンを形成した。同様の工程で他面のパターンを形成し、両面に目的の導体パターン(17)を形成した(図2(ヘ))。
その後、通常の工程でソルダーレジストパターン(18)の形成と金めっき皮膜(19)の形成を実施した(図2(ト)〜(チ))。
【0017】
<実施例3>
図3(イ)〜(ト)は、実施例3における製造工程を示す説明図である。
厚みが50μmのポリイミド樹脂を絶縁基材(11)とし、厚みが12μmの銅箔層(12)が両面に形成された材料(10)(デュポン製:マイクロラックス(商品名))のブラインドビアを形成する部分にパンチングで直径0.15mmの穴(13)をあけた(図3(イ))。
次に、スルーホールめっき層(31)を形成し、片面の銅箔層上にポジ型レジストを塗布して乾燥後、露光・現像し、他面に裏止め処理を行い、塩化第2鉄溶液でエッチングし、裏止めとレジストを剥離して片面に銅のパターン(32)を形成した(図3(ロ)〜(ハ))。
【0018】
銅パターン(32)を形成した面に感光型絶縁性フィルム(33)(デュポン製:PC1520(商品名))を大気圧ラミネーターによりラミネート温度:90℃、圧力:3.43×105 Pa、60秒にてラミネートした。
その後、感光型絶縁性フィルムを露光現像して絶縁性フィルムパターン(34)を形成し、160℃で1時間加熱して絶縁性フィルムパターン(34)を硬化させた(図3(ニ)〜(ホ))。この時、パンチングにてあけた穴を絶縁性フィルムパターン(34)で蓋をする状態にすることが重要である。
【0019】
他面より、触媒付与、無電解銅めっきを実施して穴内に電解めっきが付着するようにした。絶縁性フィルムパターン(34)が形成された面(片面)にドライフィルムをラミネートして、銅のパターン部(32)を保護し、めっきが着かないようにした。
ドライフィルムで覆われていない面(他面)に電解銅めっきで厚みが約15μmの第三銅めっき層(35)を形成し、ドライフィルムを剥離した(図3(ホ))。
両面にドライフィルムをラミネートし、露光・現像し、既にパターンを形成した片面は全面を保護し、他面(第三銅めっき層をめっきした面)には所望の導体パターンと同じレジストパターンを形成した。塩化第2鉄溶液でエッチングし、ドライフィルムを剥離してめっき面に銅のパターン(36)を形成した。
その後、通常の工程でソルダーレジストパターン(18)の形成と金めっき皮膜(19)の形成を実施した(図3(ヘ)〜(ト))。
なお、本実施例ではビア上をソルダーレジストで覆う仕様のプロセスを示したが、必要な場合にはレーザー加工等の方法でソルダーレジストを除去することも可能である。
【0020】
【発明の効果】
本発明は、両面に銅箔層が形成された絶縁基材を使用し、穴あけに高コストのレーザーを使わずにパンチングで一括穴あけし、その後にフィルム材を密着して貫通穴底にめっき層を形成して両面配線半導体装置用基板を製造するので、大幅なコストダウンが図れる。また、貫通穴底の加工残渣に起因する導通不良や信頼性の低下が解消される。
【図面の簡単な説明】
【図1】(イ)〜(チ)は、実施例1における製造工程を示す説明図である。
【図2】(イ)〜(チ)は、実施例2における製造工程を示す説明図である。
【図3】(イ)〜(ト)は、実施例3における製造工程を示す説明図である。
【符号の説明】
10・・・絶縁基材に銅箔層が両面に形成された材料
11・・・絶縁基材
12・・・銅箔層
13・・・ブラインドビアを形成する穴
14・・・ドライフィルム
15・・・銅蒸着層
16、24・・・第一銅めっき層
17・・・導体パターン
18・・・ソルダーレジストパターン
19・・・金めっき皮膜
21・・・導電化処理
22・・・SUS板
23・・・絶縁板
25・・・第二銅めっき層
31・・・スルーホールめっき層
32、36・・・銅のパターン
33・・・感光型絶縁性フィルム
34・・・絶縁性フィルムパターン
35・・・第三銅めっき層
Claims (5)
- 絶縁基材と、その両面に形成された導体パターンと、該両面に形成された導体パターンを相互に接続するブラインドビアとを有する、両面に銅箔層が形成された絶縁基材を用いた半導体装置用基板の製造方法において、
1)両面に銅箔層が形成された絶縁基材にパンチングもしくはNCドリルにより貫通穴を形成する工程、
2)片面にマスク材を密着して貫通穴の一方を塞ぐ工程、
3)他面より貫通穴の壁面及びマスク材の貫通穴側面に第一銅めっき層を形成し、上記両面に形成された銅箔層を相互に接続し、該マスク材の貫通穴側面の第一銅めっき層表面と片面の銅箔層表面を略同一平面とする工程、
4)上記マスク材を取り除き、両面の銅箔層をエッチングにより導体パターンに形成する工程、
5)上記3)にて形成した第一銅めっき層上に絶縁性樹脂を塗布し、上記導体パターンを相互に接続した貫通穴を塞ぐ工程、
を少なくとも具備し、信頼性の高いブラインドビアを廉価に製造することを特徴とする半導体装置用基板の製造方法。 - 前記マスク材が絶縁性フィルムであり、前記3)にて第一銅めっき層を他面の銅箔層上にも形成することを特徴とする請求項1記載の半導体装置用基板の製造方法。
- 前記マスク材が導電性材料であり、前記3)における第一銅めっき層の形成後に、貫通穴の壁面及びマスク材の貫通穴側面の第一銅めっき層上、及び他面の銅箔層上に第二銅めっき層を形成することを特徴とする請求項1記載の半導体装置用基板の製造方法。
- 1)両面に銅箔層が形成された絶縁基材にパンチングもしくはNCドリルにより貫通穴を形成する工程、
2)該貫通穴の壁面、及び上記両面の銅箔層上にスルーホールめっき層を形成する工程、
3)片面の銅箔層、及び該銅箔層上に形成されたスルーホールめっき層をエッチングにより導体パターンに形成する工程、
4)該導体パターン上に絶縁性樹脂を形成し、貫通穴の片面側及び該導体パターン以外の部分を塞ぐ工程、
5)他面より、該導体パターン以外の部分のスルーホールめっき層上、及び絶縁性樹脂の貫通穴側面に第三銅めっき層を形成する工程、
6)他面の銅箔層、スルーホールめっき層、及び第三銅めっき層をエッチングにより導体パターンに形成する工程、
7)上記6)にて形成した他面の導体パターン上に絶縁性樹脂を塗布し、第三銅めっき層が形成された貫通穴を塞ぐ工程、
を具備することを特徴とする半導体装置用基板の製造方法。 - 前記絶縁基材がポリイミド樹脂、ガラス・エポキシ樹脂、又はフッ素樹脂のいずれかであることを特徴とする請求項1、2、3、又は4記載の半導体装置用基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001394022A JP3750603B2 (ja) | 2001-12-26 | 2001-12-26 | 半導体装置用基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001394022A JP3750603B2 (ja) | 2001-12-26 | 2001-12-26 | 半導体装置用基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003197688A JP2003197688A (ja) | 2003-07-11 |
JP3750603B2 true JP3750603B2 (ja) | 2006-03-01 |
Family
ID=27600868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001394022A Expired - Fee Related JP3750603B2 (ja) | 2001-12-26 | 2001-12-26 | 半導体装置用基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3750603B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007242790A (ja) * | 2006-03-07 | 2007-09-20 | Hitachi Cable Ltd | 半導体装置用両面配線テープキャリアおよびその製造方法 |
-
2001
- 2001-12-26 JP JP2001394022A patent/JP3750603B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003197688A (ja) | 2003-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101022873B1 (ko) | 인쇄회로기판의 제조방법 | |
JP2006278774A (ja) | 両面配線基板の製造方法、両面配線基板、およびそのベース基板 | |
JP2006093650A (ja) | 無電解ニッケルメッキを用いたパッケージ基板の製造方法 | |
JPH1075069A (ja) | Yagレーザを利用したビルドアップ多層印刷回路基板の製造方法 | |
KR100313611B1 (ko) | 인쇄회로기판 제조방법 | |
JP2007123622A (ja) | フレキシブル配線基板及びその製造方法 | |
JPH11154788A (ja) | 多層プリント配線板の製造方法 | |
JP3750603B2 (ja) | 半導体装置用基板の製造方法 | |
JP3500977B2 (ja) | 両面回路板の製造方法 | |
JPH10215072A (ja) | 多層印刷配線板の製造方法 | |
JP2005217216A (ja) | 半導体装置用両面配線テープキャリアおよびその製造方法 | |
JP2003115662A (ja) | 半導体装置用基板の製造方法 | |
JP2003188535A (ja) | 両面フレキシブル配線板およびその製造方法 | |
JP2004014672A (ja) | 半導体装置用基板及びその製造方法 | |
KR19990049190A (ko) | 인쇄회로기판 제조방법 | |
JPH118465A (ja) | アディティブ法プリント配線板の製造方法 | |
JP4359990B2 (ja) | フィルムキャリアの製造方法 | |
JPH06310853A (ja) | プリント配線板の製造方法 | |
JPH1168291A (ja) | プリント配線板及びその製造方法 | |
KR100893100B1 (ko) | 인쇄회로기판의 미세회로 제조방법 | |
JP4359991B2 (ja) | フィルムキャリアの製造方法 | |
JP4359992B2 (ja) | フィルムキャリアの製造方法 | |
JP2724351B2 (ja) | 電波遮蔽プリント配線板の製造法 | |
KR20050025860A (ko) | 다층 인쇄회로기판의 제조방법 | |
JP2003124608A (ja) | プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040123 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040916 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051128 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |