KR20050025860A - 다층 인쇄회로기판의 제조방법 - Google Patents

다층 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR20050025860A
KR20050025860A KR1020030062817A KR20030062817A KR20050025860A KR 20050025860 A KR20050025860 A KR 20050025860A KR 1020030062817 A KR1020030062817 A KR 1020030062817A KR 20030062817 A KR20030062817 A KR 20030062817A KR 20050025860 A KR20050025860 A KR 20050025860A
Authority
KR
South Korea
Prior art keywords
layer
pattern
forming
insulating layer
electroless plating
Prior art date
Application number
KR1020030062817A
Other languages
English (en)
Other versions
KR101063620B1 (ko
Inventor
이성규
한준욱
양유석
이상민
어태식
황정호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020030062817A priority Critical patent/KR101063620B1/ko
Publication of KR20050025860A publication Critical patent/KR20050025860A/ko
Application granted granted Critical
Publication of KR101063620B1 publication Critical patent/KR101063620B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/422Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor

Abstract

본 발명은 다층인쇄회로기판의 제조방법에 관한 것이다. 본 발명은 패턴(33)이 형성된 절연층(31)의 표면 전체에 무전해도금층(35)이 형성된 코어재(30)를 제공하는 단계와, 상기 무전해도금층(35)이 형성된 패턴(33)에 연결돌기(40)를 형성하는 단계와, 상기 무전해도금층(35)을 제거하여 절연층(31) 상에 형성된 패턴(33)을 선택적으로 전기적 연결이 되도록 하는 단계와, 상기 연결돌기(40)의 적어도 상면이 노출되게 절연층(31)상에 별도의 절연층(42)을 형성하는 단계와, 상기 연결돌기(40)와 절연층(42) 상에 패턴(33)의 형성을 위한 금속층(45)을 제공하는 단계를 포함하여 구성된다. 이와 같은 구성을 가지는 본 발명에 의하면 인쇄회로기판의 제조수율이 높아지고 인쇄회로기판의 제조공정이 간소화되는 이점이 있다.

Description

다층 인쇄회로기판의 제조방법{Multi-layer PCB making method}
본 발명은 인쇄회로기판에 관한 것으로, 더욱 상세하게는 연결돌기를 통해 서로 인접하는 상하층의 회로패턴이 전기적으로 연결되는 인쇄회로기판을 제조하는 방법에 관한 것이다.
상하층의 회로패턴들을 상호 전기적으로 도통시키기 위한 방법은 관통홀(Through Hole) 혹은 비어홀(Via Hole) 등을 이용하는 방법이 사용되거나, 원추 형상의 연결돌기인 도체범프를 사용하는 방법이 있다.
도 1에는 종래 기술에 의한 인쇄회로기판의 제조방법이 순차적으로 도시되어 있다. 이에 도시된 바에 따르면, 베이스재(10)는 제1,2 구리층(11,12)의 사이에 에칭레지스트층(13)이 구비되어 형성된다. 상기 에칭레지스트층(13)은 니켈재질이다. 상기 에칭레지스트층(13)의 일면에 형성되는 제1 구리층(11)은 서로 인접하는 상하층의 회로패턴을 전기적으로 연결하기 위한 연결돌기(16)를 형성하기 위한 것으로 상대적으로 두께가 두껍다. 상기 제2 구리층(12)은 회로패턴이 형성되는 부분으로 상대적으로 두께가 얇게 형성된다.(도 1a 참고)
상기 제1 구리층(11)을 현상,노광, 에칭하여 연결돌기(16)를 형성한다. 이때, 상기 연결돌기(16)는 에칭이 순차적으로 진행되므로 기저부가 선단부에 비해 상대적으로 직경이 크게 형성되어 정확하게는 원추형상으로 된다. 한편, 상기 제2 구리층(12)은 상하면의 에칭레지스트층(13)에 의해 보호되어 에칭액은 상기 제2 구리층(12)에는 침투하지 못한다. 이와 같이 제1 구리층(11)이 선택적으로 제거되어 연결돌기(16)가 형성된 것이 도 1b에 도시되어 있다.
다음으로, 상기 연결돌기(16)가 구비된 제2구리층(12) 상에 프리프레그필름(17)을 도포한다. 상기 프리프레그필름(17)은 반경화상태의 것으로, 상기 연결돌기(16)가 이를 관통하게 된다. 상기 연결돌기(16)가 상기 프리프레그필름(17)을 관통하여 돌출된 부분은 연마에 의해 제거되어 평탄하게 된다. 이와 같은 상태가 도 1c에 도시되어 있다.
한편, 도 1d에 도시된 바와 같이, 소정 면적을 가지는 판상의 절연층(21)의 양측 표면에 구리층(22)을 구비한 코어재(20)에서 상기 구리층(22)을 선택적으로 제거하여 패턴(23)을 형성한다. 이와 같이 패턴(23)이 형성되어 있는 상태가 도 1e에 도시되어 있다.
상기와 같이 연결돌기(16)가 형성된 베이스재(10)를 상기 코어재(20)의 상하면에 위치시키고 고온상태에서 가압하여 도 1f에 도시된 바와 같이 인쇄회로기판을 형성한다. 이때, 상기 연결돌기(16)는 상기 코어재(20)의 패턴(23)에 접합된다. 이와 같은 과정에서 상기 프리프레그필름(17)은 완전히 경화된다.
그러나 상기한 바와 같은 종래 기술에서는 다음과 같은 문제점이 있다.
즉, 상기 베이스재(10)와 코어재(20)는 고온상태에서 가압되어 서로 접착되는데, 접착과정의 압력에 의해 상기 패턴(23)이나 절연층(21)에 손상이 발생하게 된다.
다시 말해, 접착을 위한 압력이 상기 연결돌기(16)를 통해 상기 패턴(23)에 집중됨으로 인해 상기 패턴(23)이 휘거나 상기 절연층(21)에 크랙이 발생하는 문제점이 있다.
그리고, 종래 기술에서는 연결돌기(16)를 코어재(20)와 별개로 형성하므로 인해 코어재(20)의 상면과 하면에 각각 연결되는 연결돌기(16)를 별개로 제작하여야 한다. 따라서, 인쇄회로기판의 제조공정이 복잡해지는 문제점이 있다.
따라서, 본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 연결돌기로 인접하는 패턴층 사이의 전기적 연결이 이루어지는 인쇄회로기판의 제조과정에서 불량발생을 최소화하는 것이다.
본 발명의 다른 목적은 연결돌기를 구비하는 인쇄회로기판의 제조공정을 간소화하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 패턴이 형성된 절연층의 표면 전체에 무전해도금층이 형성된 코어재를 제공하는 단계와, 상기 무전해도금층이 형성된 패턴에 연결돌기를 형성하는 단계와, 상기 무전해도금층을 제거하여 절연층 상에 형성된 패턴을 선택적으로 전기적 연결이 되도록 하는 단계와, 상기 연결돌기의 적어도 상면이 노출되게 절연층상에 별도의 절연층을 형성하는 단계와, 상기 연결돌기와 절연층 상에 패턴의 형성을 위한 금속층을 제공하는 단계를 포함하여 구성된다.
상기 코어재를 제공하는 단계는 절연층의 표면에 금속층을 형성하는 단계와, 상기 금속층을 선택적으로 제거하여 패턴을 형성하는 단계와, 상기 패턴과 절연층을 덮도록 무전해도금층을 형성하는 단계를 포함하여 구성된다.
상기 연결돌기를 형성하는 단계는 상기 무전해도금층상에 감광층을 형성하는 단계와, 상기 감광층을 선택적으로 제거하고 연결돌기를 도금으로 형성하는 단계와, 상기 감광층을 제거하는 단계를 포함하여 구성된다.
상기 연결돌기는 전해도금공정을 통해 형성된다.
상기 감광층은 드라이필름이 사용되고, 상기 별도의 절연층은 프리프레그 라미네이션이 사용된다.
이와 같은 구성을 가지는 본 발명에 의한 인쇄회로기판의 제조방법에 의하면 인쇄회로기판의 제조과정에서 패턴이나 절연층이 가압력에 의해 손상되는 것이 방지되고 인쇄회로기판의 제조공정이 상대적으로 간소화되는 이점이 있다.
이하 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.
도 2에는 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예가 순차적으로 도시되어 있다. 이에 도시된 바에 따르면, 코어재(30)는 소정 면적을 가지는 판상의 절연층(31)의 표면에 금속층(32)이 구비된다. 이와 같은 코어재(30)의 구성은 도 2a에 잘 도시되어 있다.
다음으로, 상기 코어재(30)의 금속층(32)을 선택적으로 제거하여, 도 2b에 도시된 바와 같이, 패턴(33)을 상기 절연층(31)의 표면에 형성한다. 상기 금속층(32)을 선택적으로 제거하여 패턴(33)을 형성하는 방법은, 예를 들면 노광, 현상, 에칭을 포함하는 공정을 통해 이루어질 수 있다.
상기 패턴(33)을 형성한 후에는, 상기 패턴(33)이 형성된 코어재(30)의 표면 전체에 무전해도금층(35)을 형성한다. 상기 무전해도금층(35)은 무전해도금공정으로 수행되므로 상기 패턴(33)의 표면 뿐만 아니라 노출된 절연층(31)의 표면에도 형성된다. 따라서, 상기 코어재(30)의 표면전체에 무전해도금층(35)이 형성되고, 상기 패턴(33)들은 모두 상기 무전해도금층(35)에 의해 전기적으로 연결된 상태가 된다. 이와 같은 상태가 도 2c에 도시되어 있다.
상기 무전해도금층(35)을 형성한 후에는, 도 2d에 도시된 바와 같이, 코어재(30)의 표면 전체에 감광층(37)을 형성한다. 상기 감광층(37)으로는 드라이필름을 사용할 수 있다. 상기 감광층(37)은 선택적 제거를 위해 광을 사용할 수 있는 재질이라면 반드시 드라이필름이 아니어도 된다.
상기 감광층(37)을 선택적으로 제거하여 연결윈도우(38)를 형성한다. 상기 연결윈도우(38)는 상기 감광층(37)의 일부를 선택적으로 제거하여 상기 무전해도금층(35)이 노출되도록 한다. 이를 위해 광을 상기 감광층(37)에 조사하고 현상과 제거과정을 거치게 된다. 이와 같이 연결윈도우(38)가 감광층(37)에 형성된 상태가 도 2e에 도시된다.
다음으로, 상기 연결윈도우(38)에 연결돌기(40)를 형성한다. 상기 연결돌기(40)는 도금공정을 통해 형성된다. 상기 연결돌기(40)는 전해도금공정을 통해 형성된다. 상기 연결돌기(40)는 상기 패턴(33)과 전기적으로 연결된다. 이와 같은 상태가 도 2f에 도시되어 있다.
상기 연결돌기(40)를 형성한 후에는 상기 감광층(37)을 제거한다. 상기 감광층(37)을 제거함에 의해, 도 2g에 도시된 바와 같이, 연결돌기(40)와 상기 무전해도금층(35)이 모두 노출된다.
다음으로는 상기 무전해도금층(35)을 선택적으로 제거한다. 즉, 상기 패턴(33)부분의 일부를 제외한 나머지 부분의 무전해도금층(35)을 소프트에칭을 통해 제거한다. 이와 같이 무전해도금층(35)을 제거함에 의해 상기 패턴(33)들이 모두 전기적으로 연결되지 않고 선택적으로 연결된 상태가 된다.(도 2h 참고)
상기 무전해도금층(35)을 제거한 후에는, 별도의 절연층(42)을 형성한다. 상기 절연층(42)은 상기 연결돌기(40)의 상단정도까지 형성된다. 상기 절연층(42)은 대략 상기 연결돌기(40)의 상면만이 노출된 정도의 높이로 형성되는 것이 바람직하다. 이와 같은 상태가 도 2i에 도시되어 있다.
그리고, 상기 연결돌기(40)가 노출되어 있는 절연층(42)상에 금속층(45)을 형성한다. 이는 금속박막을 위치시키고 프레스가 가압하여 금속층(45)이 상기 연결돌기(40)에 부착되도록 하는 것이다. 이와 같은 상태가 도 2j에 도시되어 있다.
한편, 상기 금속층(45)은 노광, 현상, 에칭등의 공정을 통해 선택적으로 패턴이 형성되는 부분이다. 본 발명에서는 금속층(45)을 패턴으로 형성하는 이후의 공정 설명은 편의상 생략했는데, 형성된 패턴의 보호와 절연을 위해 포토솔더레지스트를 도포하고 외부와의 연결을 위한 패턴의 표면에 금도금층을 형성하는 등의 공정이 더 진행될 수 있다.
이하 상기한 바와 같은 구성을 가지는 본 발명에 의한 인쇄회로기판의 제조방법의 작용을 상세하게 설명한다.
본 발명에서는 상하층에 구비되는 패턴(패턴(33)과 금속층(45)에 형성되는 패턴)을 전기적으로 연결하기 위한 연결돌기를 별도의 공정을 통해 형성하지 않고 코어재(30) 상에 차례로 형성하고 있다.
즉, 상기 코어재(30)에 형성된 패턴(33)에 도금공정을 통해 연결돌기(40)를 적층형성하도록 하고 있다. 따라서, 별도로 연결돌기(40)와 패턴(33)을 연결시키기 위한 공정을 수행하지 않아도 되는 것이다.
이때, 상기 연결돌기(40)를 형성하기 위한 도금공정에서 전원의 공급을 위해 무전해도금층(35)을 형성하고, 상기 무전해도금층(35)을 연결돌기(40)를 형성하기 위한 공정 후에 제거하게 된다.
이와 같은 구성의 본 발명에서는 상기 연결돌기(40)가 상기 절연층(31) 상에 형성되는 패턴(33)과 금속층(45)을 선택적으로 제거하여 형성되는 패턴 사이의 전기적 연결을 수행하게 된다.
한편, 본 발명에서 상기 무전해도금층(35)은 연결돌기(40)의 형성을 위한 도금공정에서 사용되는 것으로, 추후에 소프트에칭에 의해 제거되는 것인데, 반드시 도금공정으로 형성하여야 하는 것은 아니다. 즉, 도금을 위한 전원을 공급할 수 있는 일반적인 도전층으로 형성하면 된다.
본 발명의 권리는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.
위에서 상세히 설명한 바와 같은 본 발명에 의한 인쇄회로기판의 제조방법에 의하면, 상하층의 전기적 연결을 위한 연결돌기를 도금공정을 통해 패턴과 전기적 연결이 되도록 적층 형성한다. 따라서, 연결돌기를 패턴에 가압하여 연결하지 않아도 되므로 패턴이나 패턴이 위치되는 절연층의 손상이 발생하지 않아 인쇄회로기판의 제조수율이 높아지는 효과를 기대할 수 있다.
그리고, 연결돌기는 도금공정을 통해 코어재에 적층형성하도록 구성되므로 연결돌기가 구비되는 베이스재를 별도로 제작하여야 하는 공정이 생략되므로 상대적으로 인쇄회로기판의 제조공정이 간소화되는 효과도 기대할 수 있다.
도 1은 종래 기술에 의한 인쇄회로기판의 제조방법을 순차적으로 설명하기 위한 제조공정도.
도 2는 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 순차적으로 보인 제조공정도.
* 도면의 주요 부분에 대한 부호의 설명 *
30: 코어재 31: 절연층
32: 금속층 33: 패턴
35: 무전해도금층 37: 감광층
38: 연결윈도우 40: 연결돌기
45: 금속층

Claims (6)

  1. 패턴이 형성된 절연층의 표면 전체에 무전해도금층이 형성된 코어재를 제공하는 단계와,
    상기 무전해도금층이 형성된 패턴에 연결돌기를 형성하는 단계와,
    상기 무전해도금층을 제거하여 절연층 상에 형성된 패턴을 선택적으로 전기적 연결이 되도록 하는 단계와,
    상기 연결돌기의 적어도 상면이 노출되게 절연층상에 별도의 절연층을 형성하는 단계와,
    상기 연결돌기와 절연층 상에 패턴의 형성을 위한 금속층을 제공하는 단계를 포함하여 구성됨을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  2. 제 1 항에 있어서, 상기 코어재를 제공하는 단계는,
    절연층의 표면에 금속층을 형성하는 단계와,
    상기 금속층을 선택적으로 제거하여 패턴을 형성하는 단계와,
    상기 패턴과 절연층을 덮도록 무전해도금층을 형성하는 단계를 포함하여 구성됨을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 연결돌기를 형성하는 단계는,
    상기 무전해도금층상에 감광층을 형성하는 단계와,
    상기 감광층을 선택적으로 제거하고 연결돌기를 도금으로 형성하는 단계와,
    상기 감광층을 제거하는 단계를 포함하여 구성됨을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  4. 제 3 항에 있어서, 상기 연결돌기는 전해도금공정을 통해 형성됨을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  5. 제 1 항에 있어서, 상기 감광층은 드라이필름이 사용됨을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  6. 제 1 항에 있어서, 상기 별도의 절연층은 프리프레그 라미네이션이 사용됨을 특징으로 하는 다층 인쇄회로기판의 제조방법.
KR1020030062817A 2003-09-08 2003-09-08 다층 인쇄회로기판 및 그의 제조방법 KR101063620B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030062817A KR101063620B1 (ko) 2003-09-08 2003-09-08 다층 인쇄회로기판 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030062817A KR101063620B1 (ko) 2003-09-08 2003-09-08 다층 인쇄회로기판 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20050025860A true KR20050025860A (ko) 2005-03-14
KR101063620B1 KR101063620B1 (ko) 2011-09-07

Family

ID=37384009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030062817A KR101063620B1 (ko) 2003-09-08 2003-09-08 다층 인쇄회로기판 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101063620B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070091975A (ko) * 2006-03-08 2007-09-12 타우텍주식회사 다층 인쇄회로기판의 제조방법
WO2011043537A2 (en) * 2009-10-08 2011-04-14 Lg Innotek Co., Ltd. Printed circuit board and manufacturing method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111189A (ja) * 1999-10-12 2001-04-20 North:Kk 配線回路基板とその製造方法
JP2001342574A (ja) * 2000-06-02 2001-12-14 Hitachi Chem Co Ltd めっき触媒核除去方法及び配線基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070091975A (ko) * 2006-03-08 2007-09-12 타우텍주식회사 다층 인쇄회로기판의 제조방법
WO2011043537A2 (en) * 2009-10-08 2011-04-14 Lg Innotek Co., Ltd. Printed circuit board and manufacturing method thereof
WO2011043537A3 (en) * 2009-10-08 2011-07-07 Lg Innotek Co., Ltd. Printed circuit board and manufacturing method thereof

Also Published As

Publication number Publication date
KR101063620B1 (ko) 2011-09-07

Similar Documents

Publication Publication Date Title
KR101077380B1 (ko) 인쇄회로기판 및 그 제조방법
JP2008131036A (ja) 印刷回路基板及びその製造方法
KR20110012774A (ko) 인쇄회로기판 및 그 제조방법
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
KR20070030020A (ko) 칩 내장형 인쇄회로기판의 제조방법
JP2008016817A (ja) 埋立パターン基板及びその製造方法
KR20010007271A (ko) 반도체소자 탑재용 중계기판의 제조방법
JPH10178031A (ja) 半導体パッケージ用回路基板の製造方法
TW201446103A (zh) 電路板及其製作方法
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
US6629366B1 (en) Method of producing a multilayer wiring board
JP2006245213A (ja) 配線基板の製造方法
KR20110074012A (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
US6651324B1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
KR101063620B1 (ko) 다층 인쇄회로기판 및 그의 제조방법
JP2012104521A (ja) 回路基板の製造方法
KR20100111858A (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
KR20090063116A (ko) 반도체 장치용 패키지 및 그 제조 방법
KR20090101404A (ko) 코어리스 인쇄회로기판 제조 방법
KR100934107B1 (ko) 미세 피치의 금속 범프를 제공하는 인쇄회로기판 제조 방법
JP2007208229A (ja) 多層配線基板の製造方法
TWI487452B (zh) 線路板及其製作方法
JP4449228B2 (ja) 検査治具の製造方法
KR100630913B1 (ko) 인쇄회로기판의 제조방법
KR101924458B1 (ko) 전자 칩이 내장된 회로기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140805

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150806

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160805

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180809

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190812

Year of fee payment: 9