KR20070091975A - 다층 인쇄회로기판의 제조방법 - Google Patents

다층 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR20070091975A
KR20070091975A KR1020060021816A KR20060021816A KR20070091975A KR 20070091975 A KR20070091975 A KR 20070091975A KR 1020060021816 A KR1020060021816 A KR 1020060021816A KR 20060021816 A KR20060021816 A KR 20060021816A KR 20070091975 A KR20070091975 A KR 20070091975A
Authority
KR
South Korea
Prior art keywords
copper
rcc
hole
metal layer
core material
Prior art date
Application number
KR1020060021816A
Other languages
English (en)
Inventor
심춘섭
Original Assignee
타우텍주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타우텍주식회사 filed Critical 타우텍주식회사
Priority to KR1020060021816A priority Critical patent/KR20070091975A/ko
Publication of KR20070091975A publication Critical patent/KR20070091975A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명에 따른 다층 인쇄회로기판의 제조방법은 절연층, 상기 절연층의 표면 전체에 금속층이 형성된 코어재를 제공하는 단계; 상기 코어재의 금속층을 선택적으로 제거하여 패턴을 형성하는 단계; 상기 패턴과 금속층의 상부에 RCC를 래미네이션하는 단계; 상기 RCC의 구리 박막을 선택적으로 제거하여 RCC의 절연층 일부가 노출되도록 윈도우를 형성하는 단계; 상기 윈도우에 레이저를 조사하여 원도우가 형성된 하측에 있는 RCC의 절연층을 가공하여 홀을 형성시키되, 코어재의 금속층 상부가 노출되도록 하는 단계; 및 상기 홀에 구리를 충진시켜 코어재의 금속층과 RCC의 구리 박막을 전기적으로 연결시키는 단계를 포함함을 특징으로 한다.
인쇄회로기판, RCC, CCL, 회로패턴

Description

다층 인쇄회로기판의 제조방법{Method for manufacturing multi layer printed circuit board}
도 1 및 도 2는 본 발명의 일실시예에 따른 다층 인쇄회로기판의 제조방법을 나타내는 순서도 및 그 제조공정도이다.
<도면의 주요부분에 대한 부호의 설명>
10: 코어재(CCL) 11 : 절연층
12 : 금속층 13 : 패턴
20 : RCC 21 : 구리박막
22 : 절연층 23 : 윈도우
30 : 홀(hole) 40 : 구리 도금
본 발명은 인쇄회로기판에 관한 것으로, 더욱 상세하게는 상하 관통홀에 구 리를 충진시켜 상하층의 회로패턴들을 상호 전기적으로 도통시키는 인쇄회로기판을 제조하는 방법에 관한 것이다.
상하층의 회로패턴들을 상호 전기적으로 도통시키기 위한 방법은 관통홀(Through Hole) 혹은 비어홀(Via Hole) 등을 이용하는 방법이 사용되거나, 원추 형상의 연결돌기인 도체범프를 사용하는 방법이 있다.
상기 관통홀 혹은 비어홀 등을 이용하는 방법에는 공개특허 10-2005-71460(명칭: 인쇄회로기판의 제조방법) 등이 있으며, 상기 원추 형상의 연결돌기인 도체범프를 사용하는 방법에는 공개특허 10-2005-25860(명칭: 다층 인쇄회로기판의 제조방법) 등이 있다.
이뿐만 아니라, 본 발명에 설명될 상하관통홀에 구리를 충진시켜 상하층의 회로패턴들을 상호전기적으로 도통시키는 방법이 있다.
따라서, 본 발명의 목적은 상하 관통홀에 구리를 충진시켜 상하층의 회로패턴들을 상호 전기적으로 도통시켜 제조공정을 단순화시키는 인쇄회로기판 제조 방법을 제공하는 데 있다.
본 발명의 다른 목적은 필드 비아(Filled via) 전용 약품을 사용하여 구리 도금시키거나 액상의 구리를 충진, 경화, 연마 및 세척 단계를 거쳐 상기 관통홀에 구리를 충진시킴으로써 상하층의 회로패턴들의 상호 전기적 도통이 잘 이루어지도록 하는 데 있다.
상기와 같은 목적을 이루기 위해 본 발명에 따른 다층 인쇄회로기판의 제조방법은 절연층, 상기 절연층의 표면 전체에 금속층이 형성된 코어재를 제공하는 단계; 상기 코어재의 금속층을 선택적으로 제거하여 패턴을 형성하는 단계; 상기 패턴과 금속층의 상부에 RCC를 래미네이션하는 단계; 상기 RCC의 구리 박막을 선택적으로 제거하여 RCC의 절연층 일부가 노출되도록 윈도우를 형성하는 단계; 상기 윈도우에 레이저를 조사하여 원도우가 형성된 하측에 있는 RCC의 절연층을 가공하여 홀을 형성시키되, 코어재의 금속층 상부가 노출되도록 하는 단계; 및 상기 홀에 구리를 충진시켜 코어재의 금속층과 RCC의 구리 박막을 전기적으로 연결시키는 단계를 포함함을 특징으로 한다.
상기 다층 인쇄회로기판의 제조방법에서, RCC의 구리 박막을 패터닝하는 단계를 더 포함시킬 수 있다.
본 발명의 다른 실시예에서는 상기 코어재 제공 단계에서 절연층과 금속층 사이에 이형필름을 삽입하고, 상기 홀에 구리를 충진시킨 후, 이형 필름을 기준으로 분리시키고, 상기 코어재의 절연층을 기준으로 분리된 RCC의 구리박막을 이용하여 회로패턴을 형성하는 단계를 더 포함함을 특징으로 한다.
상기 홀에 구리를 충진시키는 제 1의 방법으로는, 액상의 구리를 상기 홀에 채워 경화시킨 후, 상기 경화된 구리의 상부를 연마, 세척하는 것이 있다.
또한, 상기 홀에 구리를 충진시키는 제 2의 방법으로는, 필드 비아 전용 약 품을 사용하여 상기 홀에 구리를 도금시키는 것이 있다.
상기 코어재는 동박 적층판(CCL)인 것이 바람직하다.
상기 홀 가공은 CO2 레이저를 이용하는 것이 바람직하다.
이하 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.
도 1 및 도 2는 본 발명의 일실시예에 따른 다층 인쇄회로기판의 제조방법을 나타내는 순서도 및 그 제조공정도이다.
본 발명에 따른 다층 인쇄회로기판을 제조하기 위해서는 먼저, 코어재(10)를 제공한다.(S101)
상기 코어재(10)는 먼저, 도 2a에 도시된 바와 같이, 소정 면적을 가지는 판상의 절연층(11), 상기 절연층(11)의 양면에 형성된 금속층(12)을 포함하여 이루어진다.
상기 코어재(30)는 동박 적층판(Copper Clad Laminate, CCL)인 것이 바람직하다.
상기 CCL은 수지 위에 회로기판을 사용할 수 있도록 동박을 입혀 놓은 적층판을 말하며, 상기 수지의 재질은 바람직하게는 FR-4이다.
상기 FR-4에 대해 간략히 살펴보면, 에폭시 레진이 함침된 유리 섬유가 여러겹으로 쌓여 있는 것으로, 치수변화나 흡수성이 적으며 주파수 특성 및 열과 강도 등이 기타 다른 재질과 비교할 때, 가장 평균치에 가까운 재질이다.
상기와 같이, 코어재(10)를 제공한 후, 본 발명에서는 도 2b에 도시된 바와 같이, 상기 코어재의 금속층(12)을 선택적으로 제거하여 패턴(13)을 형성한다.(S102)
상기 금속층(12)의 재질은 바람직하게는 구리(Cu)이다.
상기 금속층(12)을 선택적으로 제거하여 패턴(33)을 형성하는 방법은 그 일례로서, 노광, 현상, 에칭을 포함하는 공정을 통해 이루어질 수 있다.(하기 패터닝도 포함)
상기와 같이, 코어재의 금속층(12)에 패턴(13)을 형성한 후, 도 2c에 도시된 바와 같이, 상기 패턴(13)과 금속층(12)의 상부에 동박 코팅된 수지절연관(Resin Coated Copper Foil, RCC)(20)을 래미네이션(Lamination)한다.(S103)
상기 RCC(20)는 FT-3과는 달리 글래스 파이버(Glass Fiber)가 없어 레이저 드릴(Laser Drill)의 가공성이 좋은 재료로서, 구리박막(동박)(21)에 60 ~ 80㎛ 두께의 절연층(에폭시 수지 등)(22)이 코팅되어 있다.
상기와 같이, 패턴(13)과 금속층(12)의 상부에 RCC(20)를 래미네이션한 후, 도 2d에 도시된 바와 같이, RCC의 구리박막(21)을 선택적으로 제거하여 RCC의 절연층(22) 일부가 노출되도록 윈도우(23)를 형성한다.(S104)
그런 후, 도 2e에 도시된 바와 같이, 상기 윈도우(23)에 레이저를 조사하여 윈도우가 형성된 하측에 있는 RCC의 절연층(22)을 가공하여 홀(30)을 형성시킨다.(S105) 이때, 상기 코어재의 금속층(12) 상부가 노출되도록 해야 한다. 즉, 상기 홀(30)의 기저부와 상기 코어재의 금속층(12) 상부가 접한다.
상기 홀(30) 가공은 CO2 레이저를 이용하는 것이 바람직하다.
상기와 같이 코어재의 금속층 상부가 노출되도록 RCC에 홀을 가공한 후, 도 2f에 도시된 바와 같이 상기 홀(30)에 구리(40)를 충진시킨다.(S106)
상기 홀에 구리를 충진시키는 방법은 여러 가지가 있는데, 본 명세서에서는 두 가지 방식을 그 일례로서 제시한다.
상기 홀에 구리를 충진시키는 첫 번째 방법으로는, 액상의 구리를 상기 홀에 채워 경화시킨 후, 상기 경화된 구리의 상부를 연마, 세척하는 것이 있다.
액상의 구리를 상기 홀에 채울 때, 상기 구리가 상기 홀에만 제공되도록 수단을 구비한다. 그 수단의 일례로서, 소정 홀이 형성된 거푸집이나 틀 등이 있다.
상기 연마 작업은 바람직하게는 화학적기계적연마(CMP; chemical mechanical polishing) 공정을 사용한다. 상기와 같이 연마작업을 수행하면 그에 따른 분진 등 이물질이 발생되므로, 이후 세척 과정을 수행한다.
또한, 상기 홀에 구리를 충진시키는 두 번째 방법으로는, 필드 비아(Filled Via) 전용 약품을 사용하여 상기 홀에 구리를 도금시키는 것이 있다.
상기 필드 전용 약품으로는 시플레이(Shipley), 아토텍(Atotech) 등이 있다.
만약, 상기와 같은 약품을 사용하지 않고 구리를 도금시키면 홀의 측면과 기저부에만 구리가 도금되는 문제점이 발생된다.
상기와 같이, 홀에 구리를 충진시키면 코어재의 금속층과 RCC의 구리 박막이 전기적으로 연결된다.(S107)
이후, 상기 RCC의 구리 박막에 패터닝 등의 과정이 더 실시된다.(S108)
한편, 본 발명의 다른 일실시예에서는 코어재 제공시 코어재의 절연층(11)과 금속층(12) 사이에 이형필름을 더 삽입시킨다. 단계 102 내지 단계 107 과정을 거친 후, 상기 이형필름을 기준으로 상하를 분리시켜 두 개의 인쇄회로기판을 생성시킨다. 이후, 상기 절연층을 기준으로 분리된 RCC의 구리박막을 이용하여 회로패턴을 더 실시할 수 있다.
상기와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기q술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이상에서와 같이, 본 발명에 의한 인쇄회로기판의 제조방법은 (상하 관통)홀에 구리를 충진시켜 상하층의 회로패턴들을 상호 전기적으로 도통시킴으로써 인쇄회로기판 제조 공정을 단순화시킬 수 있다.
본 발명의 다른 목적은 필드 비아(Filled via) 전용 약품을 사용하여 구리 도금시키거나 액상의 구리를 충진, 경화, 연마 및 세척 단계를 거쳐 상기 관통홀에 구리를 충진시킴으로써 상하층의 회로패턴들의 상호 전기적 도통이 잘 이루어지도록 할 수 있다.

Claims (5)

  1. 절연층, 상기 절연층의 표면 전체에 금속층이 형성된 코어재를 제공하는 단계;
    상기 코어재의 금속층을 선택적으로 제거하여 패턴을 형성하는 단계;
    상기 패턴과 금속층의 상부에 RCC를 래미네이션하는 단계;
    상기 RCC의 구리 박막을 선택적으로 제거하여 RCC의 절연층 일부가 노출되도록 윈도우를 형성하는 단계;
    상기 윈도우에 레이저를 조사하여 원도우가 형성된 하측에 있는 RCC의 절연층을 가공하여 홀을 형성시키되, 코어재의 금속층 상부가 노출되도록 하는 단계; 및
    상기 홀에 구리를 충진시켜 코어재의 금속층과 RCC의 구리 박막을 전기적으로 연결시키는 단계를 포함하는 다층 인쇄회로기판의 제조방법.
  2. 제 1항에 있어서,
    상기 코어재 제공 단계에서 절연층과 금속층 사이에 이형필름을 삽입함을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  3. 제 2항에 있어서,
    상기 홀에 구리를 충진시킨 후, 이형 필름을 기준으로 분리시키고, 상기 코어재의 절연층을 기준으로 분리된 RCC의 구리박막을 이용하여 회로패턴을 형성하는 단계를 더 포함함을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  4. 제 1 항에 있어서,
    상기 홀에 구리를 충진시키는 방법은,
    액상의 구리를 상기 홀에 채워 경화시키는 단계; 및
    상기 경화된 구리의 상부를 연마, 세척하는 단계를 포함하여 이루어지는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  5. 제 1 항에 있어서,
    상기 홀에 구리를 충진시키는 방법은,
    필드 비아 전용 약품을 사용하여 상기 홀에 구리를 도금시키는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
KR1020060021816A 2006-03-08 2006-03-08 다층 인쇄회로기판의 제조방법 KR20070091975A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060021816A KR20070091975A (ko) 2006-03-08 2006-03-08 다층 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060021816A KR20070091975A (ko) 2006-03-08 2006-03-08 다층 인쇄회로기판의 제조방법

Publications (1)

Publication Number Publication Date
KR20070091975A true KR20070091975A (ko) 2007-09-12

Family

ID=38689571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060021816A KR20070091975A (ko) 2006-03-08 2006-03-08 다층 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR20070091975A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105657991A (zh) * 2016-01-01 2016-06-08 广州兴森快捷电路科技有限公司 一种用于线路板盲槽的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11243279A (ja) * 1998-02-26 1999-09-07 Ibiden Co Ltd フィルドビア構造を有する多層プリント配線板
KR20040061410A (ko) * 2002-12-30 2004-07-07 삼성전기주식회사 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법
KR20040085908A (ko) * 2003-04-02 2004-10-08 삼성전기주식회사 병렬적 다층 인쇄회로기판 제조 방법
KR20050025860A (ko) * 2003-09-08 2005-03-14 엘지전자 주식회사 다층 인쇄회로기판의 제조방법
KR20050071460A (ko) * 2005-06-25 2005-07-07 엘지전자 주식회사 인쇄회로기판의 제조방법
KR20060107067A (ko) * 2005-04-07 2006-10-13 대덕전자 주식회사 스택 비아 인쇄 회로 기판의 마이크로 비아 충진 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11243279A (ja) * 1998-02-26 1999-09-07 Ibiden Co Ltd フィルドビア構造を有する多層プリント配線板
KR20040061410A (ko) * 2002-12-30 2004-07-07 삼성전기주식회사 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법
KR20040085908A (ko) * 2003-04-02 2004-10-08 삼성전기주식회사 병렬적 다층 인쇄회로기판 제조 방법
KR20050025860A (ko) * 2003-09-08 2005-03-14 엘지전자 주식회사 다층 인쇄회로기판의 제조방법
KR20060107067A (ko) * 2005-04-07 2006-10-13 대덕전자 주식회사 스택 비아 인쇄 회로 기판의 마이크로 비아 충진 방법
KR20050071460A (ko) * 2005-06-25 2005-07-07 엘지전자 주식회사 인쇄회로기판의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105657991A (zh) * 2016-01-01 2016-06-08 广州兴森快捷电路科技有限公司 一种用于线路板盲槽的制作方法

Similar Documents

Publication Publication Date Title
JP4684368B2 (ja) 配線板及びその製造方法
KR101056718B1 (ko) 기판의 제조 방법
KR101003341B1 (ko) 코어 기판 및 그 제조 방법
US10064292B2 (en) Recessed cavity in printed circuit board protected by LPI
US10292279B2 (en) Disconnect cavity by plating resist process and structure
KR100754070B1 (ko) 구리 필 도금을 이용한 인쇄회로기판의 제조 방법
KR100722599B1 (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법
KR100728755B1 (ko) 범프를 이용한 인쇄회로기판 및 그 제조방법
KR20060135983A (ko) 범프를 이용한 인쇄회로기판 및 그 제조방법
KR20130068659A (ko) 인쇄회로기판 및 그의 제조 방법
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR20070091975A (ko) 다층 인쇄회로기판의 제조방법
JP2019121766A (ja) プリント配線板およびその製造方法
KR100722605B1 (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
KR100651422B1 (ko) 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법
KR20120019144A (ko) 인쇄회로기판 제조방법
KR101715941B1 (ko) 인쇄회로기판의 제조 방법
KR100789522B1 (ko) 다층 인쇄회로기판의 제조방법
KR100754071B1 (ko) 전층 ivh 공법의 인쇄회로기판의 제조방법
KR101996930B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR100601473B1 (ko) 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법
JP2010262954A (ja) 配線基板の製造方法
JP2011082429A (ja) キャビティ部を有する多層配線板とその製造方法
JP3705573B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application