KR100728755B1 - 범프를 이용한 인쇄회로기판 및 그 제조방법 - Google Patents
범프를 이용한 인쇄회로기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR100728755B1 KR100728755B1 KR1020050055029A KR20050055029A KR100728755B1 KR 100728755 B1 KR100728755 B1 KR 100728755B1 KR 1020050055029 A KR1020050055029 A KR 1020050055029A KR 20050055029 A KR20050055029 A KR 20050055029A KR 100728755 B1 KR100728755 B1 KR 100728755B1
- Authority
- KR
- South Korea
- Prior art keywords
- bump
- layer
- printed circuit
- circuit board
- manufacturing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 보다 상세하게는 코어층에 범프(bump)를 인쇄한 뒤 가열, 가압하여 일괄 적층하는 방법을 사용하여 고밀도 인쇄회로기판을 제조하는 방법에 관한 것이다. 본 발명은 수지층을 기준으로 하는 CCL의 양면에 접착된 동박면에 회로가 형성된 코어층을 형성하는 단계, 상기 코어층의 일면 상의 소정 위치에 범프를 인쇄하는 단계, 상기 범프가 인쇄된 위치에 대응하는 프리프레그 상의 위치에 드릴링을 통해 관통홀이 형성된 절연층을 형성하는 단계, 상기 형성된 코어층에서 상기 범프가 위치한 일면 상에 상기 절연층을 가접(假接)하여 가접층을 형성하는 단계 및 상기 코어층 및 상기 가접층 중 절연층이 접하도록 적층하고 소정 크기 이상으로 가열 가압하는 단계를 포함하는 다층 인쇄회로기판 제조방법에 관한 것이다. 모든 레이어의 회로 및 홀을 형성한 후 1회의 일괄 적층 및 성형 공정 만으로 다층 인쇄회로기판을 제조하여 '성형 공정, 레이저 홀 가공 공정, 도금 공정, 회로 형성 공정'을 반복하지 않아 제조 시간 및 비용에 있어서 이득이 있다.
인쇄회로기판, 범프, 페이스트, 일괄, 적층
Description
도 1은 종래 기술에 따른 고밀도 다층 인쇄회로기판의 각 층을 이루는 기판을 도시한 도면.
도 2a 내지 도 2i는 종래 기술에 따른 고밀도 다층 인쇄회로기판의 제조 방법을 나타낸 도면.
도 3은 종래 기술에 따른 비아홀의 충진 및 도금 상태를 도시한 도면.
도 4a 내지 도 4d는 본 발명의 바람직한 일 실시예에 따른 코어층을 형성하는 방법을 나타낸 도면.
도 5a 내지 도 5d는 본 발명의 바람직한 일 실시예에 따른 절연층을 형성하는 방법을 나타낸 도면.
도 6a 내지 도 6b는 본 발명의 바람직한 일 실시예에 따른 예비 레이업 공정 및 일괄 적층 방법을 도시한 도면.
<도면의 주요부분에 대한 부호의 설명>
45 : 코어층
40 : 수지층
41 : 동박면
42 : 홀
50 : 프리프레그(prepreg)
51 : 관통 홀
52 : 범프(bump)
55 : 가접층
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 보다 상세하게는 코어층에 범프(bump)를 형성한 뒤 가열, 가압하여 일괄 적층하는 방법을 사용하여 고밀도 인쇄회로기판을 제조하는 방법에 관한 것이다.
일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동선으로 배선한 후 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들간의 전기적 배선을 구현하여 절연체로 코팅한 것이다. 전자부품의 발달로 상기 인쇄회로기판을 중첩하여 만드는 다층 인쇄회로기판이 개발되고서, 다층 인쇄회로기판의 고밀도화를 위한 층간 도통 및 절연 설계에 관한 연구가 활발하게 진행되고 있다.
고밀도의 회로 형성 기술이 적용된 기판을 HDI(High Density Interconnection) 기판이라 하며, HDI 기판의 성능은 층간 도통 및 절연 설계의 자유도에서 극대화된다. 이는 HDI 기판의 품질 특성, 고집적, 전기적 성능 향상과 직접적인 관계가 있다.
도 1은 종래 기술에 따른 고밀도 다층 인쇄회로기판의 각 층을 이루는 기판을 도시한 도면이고, 도 2a 내지 도 2i는 종래 기술에 따른 고밀도 다층 인쇄회로기판의 제조 방법을 나타낸 도면이다.
도 1은 일반 HDI 기판 중 6 레이어(layer) 기판을 예를 들고 있다. 코어(core)층인 CCL(Cu Clad Laminates)은 수지층(10)을 기준으로 하여 양면에 동박면(11)이 있어 내층회로를 형성하고, RCC(Resin Coated Cu foil)는 절연층(12)의 일면에 역시 동박면(13)이 있어 회로를 형성한다. 그리고 RCC를 다시 한번 더 코어층 양면에 적층하여 쌓음으로써 6 레이어 기판을 형성한다. CCL은 폴리머(polymer)가 적용되는 대표적인 인쇄회로기판의 원자재로, 폴리머 위에 동박면(Cu foil)이 부착된 형태이다.
상기 6 레이어 기판의 제조 방법은 다음과 같다. 우선 코어층을 형성하는 FR-4 CCL(10 및 11)을 투입한다. 그리고 기계 드릴, 화학동 및 전기동을 통해 드릴 및 동도금 과정을 거쳐서 홀(hole)(21)을 형성한다. 그리고 마스크(mask) 및 식각 등을 통해 내층회로를 형성하고 제대로 형성되었는지 여부를 검사한다(도 2a 내지 도 2c).
내층회로가 형성된 코어층의 동박면과 절연층의 계면 사이에서의 접착력을 높이기 위한 흑화처리(Black oxidation) 등의 내층표면처리를 한다. 그리고 코어층 양면에 각각 제1 RCC층(12 및 13)을 적층한다. 그리고 제1 RCC층(12 및 13)의 외부에 코팅된 동박 및 코어층의 내층회로가 전기적으로 접속되도록 하는 홀(22)의 형성을 위해 레이저 드릴 및 동도금을 한다. 마스크 및 식각 등을 통해 제1 RCC층(12 및 13)의 외부에 코팅된 동박에 내층회로를 형성하고 제대로 형성되었는지 여부를 검사한다(도 2d 내지 도 2f).
이후 내층회로가 형성된 제1 RCC층(12 및 13) 표면에 흑화처리 등의 내층표면처리를 하고, 제1 RCC층(12 및 13) 양면에 각각 제2 RCC층(14 및 15)을 적층한다. 그리고 제2 RCC층(14 및 15)의 외부에 코팅된 동박 및 제1 RCC층(12 및 13)의 외부에 코팅된 동박의 내층회로가 전기적으로 접속되도록 하는 홀(23)의 형성을 위해 레이저 드릴 및 동도금을 한다. 그리고 마스크 및 식각을 통해 제2 RCC층(14 및 15)의 외부에 코팅된 동박에 외층회로를 형성한다(도 2g 내지 도 2i).
상기 프로세스에서 다수층의 인쇄회로기판을 제조하기 위해서는 수차례의 적층 성형 공정 및 레이저 홀 가공 공정(도 2d 내지 도 2f)을 거쳐야 하며, 제조 비용이 상승이 불가피하였다. 또한, 동일한 공정인 '성형 공정, 레이저 홀 가공 공정, 도금 공정, 회로 형성 공정'이 직렬로 진행되어, 다수층인 경우에 전체 공정의 진행 시간이 증가하는 문제점이 있었다. 즉, 종래의 다층 인쇄회로기판은 레이저 드릴을 이용하여 홀을 형성하고, 홀의 도금을 통해 층간 접속을 하였는데, 반복 작업으로 인한 공정의 증가 및 정합 불량에 의한 층간 접속이 문제가 되었다. 그리고 또한 홀로 인한 다른 문제점은 이하 도 3을 참조하여 설명한다.
도 3은 종래 기술에 따른 비아홀의 충진 및 도금 상태를 도시한 도면이다. 비아홀(Via hole)은 내층 및 외층 간 도통 접속을 위하여 홀벽에 금속으로 도금되어진 홀을 의미한다.
도 3을 참조하면, 비아홀의 상부에 부품을 실장하기 위해 수지로 비아홀을 충진해야 한다. 이때 비아홀의 충진은 도전성 페이스트에 의해 이루어지므로, 비아홀의 크기가 작아지면 작아질수록 홀 내부에 공극이 발생할 수 있는 단점이 있다. 그리고 비아홀의 표면이 움푹 패이는 현상이 발생한다. 이로 인해 홀 충진 후 다시 도금을 해야 하고, 도금을 하더라도 도금 편차에 의해 주위와 높이가 다르게 되는 문제점이 있었다.
따라서, 상술한 문제점을 해결하기 위한 본 발명의 목적은 모든 레이어의 회로 및 홀을 형성한 후 1회의 일괄 적층 및 성형 공정 만으로 다층 인쇄회로기판을 제조하여 '성형 공정, 레이저 홀 가공 공정, 도금 공정, 회로 형성 공정'을 반복하지 않게 하는 인쇄회로기판 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 1회 적층 및 성형 공정 만으로 다층 인쇄회로기판을 제조하기 위하여 도전성 페이스트(paste)로 형성된 범프를 이용한 인쇄회로기판 및 그 제조방법을 제공하는데 있다.
상기 목적들을 달성하기 위하여, 본 발명의 일 측면에 따르면, 범프(bump)를 이용하여 다층 인쇄회로기판을 제조하는 방법에 있어서, (a) 수지층을 기준으로 하는 CCL의 양면에 접착된 동박면에 회로가 형성된 코어층을 형성하는 단계; (b) 상기 코어층의 일면 상의 소정 위치에 범프를 인쇄하는 단계; (c) 상기 범프가 인쇄된 위치에 대응하는 프리프레그(prepreg) 상의 위치에 드릴링을 통해 관통홀이 형성된 절연층을 형성하는 단계; (d) 상기 (c) 단계에서 형성된 코어층에서 상기 범프가 위치한 일면 상에 상기 (b) 단계에서 형성된 절연층을 가접(假接)하여 가접층을 형성하는 단계; 및 (e) 상기 (a) 단계에서 형성된 코어층 및 상기 가접층 중 절연층이 접하도록 적층하고 소정 크기 이상으로 가열 가압하는 단계를 포함하는 다층 인쇄회로기판 제조방법이 제공될 수 있다.
여기서, 상기 소정 위치는 상기 범프가 위치한 가접층과 접하는 코어층의 회로에 상기 범프가 접하도록 하는 위치일 수 있다.
상기 목적들을 달성하기 위하여, 본 발명의 다른 측면에 따르면, 범프를 이용하여 다층 인쇄회로기판을 제조하는 방법에 있어서, (a) 수지층을 기준으로 하는 CCL에 비아홀을 가공하고 상기 CCL의 양면에 접착된 동박면에 회로가 형성된 코어층을 형성하는 단계; (b) 상기 코어층의 일면 상의 소정 위치에 범프를 인쇄하는 단계; (c) 상기 범프가 인쇄된 위치에 대응하는 프리프레그 상의 위치에 드릴링을 통해 관통홀이 형성된 절연층을 형성하는 단계; (d) 상기 (c) 단계에서 형성된 코어층에서 상기 범프가 위치한 일면 상에 상기 (b) 단계에서 형성된 절연층을 가접하여 가접층을 형성하는 단계; 및 (e) 상기 (a) 단계에서 형성된 코어층 및 상기 가접층 중 절연층이 접하도록 적층하고 소정 크기 이상으로 가열 가압하여 적층하는 단계를 포함하는 다층 인쇄회로기판 제조방법이 제공될 수 있다.
여기서, 상기 (a) 단계는, 상기 비아홀을 필(fill) 도금하거나 도전성 페이스트로 충진할 수 있고, 상기 비아홀은 레이저 가공 또는 기계 드릴링을 통해 형성되며, 상기 (b) 단계는, 상기 코어층에서 상기 비아홀이 형성된 표면이 오목한 일면에 대응하는 평평한 타면 상에 상기 범프를 인쇄할 수 있다. 바람직하게는, 상기 (e) 단계는, 상기 가열 가압에 의해 상기 범프가 상기 타 가접층 또는 타 코어층의 비아홀의 오목한 부분을 채움으로써 층간 접속 신뢰성을 확보할 수 있다.
또한, 상기 (e) 단계는, 상기 (a) 단계 내지 상기 (d) 단계를 반복하여 다수의 가접층을 형성하는 단계를 포함하되, 상기 다수의 가접층이 상기 범프에 의해 전기적인 접속이 이루어지도록 적층하고 가열 가압할 수 있다.
바람직하게는, 상기 범프는 스크린 프린트 방식에 의해 도전성 페이스트를 이용하여 인쇄되고, 상기 도전성 페이스트는 은(Ag) 또는 구리(Cu)로 이루어지며, 상기 범프는 상기 프리프레그의 두께 이상의 높이를 가지고, 상기 (f) 단계는, 상기 프리프레그가 중간경화단계 상태로서 가열 가압에 의해 변형가능하며, 가열 가압에 의해 각 층간의 빈 공간 및 상기 프리프레그와 상기 범프 간의 빈 공간이 채워질 수 있다. 그리고 상기 관통홀은 상기 범프보다 단면적이 클 수 있다.
상기 목적들을 달성하기 위하여, 본 발명의 또 다른 측면에 따르면, 상기 다층 인쇄회로기판 제조방법에 의해서 제조된 다층 인쇄회로기판이 제공될 수 있다.
본 발명의 그 밖의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 분명해질 것이다. 이하, 본 발명에 따른 범프를 이용한 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 4a 내지 도 4d는 본 발명의 바람직한 일 실시예에 따른 코어층을 형성하는 방법을 나타낸 도면이다.
도 4a를 참조하면, 수지층(40)을 기준으로 양면에 동박면(41)이 있는 CCL 레이어 상에 발생된 산화막이나 지문 등을 제거하고, 드라이 필름(dry film)이 잘 접착되도록 동박면에 조도를 형성시킨다. 조도는 표면 상의 오목 볼록한 부분을 의미한다. CCL 레이어를 투입한 후, 기계적, 화학적 연마 또는 탈지 과정을 거친다. 이후 잔존하는 구리, 브러시 이물, 약품의 잔유성분 등을 제거하는 수세 또는 초음파 과정을 거치고, 기판 표면 및 홀에 잔존하는 수분을 공기를 사용하여 제거한다. 그리고 박리시 밀착력 향상을 위해 뜨거운 공기로 기판을 건조시킨다. 여기서, 수지층(40)은 다양한 두께의 에폭시 수지 또는 폴리이미드 수지 등이 사용되며, 동박면(41)은 양면에 국한되는 것이 아니라 용도에 따라 한쪽 면에만 접착될 수 있다.
도 4b를 참조하면, CCL 레이어 양면의 동박(41)간 또는 내층과 외층 간의 전기적인 접속을 할 수 있도록 하기 위해서 홀(42)을 가공한다. 홀(42)을 가공하는 방법으로는 CO2 또는 Yag 레이저 드릴 방법으로 홀(42)을 가공한다. 또한, 기계 드릴(mechanical drill)로 홀(42)을 가공하여도 무방하다. 일면의 동박(41)은 드릴링으로 인해 구멍이 생성되며, 타면의 동박(41)은 도전성 페이스트의 충진 또는 필 도금을 위해 구멍이 없는 평평한 평면 형태(44)를 유지한다.
도 4c를 참조하면, CCL 레이어에 가공된 홀(42)을 도금 공정(43)을 통해 도전성을 부여하는 공정이다. 도금 방법으로는 필(fill) 도금 방법 또는 도전성 페이스트(conductive paste)를 홀 내에 충진하는 방법이 가능하다. 이때 종래 기술 상의 문제점으로 도 4b 과정에서 생성된 홀의 내벽 거침 등에 의한 도금 두께 미달 문제가 발생할 수 있다. 또한, 홀을 필 도금함으로써 홀 상부를 주위 부분처럼 평평하게 만드는 것은 상당히 까다로운 문제이다. 본 발명의 실시예에서는 상기 문제에 대해서 이후 도전성 페이스트 범프를 이용하여 해결가능한 부분이므로, 종래 일반적인 공정에 따라 필 도금 또는 도전성 페이스트 충진을 하면 된다.
도 4d를 참조하면, CCL 레이어에 내층회로를 형성하기 위해 노광, 현상, 에칭, 검사 공정을 포함하는 내층회로 형성 공정을 거친다. 노광 공정은 CCL 레이어 상에 도포된 드라이 필름 위에 워킹 필름(working film)을 합치하고 정해진 광량을 쪼여 모노머(monomer; 단량체)를 폴리머(polymer; 중합체)로 반응시켜 패턴 이미지를 형성하는 공정이다. 현상 공정은 노광 공정에서 폴리머(광경화 중합체)로 변하지 않은 즉, 빛을 받지 않은 부분인 모노머(미경화 단량체) 부분을 약품을 사용해 벗겨내는 공정이다. 에칭 공정은 현상 공정 이후 드라이 필름으로 덮혀진 부분 이외 즉, 회로 패턴이 아닌 부분의 노출된 동박을 약품으로 제거하는 공정이다. 이후 박리 공정을 통해 드라이 필름을 제거하고 검사 공정을 통해 형성된 내층 회로를 검사한다.
상기 과정을 통해 CCL 레이어로 형성된 코어층(45)이 형성되며, 이후 절연층 형성 공정 및 예비 레이업(lay-up) 공정에 사용된다. 코어층(45)은 FR-4 레진(resin)이 사용된 CCL 레이어이며, 일반적으로 흡습율이 낮고, 난연성, 접착력, 내화학성, 전기적 특성 및 열적 특성이 우수한 특징이 있다.
도 5a 내지 도 5d는 본 발명의 바람직한 일 실시예에 따른 절연층을 형성하는 방법을 나타낸 도면이다.
도 5a를 참조하면, 일단 프리프레그(prepreg)(50)를 준비하여 투입한다. 프리프레그(50)는 B-스테이지(B-stage) 상태에서 제품화되는 것으로, 다층 인쇄회로기판에서 외곽 절연층으로 사용되는 원재료이다. B-스테이지는 프리프레그(50)의 중간경화단계를 의미하며, 일정 크기 이상의 가열 가압에 의해 프리프레그(50)의 변형이 가능한 상태를 의미한다.
도 5b를 참조하면, 프리프레그(50)에 위치 결정 홀(location hole), 툴링 홀(tooling hole) 및 관통 홀을 기계 드릴로 가공한다. 이하 본 발명에서는 위치 결정 홀, 툴링 홀 및 관통 홀을 관통 홀이라 칭한다. 관통 홀(51)의 위치는 코어층(45)에 범프(52)가 형성되는 위치에 대응하는 부분이다. 그리고 관통 홀(51)의 크기는 범프(52)가 관통할 수 있도록 범프의 단면보다 큰 것이 바람직하다.
도 5c를 참조하면, 다른 코어층(45)과의 전기적인 접속을 위하여 도전성 페 이스트를 사용하여 도 4d에서 이미 제작된 코어층(45) 상에 범프(52)를 인쇄한다. 상기 범프(52)는 은(Ag), 구리(Cu) 등의 도전성 물질로 형성된 페이스트(paste)로 이루어지고, 추후 일정 크기 이상의 가열 가압에 의해 그 모양이 변화할 수 있다.
범프(52)는 스크린 프린트(screen print) 방식에 의해 인쇄된다. 스크린 프린트는 개구부(開口部)가 형성된 마스크(mask)를 통하여 도전성 페이스트 전사(轉寫) 과정을 거쳐 범프(52)를 인쇄하는 방식이다.
범프(52)는 코어층(45) 상에서 도 4d에 도시된 홀에 필 도금 또는 도전성 페이스트 충진이 이루어진 일면이 아닌 타면(44)에 인쇄되는 것이 바람직하다. 도 4c에서 상술한 바와 같이 필 도금 또는 도전성 페이스트 충진이 이루어질 때 완전히 평면으로 인쇄되는 것은 어렵다(도 4c의 (43)). 평면 상태가 아닌 표면에 범프를 인쇄하는 것은 원하는 모양과 높이의 범프를 인쇄하는 것을 어렵게 한다. 따라서, 코어층(45)에서 홀 가공 및 도금이 있는 일면 이외의 타면(44)에 범프(52)를 인쇄한다. 마스크의 개구부의 위치를 정렬하고, 도전성 페이스트를 마스크의 상부면에 도포한다. 그리고 스퀴지(squeegee) 등을 이용하여 도전성 페이스트를 밀면, 개구부를 통하여 도전성 페이스트가 압출되면서 코어층(45)의 타면 상에 전사된다. 이때 범프(52)는 코어층(45)에서 내층회로가 형성되는 부분에 인쇄되어 원하는 모양과 높이로 인쇄되는 것이 가능하다.
범프(52)는 기둥 형태 또는 하단부가 상단부보다 넓은 뿔 형태일 수 있다. 그리고 상기 도 5b에서 프리프레그(50)에 범프(52)가 형성될 부분에 상응하여 관통 홀(51)을 가공하므로, 범프(52)의 높이는 프리프레그(50)의 두께에 제한을 받지 않 는다. 이때 범프(52)의 높이는 프리프레그(50)의 두께 이상인 것이 바람직하다. 범프(52)는 추후 일괄 적층 공정에서 가열 가압 과정을 통해 타 코어층(45)의 필 도금 또는 도전성 페이스트 충진 부분 중 평평하지 아니한 오목한 부분(43)을 채우게 되는 역할을 하기 때문이다. 여기서, 범프(52)는 바람직하게는 단면이 원형이나 사각형 등의 다른 모양도 가능하며, 스크린 프린트 방식에 의해 인쇄되므로 단면 직경에 대한 높이 비에 제한을 받지 아니한다.
도 5d를 참조하면, 범프(52)가 형성된 코어층(45)에 도 5b에 도시된 과정에서 형성된 관통 홀(51)을 가지는 프리프레그(50)를 삽입하여 가접(假接)한다. 여기서, 가접(假接)이라 함은 임시로 코어층(45)과 프리프레그(절연층)(50)이 부착됨을 의미한다. 추후 설명할 일괄 적층 공정에서 가열 가압에 의해 가접된 코어층(45)과 프리프레그(절연층)(50)는 완전 부착된다.
가접된 코어층 및 프리프레그(절연층)(55)을 추후 설명할 예비 레이업 공정으로 이송한다. 이하 가접된 코어층 및 프리프레그(절연층)를 가접층(55)이라 한다.
도 6a 내지 도 6b는 본 발명의 바람직한 일 실시예에 따른 예비 레이업 공정 및 일괄 적층 방법을 도시한 도면이다.
도 6a를 참조하면, 도 4d에서 도시된 과정에서 형성된 내층회로가 형성된 코어층(45) 및 도 5d에서 도시된 과정에서 형성된 다수의 가접층(55)을 설계 순서에 맞도록 층별로 쌓는다. 가접층(55)에서 범프(52)가 인쇄된 부분은 다른 가접층 (55)을 형성하는 코어층 또는 도 4d에서 도시된 과정에서 형성된 코어층(45)에서 내층회로가 형성되어 전기적인 접속을 요하는 부분과 접해야 한다.
여기서, 범프(52)는 인접하는 가접층(55)의 코어층에서 비아홀(42)에 필 도금되거나 도전성 페이스트로 충진된 부분(43)에 접하는 것이 바람직하다. 범프(52)의 높이는 프리프레그(50)의 두께 이상이므로, 상기 필 도금 또는 도전성 페이스트 충진 부분(43)에 접할 수 있다.
도 6b를 참조하면, 미리 지정된 순서대로 코어층(45) 및 다수의 가접층(55)이 쌓인 후 일정 크기의 가열 가압 공정을 통해 일괄 적층한다. 이 경우 프리프레그(50)는 B-스테이지 상태 즉, 중간경화단계이어서 변형가능하므로, 가열 가압에 의해 빈 공간을 채워주게 된다. 따라서, 가접층(55) 내에서 코어층(45)의 내층회로 외의 부분과 프리프레그(50) 간의 빈 공간 및 프리프레그(50)와 범프(52) 간의 빈 공간이 채워진다. 그리고 범프(52) 역시 도전성 페이스트로 형성되므로, 가열 가압에 의해 접하고 있는 필 도금 또는 도전성 페이스트 충진(43) 부분의 오목한 부분의 빈 공간을 채워주게 된다. 따라서, 각 코어층(45) 간의 전기적인 접속을 담당하는 범프(52)는 중간에 빈 공간이 없이 꽉찬 형태가 되어 층간 접속 신뢰도를 높이게 된다.
상술한 바와 같이, 본 발명에 따른 인쇄회로기판 및 그 제조방법에 의하면, 모든 레이어의 회로 및 홀을 형성한 후 1회의 일괄 적층 및 성형 공정 만으로 다층 인쇄회로기판을 제조하여 '성형 공정, 레이저 홀 가공 공정, 도금 공정, 회로 형성 공정'을 반복하지 않아 제조 시간 및 비용에 있어서 이득이 있다.
또한, 종래 인쇄회로기판 제조방법은 층수에 비례해 공정수가 증가하는 직렬 프로세스 흐름을 따랐으나, 본 발명에 의하면 내부 코어층의 병렬 프로세스 흐름 설계가 가능해 작업 공수 절감에 큰 효과가 있다.
또한, 레이저 홀 가공 후 일반 도금을 이용한 전기적 접속으로 인해 공정 제조 비용이 줄어드는 이득이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (15)
- 삭제
- 삭제
- 범프를 이용하여 다층 인쇄회로기판을 제조하는 방법에 있어서,(a) 수지층을 기준으로 하는 CCL에 비아홀을 가공하고 상기 CCL의 양면에 접착된 동박면에 회로가 형성된 제1 코어층 및 제2 코어층을 형성하는 단계;(b) 상기 제1 코어층에서 상기 비아홀이 형성된 표면이 오목한 일면에 대응하는 평평한 타면 상에 범프를 인쇄하는 단계;(c) 상기 범프가 인쇄된 위치에 대응하는 프리프레그 상의 위치에 드릴링을 통해 관통홀이 형성된 절연층을 형성하는 단계;(d) 상기 (b) 단계에서 형성된 상기 제1 코어층에서 상기 범프가 위치한 일면 상에 상기 (c) 단계에서 형성된 절연층을 가접하여 가접층을 형성하는 단계; 및(e) 상기 제2 코어층의 비아홀의 오목한 표면과 상기 절연층을 관통한 범프가 접촉하도록 상기 제2 코어층 및 상기 가접층을 적층하고 소정 크기 이상으로 가열 가압하는 단계를 포함하는 범프를 이용한 다층 인쇄회로기판 제조방법.
- 제3항에 있어서, 상기 (a) 단계는,상기 비아홀을 필(fill) 도금하는 범프를 이용한 다층 인쇄회로기판 제조방법.
- 제3항에 있어서, 상기 (a) 단계는,상기 비아홀을 도전성 페이스트로 충진하는 범프를 이용한 다층 인쇄회로기판 제조방법.
- 제4항 또는 제5항에 있어서,상기 비아홀은 레이저 가공 또는 기계 드릴링을 통해 형성되는 범프를 이용한 다층 인쇄회로기판 제조방법.
- 삭제
- 제3항에 있어서, 상기 (e) 단계는,상기 가열 가압에 의해 상기 범프가 상기 타 가접층 또는 타 코어층의 비아홀의 오목한 부분을 채움으로써 층간 접속 신뢰성을 확보하는 범프를 이용한 다층 인쇄회로기판 제조방법.
- 제3항에 있어서,상기 (e) 단계는,상기 (a) 단계 내지 상기 (d) 단계를 반복하여 다수의 가접층을 형성하는 단계를 포함하되,상기 다수의 가접층이 상기 범프에 의해 전기적인 접속이 이루어지도록 적층하고 가열 가압하는 범프를 이용한 다층 인쇄회로기판 제조방법.
- 제3항에 있어서, 상기 범프는 스크린 프린트 방식(screen print)에 의해 도전성 페이스트를 이용하여 인쇄되는 범프를 이용한 다층 인쇄회로기판 제조방법.
- 제10항에 있어서, 상기 도전성 페이스트는 은(Ag) 또는 구리(Cu)로 이루어진 범프를 이용한 다층 인쇄회로기판 제조방법.
- 제3항에 있어서, 상기 범프는 상기 프리프레그의 두께 이상의 높이를 가지는 범프를 이용한 다층 인쇄회로기판 제조방법.
- 제3항에 있어서, 상기 (e) 단계는,상기 프리프레그는 중간경화단계 상태로서 가열 가압에 의해 변형가능하며, 가열 가압에 의해 각 층간의 빈 공간 및 상기 프리프레그와 상기 범프 간의 빈 공간이 채워지는 범프를 이용한 다층 인쇄회로기판 제조방법.
- 제3항에 있어서,상기 관통홀은 상기 범프보다 단면적이 큰 범프를 이용한 다층 인쇄회로기판 제조방법.
- 제3항에 의한 다층 인쇄회로기판 제조방법에 의해서 제조된 범프를 이용한 다층 인쇄회로기판 제조방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050055029A KR100728755B1 (ko) | 2005-06-24 | 2005-06-24 | 범프를 이용한 인쇄회로기판 및 그 제조방법 |
CN2006100829388A CN1886034B (zh) | 2005-06-24 | 2006-06-21 | 使用凸点的印刷电路板及其制造方法 |
JP2006175900A JP2007005815A (ja) | 2005-06-24 | 2006-06-26 | 多層印刷回路基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050055029A KR100728755B1 (ko) | 2005-06-24 | 2005-06-24 | 범프를 이용한 인쇄회로기판 및 그 제조방법 |
Publications (3)
Publication Number | Publication Date |
---|---|
KR20070000013A KR20070000013A (ko) | 2007-01-02 |
KR20060135983A KR20060135983A (ko) | 2007-01-02 |
KR100728755B1 true KR100728755B1 (ko) | 2007-06-19 |
Family
ID=37583943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050055029A KR100728755B1 (ko) | 2005-06-24 | 2005-06-24 | 범프를 이용한 인쇄회로기판 및 그 제조방법 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2007005815A (ko) |
KR (1) | KR100728755B1 (ko) |
CN (1) | CN1886034B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090104495A (ko) * | 2008-03-31 | 2009-10-06 | 삼성전기주식회사 | 다층 인쇄회로기판의 제조방법 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5080234B2 (ja) * | 2007-12-19 | 2012-11-21 | 新光電気工業株式会社 | 配線基板およびその製造方法 |
CN101594742A (zh) * | 2008-05-29 | 2009-12-02 | 华为技术有限公司 | 电路板阶梯槽的制作方法及制作电路板阶梯槽的设备 |
CN108549782B (zh) * | 2018-04-26 | 2024-04-12 | 东莞市傲思电子科技有限公司 | 一种金凸点工艺与电路的设计方法 |
CN114567971B (zh) * | 2022-03-17 | 2024-03-29 | 广东骏亚电子科技股份有限公司 | 一种背钻的工艺流程 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09172260A (ja) * | 1995-12-20 | 1997-06-30 | Toshiba Corp | 多層印刷配線板およびその製造方法 |
JPH11112149A (ja) * | 1997-09-30 | 1999-04-23 | Elna Co Ltd | 多層プリント配線板 |
JPH11233946A (ja) * | 1998-02-10 | 1999-08-27 | Matsushita Electric Ind Co Ltd | 高密度配線形成用基板とその製造方法及び高密度配線基板の製造方法 |
KR100495958B1 (ko) | 2001-03-28 | 2005-06-16 | 가부시키가이샤 노스 | 다층배선기판, 다층배선기판의 제조방법, 다층배선기판의연마기 및 배선기판형성용 금속판 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100541649B1 (ko) * | 2003-09-03 | 2006-01-11 | 삼성전자주식회사 | 테이프 배선 기판과 그를 이용한 반도체 칩 패키지 |
-
2005
- 2005-06-24 KR KR1020050055029A patent/KR100728755B1/ko not_active IP Right Cessation
-
2006
- 2006-06-21 CN CN2006100829388A patent/CN1886034B/zh not_active Expired - Fee Related
- 2006-06-26 JP JP2006175900A patent/JP2007005815A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09172260A (ja) * | 1995-12-20 | 1997-06-30 | Toshiba Corp | 多層印刷配線板およびその製造方法 |
JPH11112149A (ja) * | 1997-09-30 | 1999-04-23 | Elna Co Ltd | 多層プリント配線板 |
JPH11233946A (ja) * | 1998-02-10 | 1999-08-27 | Matsushita Electric Ind Co Ltd | 高密度配線形成用基板とその製造方法及び高密度配線基板の製造方法 |
KR100495958B1 (ko) | 2001-03-28 | 2005-06-16 | 가부시키가이샤 노스 | 다층배선기판, 다층배선기판의 제조방법, 다층배선기판의연마기 및 배선기판형성용 금속판 |
Non-Patent Citations (2)
Title |
---|
11112149 |
11233946 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090104495A (ko) * | 2008-03-31 | 2009-10-06 | 삼성전기주식회사 | 다층 인쇄회로기판의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20070000013A (ko) | 2007-01-02 |
JP2007005815A (ja) | 2007-01-11 |
CN1886034B (zh) | 2010-06-16 |
CN1886034A (zh) | 2006-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101475109B1 (ko) | 다층배선기판 및 그의 제조방법 | |
US8419884B2 (en) | Method for manufacturing multilayer wiring substrate | |
US8863379B2 (en) | Methods of manufacturing printed circuit boards using parallel processes to interconnect with subassemblies | |
JP4395098B2 (ja) | Bgaパッケージおよびその製造方法 | |
WO2001045478A1 (fr) | Carte a circuit imprime multicouche et procede de production | |
JP2007142399A (ja) | ペーストバンプを用いた印刷回路基板およびその製造方法 | |
KR100632560B1 (ko) | 병렬적 인쇄회로기판 제조 방법 | |
KR100728755B1 (ko) | 범프를 이용한 인쇄회로기판 및 그 제조방법 | |
KR20060135983A (ko) | 범프를 이용한 인쇄회로기판 및 그 제조방법 | |
KR100734234B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
JPH10200258A (ja) | 多層プリント配線板の製造方法 | |
KR20170078406A (ko) | 방열특성 내열 인쇄회로기판 제조방법 | |
KR100734244B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
JP4899409B2 (ja) | 多層プリント配線基板及びその製造方法 | |
US6492007B1 (en) | Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same | |
JPH1070363A (ja) | 印刷配線板の製造方法 | |
KR100651422B1 (ko) | 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법 | |
KR100796981B1 (ko) | 인쇄회로기판 제조방법 | |
KR101109277B1 (ko) | 인쇄회로기판의 제조방법 | |
KR100771319B1 (ko) | 칩 내장형 인쇄회로기판 및 그 제조방법 | |
KR100704927B1 (ko) | 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법 | |
JP3588888B2 (ja) | 多層プリント配線基板の製造方法 | |
JP7430494B2 (ja) | 多層配線板用の接続穴形成方法及びこれを用いた多層配線板の製造方法 | |
KR100797693B1 (ko) | 칩 내장형 인쇄회로기판의 제조방법 | |
JP4429712B2 (ja) | 基板前駆体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20120409 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130403 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |