CN1886034A - 使用凸点的印刷电路板及其制造方法 - Google Patents

使用凸点的印刷电路板及其制造方法 Download PDF

Info

Publication number
CN1886034A
CN1886034A CNA2006100829388A CN200610082938A CN1886034A CN 1886034 A CN1886034 A CN 1886034A CN A2006100829388 A CNA2006100829388 A CN A2006100829388A CN 200610082938 A CN200610082938 A CN 200610082938A CN 1886034 A CN1886034 A CN 1886034A
Authority
CN
China
Prior art keywords
layer
salient point
sandwich layer
hole
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100829388A
Other languages
English (en)
Other versions
CN1886034B (zh
Inventor
睦智秀
柳彰燮
金泰庆
徐炳培
吴隆
申熙凡
徐连秀
朴东进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN1886034A publication Critical patent/CN1886034A/zh
Application granted granted Critical
Publication of CN1886034B publication Critical patent/CN1886034B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing

Abstract

本发明涉及一种使用凸点的印刷电路板及其制造方法。该方法包括:(a)形成芯层,其中在粘贴到CCL两侧的薄铜层上形成电路;(b)在芯层一侧印刷凸点;(c)形成绝缘层,其中在与印刷凸点的预定位置对应的半固化片的位置上通过钻孔形成穿透孔;(d)通过将步骤(c)形成的绝缘层粘合在步骤(b)形成的芯层的具有凸点的一侧而形成粘合层;以及(e)在加热和加压预定程度或较大程度的条件下,按照步骤(a)形成的芯层接触粘合层的绝缘层的顺序进行层叠。由于所述印刷电路板及其制造方法在形成所有层的孔和电路之后利用一次整体层叠和成型工艺,不重复“成型工序、激光钻孔、镀层工序、电路形成工序”,因此在制造时间和成本方面是有利的。

Description

使用凸点的印刷电路板及其制造方法
相关申请的交叉引用
本申请要求2005年6月24日提交韩国工业产权局的韩国专利申请号10-2005-0055029的优先权,引用其全部内容结合于此。
技术领域
本发明涉及一种印刷电路板及其制造方法,特别是,涉及一种在芯层上形成凸点之后,在单一的加热、加压和层叠步骤中制造高密度印刷电路板的方法。
背景技术
一般地,印刷电路板是通过在由热固性树脂制成的板的一侧或两侧形成铜线,在具有电连接的板上布置并固定电子元器件或IC,并涂覆绝缘材料来制备的。
由于随着电子元器件的发展,已经出现了通过层叠这种印刷电路板而形成的多层印刷电路板,目前正在对高密度多层印刷电路板的层间电连接和绝缘设计进行大量开发研究。
HDI(高密度互连)是通过高密度电路制造技术制造的基底或板,并具有优化的层间电互连和绝缘设计。这些直接涉及HDI特性以及HDI高集成度和电性能的改进。
图1表示一种基底,其每一层是根据现有技术的高密度多层印刷电路板。图2a到图2i表示根据现有技术的高密度多层印刷电路板的制造方法。
图1表示普通HDI的一个6层板例子。CCL(覆铜层压板)是一个芯层,其具有在形成内层电路的树脂层10两侧的薄铜层11;RCC(树脂涂覆铜箔)在形成电路的绝缘层12一侧具有薄铜层13。接着,将RCC再次层叠在芯层两侧,形成6层板。CCL是印刷电路板的典型原料,其中使用聚合物,并且在聚合物上粘贴薄铜层(铜箔)。
六层板的制造方法如下:制备形成芯层的FR-4CCL 10、11。通过机械钻孔、化学镀铜和电解镀铜的钻孔和镀铜工艺形成孔21。通过掩模和刻蚀等步骤形成内层电路,然后判断内层电路是否恰当形成(图2a到图2c)。
为了增强芯层的薄铜层(其中形成内层电路)与绝缘层之间的粘着力,进行包括黑氧化等在内的内层表面处理。每个第一RCC层12、13层叠在芯层两侧。进行激光钻孔和镀铜以形成孔22,从而在第一RCC层12、13外侧涂覆的铜层与芯层的内层电路之间形成电连接。内层电路是通过掩模和刻蚀等步骤在涂覆于第一RCC层12、13外侧的铜层上形成的,然后判断内层电路是否恰当形成(图2d到图2f)。
然后,在其中形成内层电路的第一RCC层12、13的表面上进行包括黑氧化等在内的内层表面处理,将每个第二RCC层14、15层叠在第一RCC层12、13的两侧。进行激光钻孔和镀铜以形成孔23,从而在第一RCC层12、13外侧涂覆的铜层的内层电路与第二RCC层14、15外侧涂覆的铜层之间形成电连接。通过掩模和刻蚀等步骤在涂覆于第二RCC层14、15外侧的铜层上形成外层电路(图2g到图2i)。
在此过程中,需要几个积层成型和激光加工孔工序(图2d到图2f)以制备多层印刷电路板,因此造成加工成本增大。
而且,制造多层PCB的加工时间延长,因为成型工序、激光加工孔工序、镀层工序和电路形成工序是连续执行的。
即,由于传统多层印刷电路板的孔是利用激光钻孔形成的,然后通过孔的镀层实现层间的相互连接,因此其中的问题是,由于重复工序而增加制造工序,由于对不准而恶化相互连接。此外,与孔有关的其它问题在下面参考图3说明。
图3表示现有技术的过孔的填充和镀层状态。过孔是孔壁镀层金属以实现内层和外层之间电连接的孔。
参看图3,过孔必须填充树脂,以便在过孔顶部安装元件。此时,过孔填充导电膏,从而可以造成孔内产生空隙,因为过孔的尺寸变小。并且,过孔的表面可能凹下。由此,其中的问题在于必须在填充工序之后再次镀层孔,并且虽然再次镀层,但高度由于镀层偏差将产生差异。
发明内容
因此,为解决上述问题提出本发明,本发明旨在提供一种印刷电路板及其制造方法,该方法是在形成孔和所有层的电路之后通过整体一次层叠和成型工序制造多层印刷电路板,而不用重复成型工序、激光加工孔、镀层工序和电路形成工序。
本发明还旨在提供一种印刷电路板及其制造方法,其中通过使用由导电膏形成的凸点来制造印刷电路板,从而利用整体一次层叠和成型工序制造多层印刷电路板。
为了实现上述目的,本发明的一个方面在于使用凸点制造多层印刷电路板的方法,该方法包括:(a)形成芯层,其中在粘贴到以树脂层为基础的CCL两侧的薄铜层上形成电路;(b)在芯层一侧的预定位置上印刷凸点;(c)形成绝缘层,其中在与印刷凸点的预定位置对应的半固化片位置上通过钻孔形成穿透孔;(d)通过将步骤(c)形成的绝缘层粘合在步骤(b)形成的芯层的具有凸点的一侧而形成粘合层;以及(e)在加热和加压预定程度或较大程度的条件下,按照步骤(a)形成的芯层接触粘合层的绝缘层的顺序进行层叠。
这里,预定位置可以是为使凸点接触芯层的电路的位置,芯层接触具有凸点的粘合层。
为了实现上述目的,本发明的另一个方面在于使用凸点制造多层印刷电路板的方法,该方法包括:(a)形成芯层,其中在以树脂层为基础的CCL中钻出过孔后,在粘贴于CCL两侧的薄铜层上形成电路;(b)在芯层一侧的预定位置上印刷凸点;(c)形成绝缘层,其中在与印刷凸点的预定位置对应的半固化片位置上通过钻孔形成穿透孔;(d)通过将步骤(c)形成的绝缘层粘合在步骤(b)形成的芯层的具有凸点的一侧而形成粘合层;以及(e)在加热和加压预定程度或较大程度的条件下,按照步骤(a)形成的芯层接触粘合层的绝缘层的顺序进行层叠。
这里,在步骤(a)中,过孔可以是填充镀层(fill plated)的或填充有导电膏。过孔可以通过激光钻孔或机械钻孔形成。并且在步骤(b)中,凸点可以印刷在芯层的一个平面侧上,该平面侧与表面具有过孔的凹下的另一侧相对。优选地,在步骤(e)中,通过填充另一个粘合层的凹下部分或另一芯层的过孔,凸点可以增强层与层间相互连接的可靠性。
并且,步骤(e)可以包括通过重复步骤(a)到步骤(d)而形成多个粘合层,并且在步骤(e)中,多个粘合层被层叠、加热和加压,从而通过凸点提供电连接。
优选地,凸点可以使用导电膏通过丝网印刷法印刷,导电膏是由银(Ag)或铜(Cu)制成的。并且凸点的高度可以等于或大于半固化片的厚度,并且在步骤(f)中,半固化片在半硬化阶段可以通过加热和加压而变形,层间的空的空间以及半固化片和凸点之间的空的空间可以通过加热和加压填充。并且穿透孔的尺寸大于凸点的横截面积。
为了达到上述目的,本发明的另一个方面是通过上述多层印刷电路板制造方法制造的多层印刷电路板。
附图说明
图1表示每一层是现有技术的高密度多层印刷电路板的基底;
图2a到图2i表示现有技术的高密度多层印刷电路板的制造方法;
图3表示现有技术的过孔的填充和镀层状态;
图4a到4d表示根据本发明一个优选实施方式形成芯层的方法;
图5a到5d表示根据本发明一个优选实施方式形成绝缘层的方法;
图6a到6b表示根据本发明一个优选实施方式的预堆积工艺和整体层叠工艺方法。
具体实施方式
参考附图,从以下详细描述和优选实施方式中,本发明的其它目的、优点和新颖特征将更加清楚。下面将参考附图更加详细地说明根据本发明的使用凸点的印刷电路板及其制造方法的优选实施方式。在参考附图进行说明时,在所有附图中用相同参考数字表示的部分是相同的或相关的,因此省略其重复解释。而且,在讨论本发明优选实施方式之前首先说明基本原理。
图4a到4d表示根据本发明一个优选实施方式的形成芯层的方法。
参看图4a,清除在树脂层40两侧具有薄铜层41的CCL层上的氧化物薄膜或手印等等,并使薄铜层41粗糙,从而使干膜可以很好地粘贴在上面。粗糙意味着表面的凸、凹部分。在制备CCL层之后,可以进行机械的和化学的磨削过程或者除油过程。此后,还可以进行水清洗或超声波清洗过程,以清除任何残留的铜、刷子杂质、化学物质等等,并且使用空气去除板的表面和孔中残留的水分。用热空气干燥板,以提高粘着力。这里,使用不同厚度的环氧树脂或聚酰亚胺树脂等作为树脂层40,并且并不限于在树脂层40的两侧形成薄铜层41,根据需要在一侧形成薄铜层41也是可以理解的。
参看图4b,形成孔42,以在CCL层两侧形成的薄铜层41之间或者内层和外层之间形成电连接。孔42可以通过CO2或YAG激光钻孔方法形成。而且,通过机械钻孔加工孔42也是可以接受的。薄铜层41的一侧具有通过钻孔形成的孔,而薄铜层41的另一侧保持平面形状44,而没有用于填充导电膏或填充镀层的孔。
参看图4c,这是通过镀层过程43为CCL层中形成的孔42提供导电性。这种镀层过程可以是填充镀层方法或是用导电膏填充该孔的方法。此时,像与传统方法有关的问题一样,由于图4b过程中产生的孔的内壁粗糙,所以镀层厚度可能不足,这种通过对孔进行填充镀层而使孔的顶部与周围部分平齐是相当难的。但是,根据本发明的实施方式,这种问题可以通过使用导电膏凸点来解决,从而可以按照传统工艺进行普通的填充镀层或填充导电膏。
参看图4d,为了在CCL上形成内层电路,进行包括曝光、显影、刻蚀和检测过程在内的内层电路形成工序。曝光过程是将CCL层上涂覆的干膜作为工作膜,通过用预定量的光进行曝光而形成花样图像,并将单体变成相应的聚合物。显影过程是使用化学物质将曝光过程中未变成聚合物(光硬化聚合物)的未曝光单体(未硬化单体)剥离的过程。刻蚀过程是使用化学物质去除非电路图案的曝光铜层,即显影过程后未覆盖干膜的部分的过程。此后,通过干膜剥离过程去除干膜,接着通过检测过程判断所形成的内层电路。
通过上述过程,形成芯层45作为CCL层,并且进一步用于绝缘层形成过程和预堆积过程。芯层45是CCL层,其中使用FR-4树脂,一般具有低吸湿率以及优异的耐火性、粘着性、化学稳定性和电、热特性。
图5a到5d表示根据本发明一个优选实施方式形成绝缘层的方法。
参看图5a,制备并注射成形半固化片50。半固化片50在B阶段状态已经商业化,用作多层印刷电路板的外绝缘层原料。B阶段是半固化片50的半硬化阶段,允许在加热和加压条件下将半固化片50变形预定程度或较大程度。
参看图5b,在半固化片50中用机械钻孔机加工定位孔、加工孔和穿透孔。下面,在本发明中,将定位孔、加工孔和穿透孔都称为穿透孔。
穿透孔51的位置对应于芯层45中形成凸点52的位置。优选的是,穿透孔51的尺寸大于凸点52的截面,从而凸点52可以穿过。
参看图5c,使用导电膏在已经按图4d制成的芯层45上印刷凸点52,用于电连接其它芯层45。凸点52是由导电材料制成的,包括银(Ag)、铜(Cu)等等,然后通过加热和加压将其形状改变预定的程度或较大程度。
凸点52是通过丝网印刷方法印刷的。丝网印刷法是在导电膏印刷过程之后通过其中形成有孔的掩模印刷凸点52的方法。
优选的是,凸点52不印刷在图4d填充印刷或将导电膏填充到孔中的一侧,而是在芯层45的另一侧44。如同上面图4c所示,在进行填充镀层或导电膏填充时,难以印刷图4c的43所示的完整平面。将凸点印刷在非平面的表面上,使印刷所需形状和高度的凸点很困难。因此,凸点52未印刷在芯层45具有通过钻孔和镀层过程形成的孔的一侧,而是印刷在芯层45的另一侧。然后,设置掩模的孔位置,将导电膏涂覆在掩模上侧。如果使用橡胶滚子等工具推开导电膏,则导电膏通过孔挤出并印在芯层45的另一侧。这里,允许凸点52在芯层45上形成内层电路的部分印刷成所需形状和所需高度。
凸点52可以是柱形的,或者是底部比顶端部分宽的角根形。并且在图5b中,在与半固化片50中形成凸点52的部分对应的位置钻出穿透孔51,因此,凸点52的高度不受半固化片50的厚度限制。此时,优选的是,凸点52的高度等于或大于半固化片50的厚度。因为凸点52所起的作用是通过加热和加压过程将另一个芯层45的填充镀层部分或导电膏填充部分中的凹下部分43填充,这些部分不是平的。这里,凸点52,优选地可以具有不同形状,包括圆形或四边形等等,对于高度与截面直径比没有限制,因为凸点52是通过丝网印刷方法印刷的。
参看图5d,具有在图5b所示过程中形成的穿透孔51的半固化片50,被插入并粘在形成有凸点52的芯层45上。这里,粘合过程意味着芯层45和半固化片(绝缘层)50临时粘合。在下面解释的整体层叠过程中,芯层45和粘在芯层45上的半固化片(绝缘层)50通过加热和加压完全粘合。
芯层45和粘在芯层45上的半固化片(绝缘层)50被转移到下面解释的预堆积过程。此后,将芯层45和粘在芯层45上的半固化片(绝缘层)50称为粘合层55。
图6a和6b表示根据本发明一个优选实施方式的预堆积过程和整体层叠过程的方法。
参看图6a,在图4d所示过程中形成内层电路的芯层45,以及在图5d所示过程中形成的多个粘合层55,根据设计顺序层叠。粘合层55中印刷有凸点52的部分必须接触需要电连接的部分,这些部分中,内层电路形成在形成另一个粘合层55的芯层,或者在图4d所示过程中形成的芯层45上。
这里,优选地,凸点52接触相邻粘合层55的芯层上的在过孔42中填充镀层或填充有导电膏的部分43。凸点52的高度等于或大于半固化片50的厚度,从而凸点52能接触填充镀层或填充有导电膏的部分43。
参看图6b,芯层45和多个粘合层55是按预定顺序层叠的,然后通过预定程度的加热和加压过程一次层叠在一起。在这种情况下,半固化片50可以变形,因为它处于B阶段状态,即,半硬化阶段,从而可以通过加热和加压填充空的空间。因此,在粘合层55中,可以填充在除去芯层45的内层电路之外的部分与半固化片50之间的空的空间,以及在半固化片50和凸点52之间的空的空间。而且,凸点52是由导电膏形成的,从而可以通过加热和加压将填充镀层或填充有导电膏的凹下部分的空的空间填充。因此,在芯层45之间提供电连接的凸点52是可靠填充的,中间没有任何空的空间,从而实现层与层相互连接的可靠性。
根据如上所述构成的本发明印刷电路板及其制造方法,能够在形成孔和所有层的电路之后,在一个单独的层叠和成型步骤中制备多层印刷电路板,而不需要重复“成型、激光钻孔、镀层、形成电路”的过程,从而减少制造时间,节约制造成本。
并且,利用本发明,可以明显减少制造过程,因为它允许设计内芯层的并行加工流程,而印刷电路板的传统制造方法使用连续加工流程,其中制造过程的数量与层数成正比增加。
并且,本发明可以在激光钻孔之后通过典型镀层方法实现电连接,从而降低制造成本。
虽然参考特殊实施方式详细说明了本发明的精神,但这些实施方式仅是为了解释的目的给出的,并不是限制本发明。应该理解的是,本领域一般技术人员在不偏离本发明范围和精神的情况下可以改变或修改实施方式。

Claims (15)

1.一种使用凸点制造多层印刷电路板的方法,该方法包括:
(a)形成芯层,其中在粘贴到以树脂层为基础的覆铜层压板两侧的薄铜层上形成电路;
(b)在芯层一侧的预定位置上印刷凸点;
(c)形成绝缘层,其中在与印刷凸点的预定位置对应的半固化片的位置上通过钻孔形成穿透孔;
(d)通过将步骤(c)形成的绝缘层粘合在步骤(b)形成的芯层的具有凸点的一侧而形成粘合层;以及
(e)在加热和加压预定程度或较大程度的条件下,按照步骤(a)形成的芯层与粘合层的绝缘层相接触的顺序进行层叠。
2.根据权利要求1所述的方法,其中所述预定位置是为了使凸点接触芯层的电路的位置,芯层接触具有凸点的粘合层。
3.一种使用凸点制造印刷电路板的方法,该方法包括:
(a)形成芯层,其中在以树脂层为基础的覆铜层压板中钻出过孔后,在粘贴于覆铜层压板两侧的薄铜层上形成电路;
(b)在芯层一侧的预定位置上印刷凸点;
(c)形成绝缘层,其中在与印刷凸点的预定位置对应的半固化片的位置上通过钻孔形成穿透孔;
(d)通过将步骤(c)形成的绝缘层粘合在步骤(b)形成的芯层的具有凸点的一侧而形成粘合层;以及
(e)在加热和加压预定程度或较大程度的条件下,按照步骤(a)形成的芯层与粘合层的绝缘层相接触的顺序进行层叠。
4.根据权利要求3所述的方法,其中在步骤(a)中,过孔是填充镀层的。
5.根据权利要求3所述的方法,其中在步骤(a)中,过孔中填充有导电膏。
6.根据权利要求4或5所述的方法,其中过孔是通过激光钻孔或机械钻孔形成的。
7.根据权利要求4或5所述的方法,其中在步骤(b)中,凸点被印刷在芯层的一个平面侧上,该平面侧与表面具有过孔的凹下的另一侧相对。
8.根据权利要求7所述的方法,其中在步骤(e)中,通过填充另一个粘合层的凹下部分或另一芯层的过孔,凸点能够增强层与层间相互连接的可靠性。
9.根据权利要求1或3所述的方法,其中步骤(e)包括通过重复步骤(a)到步骤(d)而形成多个粘合层,并且在步骤(e)中,多个粘合层被层叠、加热和加压,从而通过凸点提供电连接。
10.根据权利要求1或3所述的方法,其中凸点是使用导电膏通过丝网印刷法印刷的。
11.根据权利要求10所述的方法,其中导电膏是由银或铜制成的。
12.根据权利要求1或3所述的方法,其中凸点的高度等于或大于半固化片的厚度。
13.根据权利要求1或3所述的方法,其中在步骤(f)中,半固化片在半硬化阶段可以通过加热和加压变形,层间的空的空间以及半固化片和凸点之间的空的空间通过加热和加压填充。
14.根据权利要求1或3所述的方法,其中穿透孔的尺寸大于凸点的横截面积。
15.一种通过权利要求1或3所述的方法制造的多层印刷电路板。
CN2006100829388A 2005-06-24 2006-06-21 使用凸点的印刷电路板及其制造方法 Expired - Fee Related CN1886034B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020050055029 2005-06-24
KR1020050055029A KR100728755B1 (ko) 2005-06-24 2005-06-24 범프를 이용한 인쇄회로기판 및 그 제조방법
KR10-2005-0055029 2005-06-24

Publications (2)

Publication Number Publication Date
CN1886034A true CN1886034A (zh) 2006-12-27
CN1886034B CN1886034B (zh) 2010-06-16

Family

ID=37583943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100829388A Expired - Fee Related CN1886034B (zh) 2005-06-24 2006-06-21 使用凸点的印刷电路板及其制造方法

Country Status (3)

Country Link
JP (1) JP2007005815A (zh)
KR (1) KR100728755B1 (zh)
CN (1) CN1886034B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009143759A1 (zh) * 2008-05-29 2009-12-03 深圳华为通信技术有限公司 电路板阶梯槽的制作方法及制作电路板阶梯槽的设备
CN108549782A (zh) * 2018-04-26 2018-09-18 东莞市傲思电子科技有限公司 一种金凸点工艺与电路的设计方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5080234B2 (ja) * 2007-12-19 2012-11-21 新光電気工業株式会社 配線基板およびその製造方法
KR20090104495A (ko) * 2008-03-31 2009-10-06 삼성전기주식회사 다층 인쇄회로기판의 제조방법
CN114567971B (zh) * 2022-03-17 2024-03-29 广东骏亚电子科技股份有限公司 一种背钻的工艺流程

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4014667B2 (ja) * 1995-12-20 2007-11-28 大日本印刷株式会社 多層配線印刷基板の製造方法
JPH11112149A (ja) * 1997-09-30 1999-04-23 Elna Co Ltd 多層プリント配線板
JPH11233946A (ja) * 1998-02-10 1999-08-27 Matsushita Electric Ind Co Ltd 高密度配線形成用基板とその製造方法及び高密度配線基板の製造方法
CN100553410C (zh) 2001-03-28 2009-10-21 德塞拉互连材料股份有限公司 多层布线基板、多层布线基板制造方法、多层布线基板研磨机及制造布线基板的金属板
KR100541649B1 (ko) * 2003-09-03 2006-01-11 삼성전자주식회사 테이프 배선 기판과 그를 이용한 반도체 칩 패키지

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009143759A1 (zh) * 2008-05-29 2009-12-03 深圳华为通信技术有限公司 电路板阶梯槽的制作方法及制作电路板阶梯槽的设备
CN108549782A (zh) * 2018-04-26 2018-09-18 东莞市傲思电子科技有限公司 一种金凸点工艺与电路的设计方法
CN108549782B (zh) * 2018-04-26 2024-04-12 东莞市傲思电子科技有限公司 一种金凸点工艺与电路的设计方法

Also Published As

Publication number Publication date
JP2007005815A (ja) 2007-01-11
KR100728755B1 (ko) 2007-06-19
KR20070000013A (ko) 2007-01-02
CN1886034B (zh) 2010-06-16

Similar Documents

Publication Publication Date Title
CN1784121A (zh) 制造具有薄核心层的印刷电路板的方法
EP2157842B1 (en) Laminated wiring board and method for manufacturing the same
US7937833B2 (en) Method of manufacturing circuit board
CN1610491A (zh) 具有改进互连的平行多层印刷电路板及其制造方法
JP2004335989A (ja) スタック型ビアホール付きビルドアッププリント配線板およびその作製方法
CN1366444A (zh) 部件内置模块及其制造方法
CN1829416A (zh) 嵌入式芯片印刷电路板及其制造方法
CN1933697A (zh) 多层配线基板及其制造方法
CN1809251A (zh) 制造刚性的柔性印刷电路板的方法
KR100632560B1 (ko) 병렬적 인쇄회로기판 제조 방법
CN1535106A (zh) 多层印刷电路板的制造方法
CN1777348A (zh) 制造高密度印刷电路板的方法
KR20090068227A (ko) 다층 프린트 배선판 및 그 제조 방법
CN1886034B (zh) 使用凸点的印刷电路板及其制造方法
CN1751547A (zh) 多层基板及其制造方法
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
JP4939519B2 (ja) 多層回路基板の製造方法
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
CN1689382A (zh) 多层印刷电路板及其制造方法
KR100657410B1 (ko) 다층 인쇄회로기판 제조방법
KR20060135983A (ko) 범프를 이용한 인쇄회로기판 및 그 제조방법
KR101205464B1 (ko) 인쇄회로기판 제조방법
KR100722605B1 (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법
JP4684454B2 (ja) プリント配線基板の製造方法及びプリント配線基板
KR100722604B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100616

Termination date: 20140621

EXPY Termination of patent right or utility model