CN1535106A - 多层印刷电路板的制造方法 - Google Patents

多层印刷电路板的制造方法 Download PDF

Info

Publication number
CN1535106A
CN1535106A CNA2003101006990A CN200310100699A CN1535106A CN 1535106 A CN1535106 A CN 1535106A CN A2003101006990 A CNA2003101006990 A CN A2003101006990A CN 200310100699 A CN200310100699 A CN 200310100699A CN 1535106 A CN1535106 A CN 1535106A
Authority
CN
China
Prior art keywords
insulating barrier
hole
copper
stack
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2003101006990A
Other languages
English (en)
Inventor
金應秀
康丈珪
睦智秀
李存台
宋昌奎
宣炳国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN1535106A publication Critical patent/CN1535106A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明公开了一种制造多层PCB的方法，其中其上构成电路图形的多个电路层和交替设置在电路层之间以绝缘各个电路层的绝缘层分别根据不同工艺制造，然后一次互相层叠。本发明提供一种制造多层PCB的方法，其中对铜包覆叠置体进行钻孔以形成贯穿它的通孔，使得每个通孔的直径相对较小，然后镀铜，以便用铜填充通孔，由此省略了采用膏填充通孔的工序。按照半硬化(b级)热固树脂层层叠在完全硬化(c级)热固树脂层的两面上的方式形成绝缘层，由此提高了绝缘层的阻抗平衡。

Description

多层印刷电路板的制造方法
技术领域
本发明一般涉及多层印刷电路板(MLB)的制造方法。特别是，本发明涉及多层印刷电路板的制造方法，其中在其上构成电路图形的多个电路层和交替设置在电路层之间以使电路层互相绝缘的绝缘层根据不同的工艺分别制造，然后一次互相层叠，这与常规的装配工艺不一样。
背景技术
本领域技术人员都知道，随着近来向体积小、细长、高度集成、小型和便携式电子产品的方向发展的趋势，对于精细构图、小尺寸和小型印刷电路板(PCB)的需求日益增长。此外，替换了用于构成多层PCB的常规物质和增加了构成MLB的层数，以便在MLB上形成细图形，保证了MLB的可靠性，并提高了MLB的设计密度。关于电子部件，可用表面贴装技术(SMT)型电子部件代替双列直插封装(DIP)型电子部件，因此逐渐增加了电子部件的安装密度。此外，仍然需要保证用于设计复杂PCB的改进技术，因为近来的便携式和多功能电子产品需要用于无线电通信移动图像和大尺寸数据联机的功能。
PCB根据构成PCB的层数分为三种：只在绝缘层的一面形成布线的单面PCB、在绝缘层的两面形成布线的双面PCB、以及在多层上形成布线的多层板(MLB)。通常，主要使用单面PCB，因为电子部件一般具有简单结构和它们的电路图形不复杂。然而，近年来，随着对高度集成、复杂和精细电路图形的需求日益增加，频繁使用了双面PCB或MLB。在本发明中，介绍了制造MLB的方法。
MLB是包括在其上能构成电路图形的层以便放大电路图形区域的PCB。详细地说，MLB包括内层和外层，内层各包括薄芯(T/C)。传统地，基本MLB是采用预制件由两层内层和固定导内层上的两层外层构成的四层PCB。因而，应该理解这里使用的术语MLB趋于包括由至少四层构成的PCB。MLB还可以包括6、8和10层。
电源电路图形、接地电路图形和信号电路图形可以被构成在内层上，预制件设置在内层和外层之间，或者设置在用于使各个层互相绝缘和互相固定于各层上的外层之间。此时，各层上的电路图形通过通路孔(通孔)互相电连接。
MLB可具有希望的增加的布线密度，但是不利的是由于增加了布线密度而使它的制造工艺非常复杂。特别是，如果在MLB制造期间根据常规装配工艺制造的内层尽管被发现其有缺陷部分而不能修补，则具有缺陷内层的MLB应该被废弃。为避免这些缺点，使用各种检测装置检测内层的损伤。
为了更好地理解本发明的背景，下面介绍根据常规装配工艺制造的MLB。
图1A-1M分别表示根据常规装配工艺制造6层PCB的剖视图。在本说明书和权利要求书中，术语“装配工艺”指的是包括制造内层和在制造内层之后在内层上一个一个层叠外层的工艺。
参见图1A，其中示出了未处理的铜包覆叠置体(CCL)101的截面图。此时，铜包覆叠置体101由绝缘层103和薄薄地涂敷在绝缘层103两侧的铜箔102构成，并用作PCB的基板。
铜包覆叠置体101根据它的使用分为玻璃/环氧树脂-铜包覆叠置体、耐热树脂铜包覆叠置体、纸/苯酚-铜包覆叠置体、高频铜包覆叠置体、柔性铜包覆叠置体(聚酰亚胺膜)、和络合物铜包覆叠置体。其中，玻璃/环氧树脂-铜包覆叠置体主要用于制造双面PCB和多层PCB。
此时，玻璃/环氧树脂铜包覆叠置体由增强基板和涂敷在增强基板上的铜箔构成，其中在增强基板中，包括固化剂的环氧树脂渗透到玻璃纤维中。此外，玻璃/环氧树脂铜包覆叠置体根据增强基板的种类和耐热性可分为FR-1级到FR-5级，如由National ElentricalManufacturers(NEMA)所述的。传统地，主要使用玻璃/环氧树脂铜包覆叠置体的FR-4级，但是近年来，对于可在提高玻璃转变温度(Tg)下生长的玻璃/环氧树脂铜包覆叠置体的FR-5级的需求日益增长。
参照图1B，铜包覆叠置体101被钻孔以形成通孔104，用于使接每个电路层的电路图形互相连接。
参照图1C，进行无电-铜镀覆和电解-铜镀覆工艺。对此，在电解-铜镀覆工艺之前进行无电-铜镀覆工艺。在电解-铜镀覆工艺之前进行无电-铜镀覆工艺的原因是在绝缘层上不能实现采用导电性的电解-铜镀覆工艺。换言之，无电-铜镀覆工艺是作为预处理工艺进行的，以便形成在CCL上进行电解-铜镀覆工艺所需要的薄导电膜。此外，优选通过电解-铜镀覆工艺形成电路图形的导电部分，因为它难以进行无电-铜镀覆工艺，并且无电-铜镀覆工艺的经济效率差。
完成无电-铜镀覆和电解-铜镀覆工艺之后，用膏106填充通孔104，以便保护形成在通孔104的壁上的无电-和电解-铜镀层105。膏106一般由绝缘墨材料构成，但是根据PCB的使用目的可以由导电膏构成。导电膏可以只包括由Cu、Ag、Au、Sn或Pb组成的金属，或者包括金属和有机粘合剂的混合物。然而，根据MLB的使用目的可以省略使用膏106进行的通孔104的填充处理。
在图1C中，作为一层示出了无电-和电解-铜镀层，而没有区分成两层。
然后在铜镀层105上构成用于形成内电路图形的抗蚀剂图形107，如图1D所示。
这里，印刷在原图(artwork)膜上的电路图形应该被转移到基板上，以便构成抗蚀剂图形107。将电路图形转移到基板上的方法有很多种，但是最通常使用的是采用紫外线将印刷在原图膜上的电路图形转移到光敏干膜上的方法。关于这一点，近年来，使用液体光刻胶(LPR)代替光敏感膜。
电路图形要转移到其上的干膜或LPR用作抗蚀剂107，并在将基板浸在刻蚀液中时在基板上构成电路图形，如图1E所示。
在基板上构成电路图形之后，采用自动光学检测(AOI)装置观察电路图形的外观，以便评估内电路是否按照所希望的那样形成，并对得到的基板进行表面处理，如黑色氧化物处理。
采用AOI装置通过图像传感器和使用计算机的图形识别技术检测PCB的外观。详细地说，采用图像传感器读取关于电路图形的信息之后，AOI装置将该信息与参考数据相比较，以便评估是否按照希望的那样形成电路图形。
采用AOI装置，可以检测到接合区的圆环(其上安装部件的一部分PCB)的最小值和电源的接地状态。此外，可以测量电路图形的宽度和评估是否形成通孔。然而，采用AOI装置不可能检测通孔的内部。
同时，在将具有电路图形的内层粘接道第一外层上之前，进行黑色氧化物处理以便增加电路图形的粘接力和耐热性。
参照图1F，在得到的铜包覆叠置体的两面层叠第一树脂涂覆铜(RCC)。第一RCC由包括只层叠在树脂层108上的铜箔层109的基板构成，并且树脂层109用作绝缘体。
在图1G中，穿过得到的铜包覆叠置体形成第一封闭通孔110，用于将内层电连接到第一外层。第一封闭通孔110可采用机械钻孔形成，但是优选采用钇铝石榴石(YAG)激光束或CO2激光束代替机械钻孔，以便精确地形成第一封闭通孔110。用YAG激光束对铜箔层109和绝缘层进行钻孔，但是用CO2激光束只对绝缘层进行钻孔。
然后，根据镀覆工艺在得到的铜包覆叠置体上层叠第一外层111，如图1H所示。
如图1I所示，根据与构成内层的电路图形相同的工序对第一外层111进行构图。然后检测被构图的外层111并对其进行表面处理。
参见图1J，在第一外层111上层叠第二RCC，以便另外在第一外层上层叠第二外层115。第二RCC包括树脂层112和涂覆在树脂层112的一面上的铜箔层113，树脂层112用作绝缘体。
与第一封闭通孔110的情况一样，采用激光束形成用于使外层互相电连接的第二封闭通孔114，如图1K所示。
在图1L中，更具镀覆工艺在铜箔层113上另外层叠第二外层115。
参照图1M，用与第一外层111的情况相同的工序对第二外层115进行构图，然后检测被构图的第二外层115并对其进行表面处理。
通过重复附加层的层叠、电路图形的构成、电路图形的检测和得到的结构的表面处理，可以继续增加构成多层PCB的层数。
在得到的电路图形上镀覆光电焊料抗蚀剂(PSR)和Ni/Au层，由此完成6层MLB。
详细地说，当在其上不安装其它基板或芯片的一部分MLB上形成光电焊料抗蚀剂图形时，光电焊料抗蚀剂图形用作镀覆抗蚀剂，由此在其上安装其它基板或芯片的一部分MLB上镀覆Ni/Au层。此时，首先镀覆Ni，然后在MLB上镀覆Au层。在光电焊料抗蚀剂上进行的Ni/Au层的镀覆是结束了MLB的制造工艺的步骤，由此防止没有被焊料抗蚀剂覆盖的露出铜箔部分被氧化，提高了安装在MLB上的电子部件的可焊性，并给MLB提供优异的导电性。
然而，制造PCB的常规方法在电子产品的小型化和细小化的近来趋势方面有限制，并且当根据常规方法制造多功能PCB时，在制造成本上不足以构成竞争。同时，通常，电子部件的销售价格下降，并电子部件工业上的大发展对缩短制造时间做出了贡献。
关于上述近期趋势，采用装配工艺制造MLB的常规方法在制造成本和时间上不足以构成竞争，其中采用激光束贯穿基板形成通孔，通孔的壁被镀上所希望的金属，以便电连接每层的电路图形，并互相叠置得到的基板。
就是说，常规装配工艺的缺点在于，当构成MLB的层数增加时，依次重复采用激光束形成通孔的工序、层的层叠工序、和镀覆工序，延长了MLB的制造时间，并在希望的MLB制造期间难以检测MLB，由此不希望地增加了MLB的缺陷比例，因而增加了MLB的制造成本。
另外，在MLB中形成通孔、通孔的壁被镀上铜以及用膏填充通孔以保护通孔上的铜镀层的常规方法的缺点在于，在将通孔的壁镀上铜之后附加地采用膏进行填充工艺。
常规方法的其它缺点是，由绝缘树脂构成的绝缘层具有壁电路层高的阻抗。影响电路图形，绝缘层的阻抗值取决于绝缘层的厚度变化、以及绝缘树脂的物理特性，即介电常数、质量或绝缘树脂的体积。因此，仍然需要研制一种容易控制绝缘层的阻抗值的方法。
发明内容
因此，鉴于现有技术中出现的上述问题做出了本发明，本发明的目的是根据不同工艺分别形成电路层和绝缘层，并一次交替层叠它们，以便降低制造成本和减少MLB的制造时间，并且通过在层叠电路层和绝缘层之前检测电路图形而最小化了MLB的缺陷比例。
本发明的另一目的是提供一种制造多层PCB的方法，其中铜包覆叠置体被钻孔以形成贯穿的通孔，使得在形成电路层期间每个通孔的直径相对较小，然后镀覆铜，以便用铜填充通孔，由此省略了用膏填充通孔的工艺。
本发明的又一目的是提供多层PCB的制造方法，其中利用在完全硬化(c级)热固树脂层上的两面层叠半硬化(b级)热固树脂层的方式形成绝缘层，由此提高了可操作性，允许绝缘层具有高的比介电特性，并提高了绝缘层的阻抗平衡。
基于本发明，上述目的可以通过提供制造多层印刷电路板的方法来实现，该方法包括：形成多个电路层，在形成电路层之前或之后形成绝缘层，并交替层叠电路层和绝缘层，同时压制它们。
附图简述
通过下面结合附图的详细说明使本发明的上述和其它目的、特点和其它优点更显然，其中：
图1A-1M分别是表示根据常规装配工艺制造多层PCB的工序的剖面图；
图2A-2E分别是表示根据本发明第一实施例的制造构成多层PCB的电路层的剖面图，该制造工艺是根据常规技术进行的；
图3A-3D分别是表示根据本发明第二实施例的制造构成多层PCB的电路层的剖面图，其中通过用铜镀覆铜包覆叠置体而填充铜包覆叠置体的细通孔；
图4A-4D分别是表示根据本发明第三实施例的构成多层PCB的电路层的制造的剖面图，其中通过导电膏填充通孔；
图5A-5D分别是表示根据本发明实施例的构成多层PCB的绝缘层的制造的剖面图，该制造工艺根据常规技术进行；
图6A-6D分别是表示根据本发明另一实施例的构成多层PCB的绝缘层的制造的剖面图，其中该绝缘层包括半硬化树脂；
图7表示根据本发明的电路层和绝缘层的层叠工艺；和
图8是根据本发明制造的6层PCB的剖面图。
具体实施方式
现在参照附图进行说明，其中在不同附图中使用相同的参考标记表示相同或相似部件。
图7示出了电路层和绝缘层的层叠工艺。分别根据不同工艺形成电路层306a、306b和306c和绝缘层506a、506b，并按照交替层叠电路层和绝缘层的方式设置它们，如图7所示，然后压紧它们使其互相接触，以便制造如图8所示的六层PCB。
现在介绍制造电路层和绝缘层的不同工艺。
图2A-2E分别是表示根据本发明第一实施例的制造构成多层PCB的电路层的剖面图，该制造工艺是根据常规技术进行的。
参照图2A，其示出了由绝缘层203构成的铜包覆叠置体201，绝缘层203的两面用铜箔202涂覆。
铜包覆叠置体201被钻孔，以便形成贯穿它的通孔204，如图2B所示。
参照图2C，然后对铜包覆叠置体进行无电铜镀覆和电解铜镀覆工艺，以便在铜包覆叠置体201上形成导电层205。
参照图2D，用膏206填充通孔204，以便保护它们。膏306可由绝缘墨材料或导电材料构成。此外，用膏206进行的通孔的填充工艺可以根据多层PCB的使用目的而省略。
然后对得到的铜包覆叠置体进行传统的电路构图工艺，如刻蚀工艺，由此实现了如图2E所示的电路层。
图2E的电路层可用作根据本发明的图7的电路层306a、306b和306e之一。对此，必须考虑电路层和绝缘层而预先设计电路图形在电路层上的正确位置和尺寸。
此外，多层PCB中的电路层的数量取决于构成多层PCB的总层数。例如，在四层PCB中需要两层电路层。同样，在六层和八层PCB中分别需要三层和四层电路层。
图3A-3D分别是表示根据本发明第二实施例的构成多层PCB的电路层的制造的剖视图，其中通过用铜镀覆铜包覆叠置体而填充铜包覆叠置体301的通孔。
参见图3A，其示出了由绝缘层303构成的铜包覆叠置体301，其中绝缘层303的两面用铜箔302涂覆。
有很多种铜包覆叠置体，但是通常使用具有厚度为3-5μm的薄铜箔的铜包覆叠置体制造电路层306。原因是通过激光钻或机械钻对铜包覆叠置体进行钻孔，以便形成相对小直径的细通孔。就是说，因为贯穿铜包覆叠置体形成小直径的通孔，因此铜箔必须很薄。
如图3B所示，采用YAG激光束或CO2激光束形成贯穿铜包覆叠置体301的通孔304，以便它们的直径分别为50-100μm。与直径为200-300μm的传统通孔相比，每个通孔304的直径相对较小，因此在制造电路层306时可省略用膏填充通孔的工艺。
参照图3C，对其中形成通孔304的铜包覆叠置体进行无电铜镀覆和电解铜镀覆工艺，以便用铜镀覆铜包覆叠置体的两侧和通孔的壁。由此，在铜包覆叠置体301的两侧形成镀层305，并用铜填充通孔304。
根据如图2A-2E所示的常规工艺，在对铜包覆叠置体进行无电铜镀覆和电解铜镀覆工艺以镀覆通孔的壁之后，必须用绝缘材料填充通孔。另一方面，按照使通孔的直径相对较小的方式形成通孔304，并通过无电铜镀覆和电解铜镀覆填充通孔304，由此不需要进行任何附加填充工艺。
因此，尽管根据多层PCB的使用目的需要填充通孔，但是可以省略用膏填充铜包覆叠置体的通孔的工艺。
然后对得到的用铜镀覆的铜包覆叠置体进行传统电路构图工艺，如刻蚀工艺，由此实现如图3D所示的电路层。该电路层可用作根据本发明的图7的电路层306a、306b和306c之一。
图4A-4D分别是表示根据本发明第三实施例的多层PCB的电路层的制造的剖面图，其中通过导电膏填充通孔。
参照图4A，其示出了由两侧涂敷了铜箔402的绝缘层403构成的铜包覆叠置体401。
铜包覆叠置401被钻孔，以便贯穿它形成通孔404，如图4B所示。
如图4C所示，然后用导电膏405填充铜包覆叠置体401的通孔404。
然后对得到的铜包覆叠置体401进行传统的电路构图工艺，如刻蚀工艺，由此在不需要铜包覆叠置体的镀覆工艺的情况下实现如图4D所示的电路层406，它与电路层306不一样。
与电路层306一样，电路层406可用作根据本发明的图7的电路层306a、306b和306c中的一个。
根据图2A-2E、图3A-3D和图4A-4D进行制造之后，采用AOI装置对电路层进行电路检测工艺和表面处理工艺。
下面将介绍制造构成多层PCB的绝缘层的不同工艺。
图5A-5D分别是表示根据本发明实施例的制造构成多层PCB的绝缘层的剖面图，该制造工艺是根据常规技术进行的。
参照图5A，其示出了由预制件503和粘接到预制件503两侧上的释放膜502构成的绝缘层501。预制件503的厚度取决于多层PCB的种类，并且每个释放膜502的厚度为20-30μm。此时，在制造预制件503期间释放膜502可粘接到预制件503上，或者在制造绝缘膜501期间释放膜502可粘接到预制件503上。
绝缘层501被钻孔以形成贯穿它的通孔，如图5B所示。关于这一点，优选通过机械钻形成开口504，并且考虑到电路层和绝缘层的层叠，每个开口504的直径稍大于电路层的通孔的直径。例如，当绝缘层与电路层接触时，其中根据镀覆工艺用铜填充细通孔，通过图3A-3D的工序进行制造，对绝缘层进行钻孔，以便形成直径为约100μm的开口。
参照图5C，用膏505填充开口504。然后从绝缘膜501除去释放膜502，如图5D所示，由此实现绝缘层506。
绝缘层506可用作根据本发明的图7的电路层306a、306b和306c中的一个。
图6A-6D分别是表示根据本发明另一实施例的制造构成多层PCB的绝缘层607的剖面图。
根据图6A-6D的绝缘层607不同于根据图5A-5D的绝缘层506的地方在于该绝缘层不是由单层构成，而是由完全硬化(c级)热固树脂层和粘接到完全硬化热固树脂两侧的半硬化(b级)热固树脂层构成。
在图6A中示出了绝缘膜601。绝缘层601由完全硬化热固树脂604、粘接到完全硬化热固树脂604两侧的半硬化热固树脂603以及粘接到半硬化热固树脂603上的释放膜602构成。
同时，由绝缘树脂构成的绝缘层具有壁电路层高的阻抗。影响电路图形，绝缘层的阻抗值取决于绝缘层的厚度变化、以及绝缘树脂的物理特性，即绝缘树脂的介电常数、质量或体积。因此包括半硬化热固树脂的绝缘层可用于控制阻抗值，并在绝缘层和电路层的层叠期间保证优异的可塑性。
绝缘层601被钻孔以产生贯穿它的开口605，如图6B所示。
用膏606填充如此形成的开口605，如图6C所示，然后从半硬化热固树脂除去释放膜602，如图6D所示，由此完成绝缘层607。
绝缘层607可用作根据本发明的图7的绝缘层607a、607b中的一个。
此时，考虑到层叠在绝缘层上的电路层的电路图形，必须预先精确设计绝缘层的正确位置和图形。此外，多层PCB中的绝缘层的数量取决于构成多层PCB的总层数。例如，在四、六、和八层PCB中分别需要一、二和三层绝缘层。与本发明不同，在常规装配工艺中在四层和六层PCB中分别需要两层和四层绝缘层。
如图7那样，交替层叠根据图2A-2E、图3A-3D、或图4A-4D的电路层以及根据图5A-5D或图6A-6D的绝缘层。
然后对由电路层和绝缘层构成的最终叠置体进行对准(targeting)和整平处理，以便精确地匹配电路层的通孔与绝缘层的开口。
对准处理被定义为对最终叠置体进行钻孔以在用作基点的“目标引导标记”上形成目标孔，在该对准处理中可使用采用X射线束的目标钻孔。
此外，在整平处理中，流出叠置体然后固化的树脂和铜箔被整平，以便防止多个叠置体互相刮伤并保证安全。
如图7所示，分别根据不同工艺形成的电路层和绝缘层按照它们交替层叠的方式设置，然后压紧以使它们互相接触，由此制造图8中所示的六层PCB。
此时，通常使用热压以压紧电路和绝缘层以制造多层PCB。详细地说，在真空室中通过构成热压并设置在真空室的上部和下部的热板热压由电路层和绝缘层构成的叠置体。这即使所谓的真空液压叠置(VHL)工艺。
或者，真空压缩可用于压缩叠置体。此时，采用用作加热源的电加热器在真空中层叠电路层和绝缘层，同时将气体施加于真空室，以便压紧电路层和绝缘层。关于这一点，热板不用于压紧叠置体，因此不同的叠置体，例如包括六、八和十层的叠置体可同时压制。因此，在多层PCB的小规模制造中使用真空压制。
根据常规装配工艺，多层PCB具有如下结构：在双面PCB上层叠绝缘层，在双面PCB上层叠单面PCB。另一方面，根据本发明的多层PCB构成为连续层叠多个双面PCB，而绝缘层插在双面PCB之间。
因此，通过多层PCB的结构可看出如何制造多层PCB。
总之，在电子工业的发展基础上电子部件工业的大发展允许大多数电子产品的重量减轻和细小化，并且可多功能使用。然而，制造PCB的常规方法在电子产品的最小化和细小化的近来趋势方面具有限制，并且根据常规方法制造多功能PCB时，在制造成本方面不足以构成竞争。同时，目前，电子部件的销售价格下降，并电子部件工业的显著发展对缩短它们的制造时间做出了贡献。
关于上述的近来趋势，采用装配工艺制造MLB的常规方法的缺点在于，在构成MLB的层数增加时，依次重复采用激光束形成通孔的工序、各层的层叠工序、和镀覆工序，延长了MLB的制造时间，并且在制造所希望的MLB期间难以检测MLB，由此不希望地增加了MLB的缺点比例，由此提高了MLB的制成成本。
另一方面，本发明提供能避免上述缺点的MLB的制造方法，由于用铜镀覆铜包覆叠置体，并在通过钻孔形成通孔之后用铜填充通孔，可省略采用膏填充通孔的工序。
此外，制造MLB的常规方法在设计通孔期间具有低自由度，这是由于MLB制造工艺的固有限制造成的。另一方面，根据本发明的方法的优点在于，克服了常规方法的限制，缩短了电路图形的长度，并可实现选择层间层的串通连接，由此减小了MLB的面积和层的数量。
此外，本发明具有如下优点：利用如下方式对铜包覆叠置体进行钻孔，即每个通孔的直径相对较小，然后镀铜，以便用铜填充细通孔，由此省略了用膏填充通孔的工艺，简化了MLB的制造方法。
而且，在本发明中，包括半硬化树脂的绝缘层粘接到完全硬化树脂的两面，由此减小绝缘层对电路图形的阻抗效果并在绝缘层和电路层的层叠期间保证优异的可塑性。
前面已经以示意方式介绍了本发明，应该理解使用的术语只是示意性的而不是限制性的。鉴于上述教导可以对本发明做出很多修改和变化。因此，应该理解在所附权利要求书范围内除了具体所述的实施方式之外也可实现本发明。

Claims (12)

1.一种制造多层印刷电路板的方法，包括：
形成多个电路层；
在形成电路层之前或之后形成绝缘层；和
交替层叠电路层和绝缘层，并将电路层和绝缘层压制在一起。
2.根据权利要求1的方法，其中形成电路层的步骤包括：
穿过铜包覆叠置体形成通孔；
对铜包覆叠置体和通孔的壁进行镀铜；和
在铜包覆叠置体上构成电路图形，
由此所述电路层成为双面印刷电路板。
3.根据权利要求2的方法，还包括在用铜镀覆铜包覆叠置体和通孔的壁之后在通孔中填充膏。
4.根据权利要求1的方法，其中形成电路层的步骤包括：
穿过铜包覆叠置体形成通孔；
对铜包覆叠置体和通孔的壁进行镀铜，以便在通孔中填充铜；和
在铜包覆叠置体上构成电路图形，
由此所述电路层成为双面印刷电路板。
5.根据权利要求4的方法，其中通孔各具有50到100μm的直径。
6.根据权利要求1的方法，其中电路层的形成包括：
穿过铜包覆叠置体形成通孔；
对铜包覆叠置体和通孔的壁进行镀铜；
在通孔中填充导电膏；和
在铜包覆叠置体上构成电路图形，
由此所述电路层成为双面印刷电路板。
7.根据权利要求1的方法，其中绝缘层的形成包括：
贯穿被释放膜粘接的绝缘层形成开口；
在开口中填充膏；和
从绝缘层除去释放膜。
8.根据权利要求7的方法，其中绝缘层包括完全硬化(c级)树脂层和粘接到完全硬化树脂层的两面上的半硬化(b级)树脂层。
9.根据权利要求1的方法，其中对电路层和绝缘层的层叠进行对准和整平处理，用于精确地匹配电路层的通孔与绝缘层的开口。
10.根据权利要求9的方法，其中对准处理包括采用X射线束对叠置体进行钻孔以形成目标孔，整平处理包括使流出叠置体的树脂和铜箔进行固化并整平。
11.根据权利要求1的方法，其中采用热压压制电路层和绝缘层以制造多层PCB。
12.根据权利要求1的方法，其中在真空室中采用电加热器并利用真空压对叠置体进行压制。
CNA2003101006990A 2003-04-02 2003-10-14 多层印刷电路板的制造方法 Pending CN1535106A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030020761A KR100570856B1 (ko) 2003-04-02 2003-04-02 병렬적 다층 인쇄회로기판 제조 방법
KR20761/2003 2003-04-02

Publications (1)

Publication Number Publication Date
CN1535106A true CN1535106A (zh) 2004-10-06

Family

ID=33095610

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2003101006990A Pending CN1535106A (zh) 2003-04-02 2003-10-14 多层印刷电路板的制造方法

Country Status (4)

Country Link
US (1) US20040194303A1 (zh)
JP (1) JP2004311927A (zh)
KR (1) KR100570856B1 (zh)
CN (1) CN1535106A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009006762A1 (fr) * 2007-07-12 2009-01-15 Princo Corp. Substrat multicouche et son procédé de fabrication
CN101959374A (zh) * 2009-07-15 2011-01-26 三星电子株式会社 一种多层印制电路板的制造方法
CN102595797A (zh) * 2012-02-29 2012-07-18 博罗县精汇电子科技有限公司 利用阴阳板镀铜法制作多层软硬结合板的方法
US8266797B2 (en) 2007-06-22 2012-09-18 Princo Middle East Fze Method of manufacturing a multi-layer substrate
CN104159401A (zh) * 2013-05-13 2014-11-19 健鼎（无锡）电子有限公司 具有包覆铜层的印刷电路板的制造方法
CN104754854A (zh) * 2013-12-30 2015-07-01 比亚迪股份有限公司 一种柔性线路板及其制备方法
CN106446429A (zh) * 2016-09-29 2017-02-22 全球能源互联网研究院 一种印制电路板复杂平面的分割方法
CN111542178A (zh) * 2020-05-13 2020-08-14 上海泽丰半导体科技有限公司 一种多层电路板的制作工艺和多层电路板
WO2023005692A1 (zh) * 2021-07-30 2023-02-02 长春捷翼汽车零部件有限公司 线束的生产方法及线束

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100567087B1 (ko) * 2003-10-20 2006-03-31 삼성전기주식회사 층간 전기 접속이 향상된 병렬적 다층 인쇄회로기판 제조방법
KR20070091975A (ko) * 2006-03-08 2007-09-12 타우텍주식회사 다층 인쇄회로기판의 제조방법
KR100734244B1 (ko) * 2006-05-29 2007-07-02 전자부품연구원 다층 인쇄회로기판 및 그 제조방법
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
JP2009099621A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 基板の製造方法
JP5125389B2 (ja) * 2007-10-12 2013-01-23 富士通株式会社 基板の製造方法
JP5227584B2 (ja) * 2007-12-25 2013-07-03 古河電気工業株式会社 多層プリント基板およびその製造方法
KR100952843B1 (ko) 2008-06-04 2010-04-15 이용준 반도체 소자 테스트용 콘택터 및 그 제조방법
IL194967A0 (en) * 2008-10-28 2009-08-03 Orbotech Ltd Producing electrical circuit patterns using multi-population transformation
KR101070098B1 (ko) * 2009-09-15 2011-10-04 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
CN103037637A (zh) * 2011-09-30 2013-04-10 富葵精密组件(深圳)有限公司 多层电路板及多层电路板的制作方法
CN103037636A (zh) * 2011-09-30 2013-04-10 富葵精密组件(深圳)有限公司 多层电路板及多层电路板的制作方法
CN102595799B (zh) * 2011-12-30 2015-03-25 柏承科技(昆山)股份有限公司 高密度互联印刷电路板的制造方法
CN103813652B (zh) * 2012-11-08 2017-02-08 深南电路有限公司 一种盲孔的加工方法
US10194537B2 (en) 2013-03-25 2019-01-29 International Business Machines Corporation Minimizing printed circuit board warpage
TW201545215A (zh) * 2014-05-28 2015-12-01 Touch Crporation J 金屬線路微結構之製法
CN105101649B (zh) * 2015-08-17 2018-03-20 景旺电子科技(龙川)有限公司 一种多层pcb板打靶方法
JP6876952B2 (ja) * 2016-11-17 2021-05-26 パナソニックＩｐマネジメント株式会社 プリント配線板、その製造方法及びレジストパターンの製造方法
CN111405763A (zh) * 2020-03-24 2020-07-10 惠州市金百泽电路科技有限公司 一种改善线路板阻焊塞孔位假性露铜的加工方法
CN112512217A (zh) * 2020-11-13 2021-03-16 奥士康科技股份有限公司 一种用于双面背钻产品pcb防焊塞孔方法
KR20220160967A (ko) * 2021-05-28 2022-12-06 (주)티에스이 이종 재질의 다층 회로기판 및 그 제조 방법
CN114615831A (zh) * 2022-02-25 2022-06-10 沪士电子股份有限公司 一种局部厚铜印制线路板的制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4899440A (en) * 1986-12-31 1990-02-13 Systems Analysis And Integration Method and apparatus for locating targets on a panel and performing work operations thereon
JPH05218659A (ja) * 1992-02-07 1993-08-27 Sumitomo Cement Co Ltd 多層印刷配線板の製造方法及び多層印刷配線板
EP0645950B1 (en) * 1993-09-21 1998-09-02 Matsushita Electric Industrial Co., Ltd. Connecting member of a circuit substrate and method of manufacturing multilayer circuit substrates by using the same
US5928970A (en) * 1996-09-10 1999-07-27 International Business Machines Corp. Dustfree prepreg and method for making an article based thereon
US6459046B1 (en) * 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
JP4803918B2 (ja) * 2001-04-27 2011-10-26 京セラ株式会社 多層配線基板の製造方法
JP2003017856A (ja) * 2001-06-29 2003-01-17 Kyocera Chemical Corp 多層プリント配線板及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8266797B2 (en) 2007-06-22 2012-09-18 Princo Middle East Fze Method of manufacturing a multi-layer substrate
US8278562B2 (en) 2007-06-22 2012-10-02 Princo Middle East Fze Multi-layer substrate and manufacturing method thereof
WO2009006762A1 (fr) * 2007-07-12 2009-01-15 Princo Corp. Substrat multicouche et son procédé de fabrication
CN101959374A (zh) * 2009-07-15 2011-01-26 三星电子株式会社 一种多层印制电路板的制造方法
CN101959374B (zh) * 2009-07-15 2013-03-20 三星电子株式会社 一种多层印制电路板的制造方法
CN102595797A (zh) * 2012-02-29 2012-07-18 博罗县精汇电子科技有限公司 利用阴阳板镀铜法制作多层软硬结合板的方法
CN104159401A (zh) * 2013-05-13 2014-11-19 健鼎（无锡）电子有限公司 具有包覆铜层的印刷电路板的制造方法
CN104159401B (zh) * 2013-05-13 2017-07-28 健鼎（无锡）电子有限公司 具有包覆铜层的印刷电路板的制造方法
CN104754854A (zh) * 2013-12-30 2015-07-01 比亚迪股份有限公司 一种柔性线路板及其制备方法
CN106446429A (zh) * 2016-09-29 2017-02-22 全球能源互联网研究院 一种印制电路板复杂平面的分割方法
CN106446429B (zh) * 2016-09-29 2023-07-21 全球能源互联网研究院 一种印制电路板复杂平面的分割方法
CN111542178A (zh) * 2020-05-13 2020-08-14 上海泽丰半导体科技有限公司 一种多层电路板的制作工艺和多层电路板
CN111542178B (zh) * 2020-05-13 2021-07-16 上海泽丰半导体科技有限公司 一种多层电路板的制作工艺和多层电路板
WO2023005692A1 (zh) * 2021-07-30 2023-02-02 长春捷翼汽车零部件有限公司 线束的生产方法及线束

Also Published As

Publication number Publication date
KR100570856B1 (ko) 2006-04-12
KR20040085908A (ko) 2004-10-08
US20040194303A1 (en) 2004-10-07
JP2004311927A (ja) 2004-11-04

Similar Documents

Publication Publication Date Title
CN1535106A (zh) 多层印刷电路板的制造方法
CN1302693C (zh) 具有叠置通孔的组合印刷电路板及其制造方法
CN1201642C (zh) 印刷电路板及其制造方法
CN1784121A (zh) 制造具有薄核心层的印刷电路板的方法
US7348677B2 (en) Method of providing printed circuit board with conductive holes and board resulting therefrom
US7279412B2 (en) Parallel multi-layer printed circuit board having improved interconnection and method for manufacturing the same
CN1829416A (zh) 嵌入式芯片印刷电路板及其制造方法
US7377033B2 (en) Method of making circuitized substrate with split conductive layer and information handling system utilizing same
CN1832664A (zh) 具有嵌入式多层无源器件的印刷电路板的制造方法
CN1458815A (zh) 金属芯基板及其制造工艺
CN1933697A (zh) 多层配线基板及其制造方法
CN1484840A (zh) 多层阵列电容及其制作方法
CN101389191B (zh) 多层电路板组件
CN1731919A (zh) 以并行方式制造pcb的方法
CN1366444A (zh) 部件内置模块及其制造方法
CN1777348A (zh) 制造高密度印刷电路板的方法
CN1575109A (zh) 形成抗焊剂图形的方法
CN1691314A (zh) 倒装球栅阵列封装基板及其制作工艺
CN1751547A (zh) 多层基板及其制造方法
CN101076229A (zh) 用于印刷电路板的导孔的制作方法
CN1738513A (zh) 包括嵌入式电容器的印刷电路板及其制造方法
CN1886034B (zh) 使用凸点的印刷电路板及其制造方法
US7814649B2 (en) Method of making circuitized substrate with filled isolation border
KR100704922B1 (ko) 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
CN1237855C (zh) 用印刷方式制作电路基板导通孔及线路的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication