CN1302693C - 具有叠置通孔的组合印刷电路板及其制造方法 - Google Patents

具有叠置通孔的组合印刷电路板及其制造方法 Download PDF

Info

Publication number
CN1302693C
CN1302693C CNB031438261A CN03143826A CN1302693C CN 1302693 C CN1302693 C CN 1302693C CN B031438261 A CNB031438261 A CN B031438261A CN 03143826 A CN03143826 A CN 03143826A CN 1302693 C CN1302693 C CN 1302693C
Authority
CN
China
Prior art keywords
hole
coating
circuit board
fill
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031438261A
Other languages
English (en)
Other versions
CN1507311A (zh
Inventor
金俸奭
金癸洙
金钟亨
慎一云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN1507311A publication Critical patent/CN1507311A/zh
Application granted granted Critical
Publication of CN1302693C publication Critical patent/CN1302693C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开一种具有叠置通孔的组合印刷电路板及其制造方法，每个通孔用于印刷电路板中的层间的互连，并采用普通丝网印刷机的聚合物丝网将填料如液化绝缘树脂或导电膏填充在每个通孔中。该方法包括以下步骤：(a)借助激光器钻头形成贯穿第一叠置铜板的第一通孔；(b)在第一通孔上和第一叠置铜板上形成第一镀层；(c)用通孔填料填充第一镀覆通孔；(d)将用通孔填料填充的第一通孔的顶表面研磨，以找平第一通孔；(e)在第一填充通孔和第一镀层上形成第二镀层，以便覆盖第一填充通孔；和(f)在第二镀层上设置第二叠置铜板。重复步骤(a)-(e)以形成第二通孔。通孔填料是液化绝缘树脂或导电膏。利用普通丝网印刷工艺将通孔填料只填充在每个通孔中，由此减少了液化绝缘树脂或导电膏的消耗量。此外，根据本发明的组合印刷电路板可以采用已有的制造设备来制造，由此降低了印刷电路板的制造成本。

Description

具有叠置通孔的组合印刷电路板及其制造方法
技术领域
本发明涉及一种具有叠置通孔的组合印刷电路板，特别涉及一种具有贯穿形成的叠置微型通孔的组合印刷电路板，每个通孔用于通过组合工艺制造的印刷电路板中的层之间的互连，并且在每个通孔中填充液化树脂或导电膏。本发明还涉及制造具有叠置通孔的这种组合印刷电路板的方法。
背景技术
在本领域中众所周知，近年来随着电子设备变得越来越小和越薄，多层印刷电路板的层间结构已经越来越复杂了，并且具有更高密度。而且，需要研制一种用于进行高密度布线印刷电路板中的层间导电的方法，以便在这种小尺寸(轻的、薄的和小的)电子设备中进行高速信号处理。
在组合印刷电路板的情况下，贯穿组合印刷电路板形成微型通孔即封闭通孔，用于进行组合印刷电路板中的层间的选择导电。
微型通孔一般包括交错通孔、O-环通孔和叠置通孔。
图1a和1b分别是交错微型通孔和O-环通孔的剖视图。
在图1a中所示的交错微型通孔的情况下，首先借助激光器钻头在薄铜层1上形成通孔，并在该通孔上和薄铜层1上形成镀层2。接着，在镀层2上在首先形成的通孔附近形成另一通孔。
在图1b所示的O-环通孔的情况下，首先借助激光器钻头在薄铜层1上形成通孔，然后在首先形成的通孔周围同心地形成另一通孔，该另一通孔的直径比首先形成的通孔的直径大。
图2a-2c分别是各种叠置微型通孔的剖视图。图2a表示用铜填充的叠置微型通孔，图2b表示用树脂或膏填充的叠置微型通孔，图2c表示由铜突起形成的叠置微型通孔。提供包括形成在另一通孔上的叠置通孔的“via on via”技术是可适用于所有将来的印刷电路板的技术之一。“via on via”技术现在正在由印刷电路板的几个制造者通过各种方式做进一步改进。
用于叠置借助激光器钻头形成的微型通孔的技术一般分别包括用于向微型通孔中填充铜的方法、和用于形成铜突起的AGP和NMBI(Neo Manhattan Bump Interconnection)方法。尤其是，日本的NorthCorporation已经具有专利权的NMBI方法是一种前沿技术，该方法通过铜突起代替激光器钻头用于互连多层印刷电路板中的层间信号。然而，前述技术在大规模制造设备上需要花费，由于这些技术的制造工艺和已有标准化制造工艺之间的差异而不适合于大量制造印刷电路板，并且不能适当地利用已有的制造设备，因此在新的大规模制造设备上需要庞大的经费。
图3a-3g是分别表示用于制造组合印刷电路板的常规方法的连续步骤的剖视图，该方法包括用铜镀覆工艺填充通孔和叠置用铜填充的通孔的步骤。
首先在每个上都有电路图形的第一薄铜层23上，形成由膜状树脂涂覆包层(RCC)或热固化(TC)树脂制成的第一绝缘层24，如图3a所示。第一薄铜层23分别形成在聚酯胶片21的顶部面上。第一薄铜层23的每个具有借助刻蚀工艺形成在其上的前述电路图形。
其次，借助激光器钻头形成贯穿第一绝缘层24并到达第一薄铜层23的多个微型通孔25，如图3b所示。CO2激光器或Nd-YAG激光器可用于形成微型通孔。
第三，在微型通孔25上形成通孔填充铜镀层26，如图3c所示。同时，在第一绝缘层24上形成铜镀层26，并借助刻蚀工艺在微型通孔上方的每个铜镀层26上形成电路图形。
第四，分别在具有形成在其上的电路图形的铜镀层26上形成由膜状树脂涂覆包层(RCC)或热固化(TC)树脂构成的第二绝缘层27，如图3d所示。
第五，借助激光器钻头形成贯穿第二绝缘层27并到达铜镀层26的多个微型通孔28，如图3e所示。接着，在微型通孔28上和第二绝缘层27上形成通孔填充铜镀层29，如图3f所示。
最后，借助刻蚀工艺在微型通孔28上方的每个铜镀层29上形成电路图形，如图3g所示。
如上所述，通过重复组合不同印刷电路板单元制造成多层印刷电路板。
图4-6分别是表示根据常规技术形成微型通孔时出现的几个问题的剖视图。
如图4所示，当在薄铜层41上形成通孔填充铜镀层42时，可能在微型通孔43中形成空气隙。
如图5所示，假设在另一微型通孔47上方同心形成的微型通孔49可能以层间偏心距离A偏离微型通孔47，因此可能切断多层印刷电路板中的层之间的电互连。
如图6所示，当在薄铜层51上形成通孔填充铜镀层52时，可能在微型通孔53中形成凹陷54。由于该凹陷54造成微型通孔53上的铜镀层52的水平面不同于微型通孔53附近的铜镀层52的水平面。
图7a-7d是分别表示参照图4-6所述的上述问题的照片。
图7a表示在用铜填充另一通孔之后形成在铜镀层61上的微型通孔62，图7b详细示出了用图7a的铜填充的微型通孔。从图7a和7b可以看出，叠置的微型通孔互相偏离。
图7c表示在已经用铜填充微型通孔之后在微型通孔中形成空气隙63。从图7c可以看出，由于存在空气隙63，通孔没有完全被铜填满。
图7d表示已经用铜填充微型通孔之后在微型通孔中形成凹陷64。从图7d可以看出，由于存在凹陷64，使微型通孔上的铜镀层的水平面与微型通孔附近的铜镀层的水平面不同。
在用于制造印刷电路板的上述组合工艺中，该微型通孔是通过激光器钻头形成的，并用铜填充该微型通孔。此时，给组合工艺增加新的镀覆工艺，这增加了制造印刷电路板的成本。
发明内容
因此，鉴于上述问题，提出了本发明，本发明的目的是提供一种具有叠置通孔的组合印刷电路板及其制造方法，在不用新的制造设备的情况下可以制造该组合印刷电路板并且在工艺中容易进行控制。
本发明的另一目的是提供一种具有叠置通孔的印刷电路板及其制造方法，该印刷电路板重量轻、厚度薄和体积小，并具有高密度。
本发明的另一目的是提供一种能很便宜地制造的具有叠置通孔的印刷电路板及其制造方法。
本发明的又一目的是提供一种具有叠置通孔的组合印刷电路板及其制造方法，在不管印刷电路板的尺寸和厚度、通孔的数量、尺寸和深度以及形状的情况下，可以很容易地填充通孔。
本发明的再一目的是提供一种具有叠置通孔的组合印刷电路板及其制造方法，其中即使使用普通丝网印刷机，感光焊料抗蚀剂也不下沉并且不形成空气隙。
根据本发明的一个方面，通过提供具有叠置通孔的组合印刷电路板的制造方法可以实现上述和其它目，该方法包括以下步骤：(a)借助激光器钻头形成贯穿第一叠置铜板的第一通孔；(b)在第一通孔上和第一叠置铜板上形成第一镀层；(c)用通孔填料填充第一镀覆通孔；(d)将用通孔填料填充的第一通孔的顶表面研磨，以找平第一通孔；(e)在第一填充通孔和第一镀层上形成第二镀层，以便覆盖第一填充通孔；和(f)在第二镀层上设置第二叠置铜板，并重复步骤(a)-(e)，以便形成第二通孔。
优选地，激光器可以是CO2激光器或Nd-YAG激光器。
优选地，第一和第二镀层可以借助P/N镀覆(CPA镀)形成。
优选地，可以通过普通丝网印刷工艺将通孔填料填充在通孔中。
优选地，对应通孔的聚合物丝网(poly screen)的一部分被打开，以便在丝网印刷期间通孔填料经过该开口部分只填充该通孔。
优选地，通孔填料可以是液化绝缘树脂或导电膏。
优选地，导电膏可以是铜膏或银膏。
优选地，通孔填料的粘度不大于100dPa.s。
优选地，研磨步骤可以通过由陶瓷磨轮、粉碎磨轮、高阻磨轮或传送带构成的研磨机进行。
根据本发明的另一方面，提供一种制造具有叠置型通孔的印刷电路板的方法，该方法包括以下步骤：(a)借助激光器钻头形成贯穿第一叠置铜板的第一通孔；(b)在第一通孔上和第一叠置铜板上形成第一镀层；(c)用通孔填料填充第一镀覆通孔；(d)将用通孔填料填充的第一通孔的顶表面研磨，以找平第一通孔；(e)在第一找平通孔和第一镀层上形成第二镀层，以便覆盖第一找平通孔；(f)在第二镀层上设置第二叠置铜板；(g)借助激光器钻头形成贯穿第二叠置铜板的第二通孔；(h)用另一通孔填料填充第二通孔；(i)将用通孔填料填充的第二通孔的顶表面研磨成与第二通孔齐平；和(j)在第二找平通孔和第二叠置铜板上形成第三镀层，以便覆盖第二找平通孔，并在第三镀层上形成电路图形。
优选地，通孔填料的粘度不大于100dPa.s。
优选地，用通孔填料填充通孔的填充步骤可采用普通丝网印刷机进行。
优选地，丝网印刷机可具有聚合物(poly)或不锈钢(SUS)板的不超过250目的丝网。
优选地，丝网印刷机可具有不大于150mm/sec的橡皮滚子展开速度。
优选地，根据本发明的方法还包括：首先在60-80℃的低温下烘干该印刷电路板15-30分钟；和其次在140-160℃的高温下烘干该印刷电路板30-60分钟，其中第一和第二烘干步骤是在用通孔填料填充通孔的填充步骤之后进行的。
优选地，通过激光器钻头形成的通孔可具有50-200μm的直径。
根据本发明的又一方面，提供一种具有叠置型通孔的组合印刷电路板，包括：借助激光器钻头贯穿第一叠置铜板形成的多个第一通孔；形成在第一通孔和第一叠置铜板上的第一镀层；填充在第一镀覆通孔内的填料；形成在第一填充通孔和第一镀层上以覆盖第一填充通孔的第二镀层；分别设置在第二镀层上的多个第二叠置铜板；和借助激光器钻头贯穿第二叠置铜板形成的多个第二通孔。
根据本发明，微型通孔是通过激光器钻头形成的，通过丝网印刷工艺将液化绝缘树脂或导电膏只填充在微型通孔中，并在用液化绝缘树脂或导电膏填充的微型通孔上叠置另一微型通孔。
附图说明
通过下面结合附图的详细说明使本发明的上述和其它目的、特点和其它优点更明显，附图中：
图1a和1b分别是交错微型通孔和O-环微型通孔的剖视图；
图2a-2c分别是各种叠置微型通孔的剖视图，表示用铜镀层填充的叠置微型通孔(图2a)，用树脂或膏填充的叠置微型通孔(图2b)，和通过铜突起形成的叠置微型通孔(图2c)。
图3a-3g分别是表示用于制造组合印刷电路板的常规方法的连续步骤的剖视图，该方法包括采用铜镀覆工艺填充通孔和叠置用通填充的通孔的步骤；
图4-6分别是表示在根据常规技术形成微型通孔时出现的几个问题的剖视图；
图7a-7d是分别表示根据常规技术形成微型通孔时出现的几个问题的照片；
图8是根据本发明的组合工艺制造的印刷电路板的剖视图；
图9a-9h分别是表示采用根据本发明的组合工艺用于制造印刷电路板的方法的连续步骤的剖视图；
图10a-10c分别是表示通过根据本发明的组合工艺制造的印刷电路板的微型通孔的照片；
图11a-11c分别是表示在常规技术和本发明之间的差异的剖视图；
图12a是表示真空丝网印刷机的照片；和
图12b是表示普通丝网印刷系统的示意图。
具体实施方式
图8是表示通过根据本发明的组合工艺制造的印刷电路板的剖视图。
如图8所示，具有叠置通孔的组合印刷电路板包括：借助激光器钻头贯穿第一叠置铜板72形成的第一通孔；形成在第一通孔上的第一镀层74和粘接到第一叠置铜板72上的薄铜层73；填充在第一镀覆通孔中的填料75；形成在用填料填充的第一通孔和第一镀层74上的第二镀层78以覆盖第一填充通孔，设置在第二镀层78上的第二叠置铜板，以及借助激光器钻头贯穿第二叠置铜板形成的第二通孔。
图8中所示的具有叠置通孔的组合印刷电路板如下制造：
借助激光器钻头，贯穿具有粘接于其上的薄铜层71和73的叠置铜板72形成微型通孔，并在微型通孔和粘接于叠置铜板72上的薄铜层73上形成铜镀层74。接着，利用丝网印刷，用填料75，如液化绝缘树脂或导电膏(铜膏或银膏)而不像常规技术中那样用铜填充该微型通孔。
接着，对用填充材料75填充的通孔的顶表面进行研磨，以便找平用填料75填充的通孔的顶表面，并在找平的通孔上和铜镀层74上借助P/N镀覆(CAP镀覆)形成镀层78。之后，进行另一叠置工艺，以便在上述层上叠置另一层，然后重复进行后来的工艺，如激光钻和用丝网印刷的填充步骤，以便形成叠置微型通孔。形成上述叠置微型通孔之后，形成电路图形82。因而，最后制造成具有叠置通孔的组合印刷电路板。
不仅用填料75填充第一通孔，而且在用填料80填充另一通孔之前，为了实现多层印刷电路板之间的互连，分别进行P/N镀覆(CAP镀覆)。进行P/N镀覆(CAP镀覆)之后，用液化绝缘树脂或导电膏填充通孔。接着，对用液化绝缘树脂或导电膏填充的通孔的顶表面进行研磨，然后进行另一CAP镀覆工艺。此时，采用普通的丝网印刷机而不是真空丝网印刷机将填料填充到通孔中。对应该通孔的丝网印刷机的一部分聚合物丝网被打开，以便在丝网印刷期间通孔填料经过开口部分只填充通孔。
下面参照图9a-9h详细说明前面参照图8简要说明的借助组合工艺制造印刷电路板的方法。
图9a-9h分别是表示通过根据本发明的组合工艺制造印刷电路板的方法的连续步骤的剖视图。
首先，借助激光器钻头贯穿第一叠置铜板72形成第一通孔，其中分别在该第一叠置铜板72的顶表面和底表面上提供薄铜层71和73，所述激光器钻头例如包括CO2激光器钻头或Nd-YAG激光器钻头，如图9a所示。
其次，在第一通孔上和在粘接于第一叠置铜板72的顶部面上的薄铜层73上形成第一镀层74，如图9b所示。第一镀层74优选通过P/N镀覆(CAP镀覆)形成。
第三，用填料75填充第一镀覆通孔，如图9c所示。填料75通过丝网印刷工艺填充在第一镀覆通孔中。优选，填料75可以是液化绝缘树脂或导电膏(铜膏或银膏)。
第四，通过由陶瓷磨轮、粉碎磨轮制成的研磨机76或其它研磨机研磨用填料75填充的第一通孔的顶表面，以便找平用填料75填充的第一通孔的顶表面，如图9d所示。
第五，在第一找平通孔和铜镀层74上形成第二镀层78，以便用第二镀层78覆盖第一找平通孔，如图9e所示。
第六，在第二镀层78上形成第二叠置铜板，并借助激光器钻头贯穿第二叠置铜板形成第二通孔，并在第二通孔上和第二叠置铜板上形成第三镀层79，如图9f所示。
第七，用另一填料80填充第二镀覆通孔，并通过由陶瓷磨轮、粉碎磨轮制成的研磨机76，或其它研磨机研磨用填料80填充的第二通孔的顶表面，以便找平用填料80填充的第二通孔的顶表面，如图9g所示。未解释的参考标记77和81分别表示从用填料75和80填充的第一和第二通孔的顶表面除去的剩余填料。
当填料填充在微型通孔中时，在其上形成镀层，填料的粘度设置为不大于100dPa.s。填料是借助普通丝网印刷机填充在通孔中的。丝网印刷机优选具有聚合物或不锈钢(SUS)板的不大于250目的丝网。
优选地，当丝网印刷机工作时，橡皮滚子的展开速度可设置为不大于150mm/sec。
用填料填充通孔之后，首先在60-80℃的低温下烘干15-30分钟，然后在140-160℃的高温下烘干30-60分钟。
优选地，通过激光器钻头形成的通孔可具有50-200μm的直径。
最后在第二找平通孔和第三镀层79上形成第四镀层，以便用第四镀层覆盖第二找平通孔，如图9h所示。
第二叠置铜板可以由树脂涂覆包层(RCC)、铜包覆叠层(CCL)、聚酯胶片(PR G)或热固化(TC)树脂制成。
优选，通孔的顶表面的直径约为100μm。
图10a-10c分别是表示利用本发明的组合工艺制造的印刷电路板的微型通孔的照片。用液化绝缘树脂65填充微型通孔，然后在液化绝缘树脂65上形成另一通孔66，如图10a所示。将用液化绝缘树脂填充的微型通孔放大，如图10b所示。用导电膏67代替图10a的液化绝缘树脂65填充该微型通孔，如图10c所示。
图11a-11c分别是表示在常规技术和本发明之间的差异的剖视图。
根据常规技术，其中借助P/N镀覆(CAP镀覆)工艺在通孔上形成镀层，而通孔是通过激光器钻头贯穿印刷电路板的外层形成的，然后将填料填充在镀覆通孔中，光敏焊料抗蚀墨(photosensitive photosolder resist ink)B可以下沉(sink)，如图11a所示。否则，可能在通孔中形成空气隙C，如图11b所示。采用真空丝网印刷机解决常规技术中的上述问题。
根据本发明，通过激光器钻头形成的通孔D被填料均匀填充，而光敏焊料抗蚀墨不会下沉，并且不会产生空气隙。因而，提供了由本发明的制造的印刷电路板的可靠性。
图12a是表示真空丝网印刷机的照片，图12b是表示普通丝网印刷系统的示意图。图12a的真空丝网印刷机用于真空丝网印刷工艺，图12b的丝网印刷机用于普通丝网印刷工艺。
根据本发明，利用普通丝网印刷机的聚合物丝网将通孔填料如液化绝缘树脂或导电膏填充在通孔中。常规技术需要昂贵的真空丝网印刷机将通孔填料填充在通孔中。另一方面，本发明采用普通丝网印刷机将通孔填料填充在通孔中。
图12b的参考标记110表示丝网印刷机，参考标记120表示印刷电路板，参考标记140表示填料，例如液化绝缘树脂，参考标记130表示每个都用填料140填充的通孔。
根据本发明，通过激光器钻头形成微型通孔，通过丝网印刷工艺用液化绝缘树脂或导电膏只填充微型通孔，然后在填充通孔上方形成另一通孔，以便制造具有叠置通孔的组合印刷电路板。
从上述说明中明显看出，本发明提供一种具有叠置通孔的组合印刷电路板，可以采用已有的制造设备和工艺制造而不用提供新的制造设备。根据本发明，借助丝网印刷工艺，填料如液化绝缘树脂或导电膏只填充在微型通孔中，由此减少了液化绝缘树脂或导电膏的消耗量，并因此降低了组合印刷电路板的制造成本。
此外，在微型通孔中不会形成在常规技术的镀覆和填充工艺中产生的凹陷，并且被填充的通孔的顶表面是平坦的。此外，几乎不存在由于印刷电路板的弯曲和膨胀/收缩造成的印刷电路板的尺度变化，而这种尺度变化是在常规技术的镀覆和填充工艺中出现的。
而且，降低了用于镀覆和填充工艺的成本，这种成本是很高的，可以在不管印刷电路板的尺寸和厚度、将用填料填充的通孔的尺寸和形状的情况下，很容易地和精确地进行制造处理。
虽然为了说明的目的公开了本发明的优选实施例，本领域普通技术人员都能理解，在不脱离所附权利要求书所限定的本发明的范围和精神的情况下，可以做各种修改、添加和替换。

Claims (21)

1.一种具有叠置通孔的组合印刷电路板的制造方法，包括以下步骤：
(a)借助激光器钻头形成贯穿第一叠置铜板的第一通孔；
(b)在第一通孔上和第一叠置铜板上形成第一镀层；
(c)用通孔填料填充第一镀覆通孔；
(d)将用通孔填料填充的第一通孔的顶表面研磨，以找平第一通孔；
(e)在第一填充通孔和第一镀层上形成第二镀层，以便覆盖第一填充通孔；和
(f)在第二镀层上设置第二叠置铜板，并重复步骤(a)-(e)，以便形成第二通孔；
其中通孔填料是导电膏。
2.根据权利要求1的方法，其中激光器是CO2激光器或Nd-YAG激光器。
3.根据权利要求1的方法，其中第一和第二镀层是借助P/N镀覆形成的。
4.根据权利要求1的方法，其中利用普通丝网印刷工艺将通孔填料填充到通孔中。
5.根据权利要求4的方法，其中对应通孔的聚合物丝网的一部分被打开，以便在丝网印刷期间，通孔填料经过该开口部分只填充通孔。
6.根据权利要求1的方法，其中导电膏是铜膏或银膏。
7.根据权利要求1的方法，其中通孔填料的粘度不大于100dPa.s。
8.根据权利要求1的方法，其中研磨步骤是通过由陶瓷磨轮、粉碎磨轮、高阻磨轮或传送带构成的研磨机进行的。
9.一种具有叠置型通孔的印刷电路板的制造方法，包括以下步骤：
(a)借助激光器钻头形成贯穿第一叠置铜板的第一通孔；
(b)在第一通孔上和第一叠置铜板上形成第一镀层；
(c)用通孔填料填充第一镀覆通孔；
(d)将用通孔填料填充的第一通孔的顶表面研磨，以找平第一通孔；
(e)在第一找平的通孔和第一叠置铜板上形成第二镀层，以便覆盖第一找平通孔；
(f)在第二镀层上设置第二叠置铜板；
(g)借助激光器钻头形成贯穿第二叠置铜板的第二通孔；
(h)用另一通孔填料填充第二通孔；
(i)将用通孔填料填充的第二通孔的顶表面研磨，以找平第二通孔；和
(j)在第二找平通孔和第二叠置铜板上形成第三镀层，以便覆盖第二找平通孔，并在第三镀层上形成电路图形；
其中通孔填料是导电膏。
10.根据权利要求9的方法，其中通孔填料的粘度不大于100dPa.s。
11.根据权利要求9的方法，其中用通孔填料填充通孔的填充步骤是采用普通丝网印刷机进行的。
12.根据权利要求11的方法，其中丝网印刷机具有聚合物或不锈钢板的不大于250目的丝网。
13.根据权利要求11的方法，其中丝网印刷机具有不大于150mm/sec的橡皮滚子展开速度。
14.根据权利要求9的方法，还包括：
首先在60-80℃的低温下烘干该印刷电路板15-30分钟；和
然后在140-160℃的高温下烘干该印刷电路板30-60分钟，
其中第一和第二烘干步骤是在用通孔填料填充通孔之后进行的。
15.根据权利要求9的方法，其中由激光器钻头形成的通孔具有50-200μm的直径。
16.一种具有叠置通孔的组合印刷电路板，包括：
-借助激光器钻头贯穿第一叠置铜板形成的多个第一通孔；
-形成在第一通孔和第一叠置铜板上的第一镀层；
-填充在每个第一镀覆通孔内的填料；
-形成在第一填充通孔和第一镀层上，以覆盖第一填充通孔的第二镀层；
-分别设置在第二镀层上的多个第二叠置铜板；和
-借助激光器钻头贯穿第二叠置铜板形成的多个第二通孔；
其中，通孔填料是导电膏。
17.根据权利要求16的电路板，其中激光器是CO2激光器或Nd-YAG激光器。
18.根据权利要求16的电路板，其中第一和第二镀层是通过P/N镀覆形成的。
19.根据权利要求16的电路板，其中利用普通丝网印刷机将通孔填料填充在每个通孔中。
20.根据权利要求19的电路板，其中对应通孔的聚合物丝网的一部分被打开，以便在丝网印刷期间通孔填料经过每个开口部分只填充在通孔中。
21.根据权利要求20的电路板，其中导电膏是铜膏或银膏。
CNB031438261A 2002-12-12 2003-07-25 具有叠置通孔的组合印刷电路板及其制造方法 Expired - Fee Related CN1302693C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR79216/2002 2002-12-12
KR10-2002-0079216A KR100467825B1 (ko) 2002-12-12 2002-12-12 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1507311A CN1507311A (zh) 2004-06-23
CN1302693C true CN1302693C (zh) 2007-02-28

Family

ID=32501385

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031438261A Expired - Fee Related CN1302693C (zh) 2002-12-12 2003-07-25 具有叠置通孔的组合印刷电路板及其制造方法

Country Status (5)

Country Link
US (2) US7152318B2 (zh)
JP (1) JP2004335989A (zh)
KR (1) KR100467825B1 (zh)
CN (1) CN1302693C (zh)
TW (1) TWI222340B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103442529A (zh) * 2013-08-22 2013-12-11 电子科技大学 一种印制电路高密度叠孔互连方法

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9244101B2 (en) * 2003-02-04 2016-01-26 University Of Southern California Electrochemical fabrication process for forming multilayer multimaterial microprobe structures
US10416192B2 (en) 2003-02-04 2019-09-17 Microfabrica Inc. Cantilever microprobes for contacting electronic components
US9671429B2 (en) 2003-05-07 2017-06-06 University Of Southern California Multi-layer, multi-material micro-scale and millimeter-scale devices with enhanced electrical and/or mechanical properties
US10641792B2 (en) 2003-12-31 2020-05-05 University Of Southern California Multi-layer, multi-material micro-scale and millimeter-scale devices with enhanced electrical and/or mechanical properties
JP4792749B2 (ja) * 2005-01-14 2011-10-12 大日本印刷株式会社 電子部品内蔵プリント配線板の製造方法
JP4227973B2 (ja) * 2005-05-26 2009-02-18 Ｔｄｋ株式会社 基板、電子部品、及び、これらの製造方法
US20060289202A1 (en) * 2005-06-24 2006-12-28 Intel Corporation Stacked microvias and method of manufacturing same
KR100697980B1 (ko) * 2005-09-12 2007-03-23 삼성전기주식회사 전자부품을 내장하는 인쇄회로기판의 제조방법
KR100754070B1 (ko) * 2005-10-04 2007-08-31 삼성전기주식회사 구리 필 도금을 이용한 인쇄회로기판의 제조 방법
KR100728748B1 (ko) * 2005-12-14 2007-06-19 삼성전기주식회사 임베디드 인쇄회로기판 제조방법
KR100843368B1 (ko) * 2007-03-02 2008-07-03 삼성전기주식회사 다층 인쇄회로기판의 제조방법
CN101675717B (zh) * 2007-05-14 2012-12-19 揖斐电株式会社 布线基板及其制造方法
EP2150096A4 (en) * 2007-05-14 2013-02-20 Ibiden Co Ltd CONNECTION TABLE AND METHOD FOR MANUFACTURING THE SAME
US8648263B2 (en) * 2007-05-17 2014-02-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
US8669480B2 (en) * 2007-05-17 2014-03-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
CN101690433B (zh) * 2007-07-10 2013-10-02 揖斐电株式会社 布线基板及其制造方法
US8044306B2 (en) 2007-07-11 2011-10-25 Ibiden Co., Ltd. Wiring board and method of manufacturing the same
EP2180771A4 (en) * 2007-07-13 2013-02-13 Ibiden Co Ltd CONNECTION TABLE AND METHOD OF MANUFACTURE
JP5583951B2 (ja) 2008-11-11 2014-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8355259B2 (en) * 2009-12-04 2013-01-15 International Business Machines Corporation Demountable dry connection for flexible circuits to circuit boards
JP5479874B2 (ja) * 2009-12-10 2014-04-23 セイコーインスツル株式会社 パッケージの製造方法及びパッケージ
US8304863B2 (en) * 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
JP5846953B2 (ja) * 2012-02-15 2016-01-20 アルプス電気株式会社 入力装置及びその製造方法
US8715006B2 (en) 2012-06-11 2014-05-06 Tyco Electronics Corporation Circuit board having plated thru-holes and ground columns
TWI519221B (zh) * 2012-12-26 2016-01-21 南亞電路板股份有限公司 電路板及其製造方法
CN103974562B (zh) * 2013-01-31 2017-08-25 北大方正集团有限公司 多层印刷线路板的制作方法
KR101494090B1 (ko) * 2013-07-16 2015-02-16 삼성전기주식회사 동박적층판, 인쇄회로기판 및 그 제조 방법
CN103929878A (zh) * 2014-04-09 2014-07-16 中国科学院微电子研究所 一种pcb基板塞孔制造方法及其结构
WO2018192681A1 (en) * 2017-04-20 2018-10-25 Plastic Logic Gmbh Method for manufacturing an organic photo detector arrangement
CN109673112B (zh) * 2017-10-13 2021-08-20 鹏鼎控股(深圳)股份有限公司 柔性电路板以及柔性电路板的制作方法
US20190357364A1 (en) * 2018-05-17 2019-11-21 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component Carrier With Only Partially Filled Thermal Through-Hole
US11262383B1 (en) 2018-09-26 2022-03-01 Microfabrica Inc. Probes having improved mechanical and/or electrical properties for making contact between electronic circuit elements and methods for making
KR20210094873A (ko) * 2020-01-22 2021-07-30 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
CN111415587B (zh) * 2020-03-31 2022-04-19 京东方科技集团股份有限公司 一种显示基板及其制备方法和显示面板
KR20220014075A (ko) 2020-07-28 2022-02-04 삼성전자주식회사 반도체 패키지
KR20220033612A (ko) 2020-09-08 2022-03-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
EP4030873A4 (en) 2020-11-18 2023-01-11 Fujikura Ltd. WIRING BOARD
CN113194610A (zh) * 2021-03-23 2021-07-30 江门市奔力达电路有限公司 一种高密度互连积层线路板埋孔塞树脂免磨制作方法
CN113194614A (zh) * 2021-05-06 2021-07-30 惠州市聚诚盛电子科技有限公司 线路板加工处理方法
KR102339867B1 (ko) * 2021-07-30 2021-12-16 와이엠티 주식회사 레벨링제 및 이를 포함하는 비아홀 충진을 위한 전기도금 조성물

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187924A (ja) * 1997-09-12 1999-03-30 Hitachi Ltd 非貫通ビアホールを有する多層プリント配線板
JPH11135905A (ja) * 1997-10-27 1999-05-21 Hitachi Aic Inc プリント配線板およびその製造方法
JPH11186731A (ja) * 1997-12-22 1999-07-09 Nippon Avionics Co Ltd ブラインドビアホールの形成方法および多層プリント配線板の製造方法
US5956843A (en) * 1995-02-17 1999-09-28 International Business Machines Multilayer printed wiring board and method of making same
JP2000068648A (ja) * 1998-08-19 2000-03-03 Hitachi Aic Inc 多層印刷配線基板の製造方法
JP2000216546A (ja) * 1999-01-22 2000-08-04 Ibiden Co Ltd 有底ビアホ―ルを有する積層板
JP2001144397A (ja) * 1999-11-11 2001-05-25 Ibiden Co Ltd 配線板における充填穴の構造およびその製造方法
JP2001196745A (ja) * 2000-01-12 2001-07-19 Ngk Spark Plug Co Ltd 多層プリント配線板
JP2001308348A (ja) * 2000-04-26 2001-11-02 Mitsubishi Electric Corp 半導体サージ防護素子及びその製造方法、並びにそれを用いた電子回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264956A (ja) * 1995-03-23 1996-10-11 Internatl Business Mach Corp <Ibm> 電気的接続構造
DE69926939T2 (de) * 1998-04-01 2006-07-13 Mitsui Mining & Smelting Co., Ltd. Verfahren zur Herstellung einer mehrschichtigen gedruckten Leiterplatte
US6452117B2 (en) * 1999-08-26 2002-09-17 International Business Machines Corporation Method for filling high aspect ratio via holes in electronic substrates and the resulting holes
US6660811B2 (en) * 2001-01-30 2003-12-09 Dainippon Ink And Chemicals, Inc. Epoxy resin composition and curing product thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956843A (en) * 1995-02-17 1999-09-28 International Business Machines Multilayer printed wiring board and method of making same
JPH1187924A (ja) * 1997-09-12 1999-03-30 Hitachi Ltd 非貫通ビアホールを有する多層プリント配線板
JPH11135905A (ja) * 1997-10-27 1999-05-21 Hitachi Aic Inc プリント配線板およびその製造方法
JPH11186731A (ja) * 1997-12-22 1999-07-09 Nippon Avionics Co Ltd ブラインドビアホールの形成方法および多層プリント配線板の製造方法
JP2000068648A (ja) * 1998-08-19 2000-03-03 Hitachi Aic Inc 多層印刷配線基板の製造方法
JP2000216546A (ja) * 1999-01-22 2000-08-04 Ibiden Co Ltd 有底ビアホ―ルを有する積層板
JP2001144397A (ja) * 1999-11-11 2001-05-25 Ibiden Co Ltd 配線板における充填穴の構造およびその製造方法
JP2001196745A (ja) * 2000-01-12 2001-07-19 Ngk Spark Plug Co Ltd 多層プリント配線板
JP2001308348A (ja) * 2000-04-26 2001-11-02 Mitsubishi Electric Corp 半導体サージ防護素子及びその製造方法、並びにそれを用いた電子回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103442529A (zh) * 2013-08-22 2013-12-11 电子科技大学 一种印制电路高密度叠孔互连方法
CN103442529B (zh) * 2013-08-22 2016-08-10 电子科技大学 一种印制电路高密度叠孔互连方法

Also Published As

Publication number Publication date
US7152318B2 (en) 2006-12-26
TWI222340B (en) 2004-10-11
TW200410619A (en) 2004-06-16
CN1507311A (zh) 2004-06-23
US20040112637A1 (en) 2004-06-17
KR20040051309A (ko) 2004-06-18
KR100467825B1 (ko) 2005-01-25
US7705247B2 (en) 2010-04-27
JP2004335989A (ja) 2004-11-25
US20070039753A1 (en) 2007-02-22

Similar Documents

Publication Publication Date Title
CN1302693C (zh) 具有叠置通孔的组合印刷电路板及其制造方法
CN1829416A (zh) 嵌入式芯片印刷电路板及其制造方法
CN1263354C (zh) 部件内置模块及其制造方法
CN1798479A (zh) 包括嵌入式芯片的印刷电路板及其制造方法
CN1116790C (zh) 印刷电路板和电子元件组合件及其制造方法
CN1863438A (zh) 用于制造嵌入电子元件的印刷电路板的方法
CN1933697A (zh) 多层配线基板及其制造方法
CN1535106A (zh) 多层印刷电路板的制造方法
CN1812696A (zh) 制造印刷电路板的方法
CN1798478A (zh) 包括嵌入芯片的印刷电路板及其制造方法
CN1784121A (zh) 制造具有薄核心层的印刷电路板的方法
CN1577813A (zh) 电路模块及其制造方法
CN1968565A (zh) 高密度印刷电路板及其制造方法
CN1933703A (zh) 具有精细图案的印刷电路板及其制造方法
CN1610491A (zh) 具有改进互连的平行多层印刷电路板及其制造方法
CN1830234A (zh) 印刷布线板及其制造方法
CN1489429A (zh) 制造电路板和通信设备的方法
CN1751547A (zh) 多层基板及其制造方法
CN101076229A (zh) 用于印刷电路板的导孔的制作方法
CN1925148A (zh) 多层配线基板及其制造方法
CN101032194A (zh) 多层布线板及其制造方法
CN1198492C (zh) 制造印刷电路板的方法及用在该方法中的基板
CN1741710A (zh) 使用阳极氧化来制造具有精细电路图形的封装基板的方法
CN103442529A (zh) 一种印制电路高密度叠孔互连方法
CN1689382A (zh) 多层印刷电路板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070228

Termination date: 20150725

EXPY Termination of patent right or utility model