CN1925148A - 多层配线基板及其制造方法 - Google Patents

多层配线基板及其制造方法 Download PDF

Info

Publication number
CN1925148A
CN1925148A CN 200610111861 CN200610111861A CN1925148A CN 1925148 A CN1925148 A CN 1925148A CN 200610111861 CN200610111861 CN 200610111861 CN 200610111861 A CN200610111861 A CN 200610111861A CN 1925148 A CN1925148 A CN 1925148A
Authority
CN
China
Prior art keywords
insulating barrier
wiring board
layered wiring
strengthening part
board according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200610111861
Other languages
English (en)
Inventor
中村顺一
小林祐治
山际干夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN1925148A publication Critical patent/CN1925148A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种多层配线基板及其制造方法，在通过层压以形成配线层105、108、110和绝缘层104、106、107的多个层而构成的多层配线基板中，在多个层压绝缘层104、106、107中，使得沿层压方向布置在层压中心的绝缘层106构成包括加强部件的绝缘层。

Description

多层配线基板及其制造方法
技术领域
本发明涉及一种多层配线基板及其制造方法，特别地涉及一种设有用于防止翘曲的加强装置的多层配线基板，以及用于制造该多层配线基板的方法。
背景技术
目前，使用半导体芯片等半导体器件的电子设备的高性能化和小型化已经取得进展，伴随着此进展，半导体器件也被高密度化，并且已经实现多插脚化和小型化。可以提供利用增层法(build-upmethod)的多层配线基板，作为可安装有这种多插脚化和小型化的半导体器件的基板。
这种多层配线基板由这样的结构沟成，即用镀铜的玻璃纤维布层压板等的加强部件构成芯层，并在其两个面上交替形成有绝缘层和配线层。由于可以小型化形成以上结构的多层配线基板的配线层，所以该多层配线基板可安装有高密度化的半导体器件。
然而，由于多层配线基板在其内部包括有芯层，所以难以使在该芯层内形成的穿透通孔小型化，从而存在无法实现整个多层配线基板的高密度化的问题。此外，还存在这样的问题，即由于提供芯层而使得多层配线基板必然变厚，从而妨碍了电子设备的小型化。因此，近年来，已经利用增层法在多层配线基板中进行不设置芯层的多层配线基板的开发(参见专利参考文献1)。
图1示出了使用未设有常规芯层的多层配线基板10作为半导体封装的实例。附图中所示的实例由这样的结构构成，即在多层配线基板10的上部安装半导体元件13，并在其下部设置焊球14。如附图所示，通过不形成芯层，可以实现多层配线基板10的薄型化。
[专利参考文献1]国际专利公开No.WO2003/039219的小册子
然而，会产生这样的问题，即，通过简单地去除用作加强部件的芯层，由于由树脂制成的绝缘层和由金属制成的配线层的热膨胀的差异，所以在多层配线基板上会发生翘曲。当发生翘曲时，在安装步骤中，半导体器件等无法正确安装到多层配线基板上，从而降低安装可靠性。此外，人们担心无法在多层配线基板内部牢固地进行配线层的层间连接，这样便降低了该多层配线基板的可靠性。
因此，如图1中所示，还提出了这样的结构，即在安装多层配线基板10的半导体元件13的区域设置形成有开口部12的加强板11，并用加强板11加强多层配线基板10。然而，根据以上结构的多层配线基板10，不仅部件数量增加，而且多层配线基板10变厚的量相当于加强板11的厚度值。
专利参考文献1的内容在此以引用的方式并入本文。
发明内容
鉴于上述问题而作出本发明，并且本发明的目的在于提供一种多层配线基板，该多层配线基板能够在实现薄型化的同时，抑制发生翘曲。
为了解决上述问题，根据本发明，提供一种多层配线基板，该多层配线基板包括：配线层；以及绝缘层，其中，所述配线层和所述绝缘层进行层压以形成多个层，并且所述多个层压绝缘层中的一部分绝缘层是包括加强部件的绝缘层。
根据本发明，由于多层配线基板中插入有利用加强部件增加其强度的包括加强部件的绝缘层，所以可以抑制在该多层配线基板中产生翘曲。
此外，具有加强部件的绝缘层由这样的结构构成，即将加强部件混合到与其它绝缘层的材料相同的材料中，因此，包括加强部件的绝缘层可以与其它绝缘层等效形成并进行加工。因此，通过在不单独设置加强部件的情况下，使构成多层配线基板的绝缘层的一部分作为加强部件，可以在实现多层配线基板的薄型化的同时，抑制发生翘曲。
此外，在本发明中，包括加强部件的绝缘层可以是用树脂浸渍的织造布或非织造布。
此外，在本发明中，绝缘层可由树脂形成。
此外，在本发明中，包括加强部件的绝缘层可以是混合有加强部件的树脂。
此外，在本发明中，如果多个层压绝缘层是包括加强部件的层压绝缘层，则可以进一步增加抑制翘曲发生的效果。
此外，为了解决上述问题，根据本发明，提供一种制造多层配线基板的方法，该方法包括以下步骤：使用树脂在支撑基板上重复形成配线和绝缘层；以及去除所述支撑基板，其中，在形成所述绝缘层的步骤中，在形成一部分所述绝缘层的步骤中，由包括加强部件的树脂形成所述绝缘层。
根据本发明，在形成绝缘层的一部分的步骤中，仅仅通过将绝缘层的材料改变为包括加强部件的树脂，可以在层压中心形成作为加强部件的绝缘层。这样，可以在未改变层压步骤的情况下，只改变材料(树脂)，因此，即使当在层压中心形成包括加强部件的树脂层时，也不会使制造步骤复杂化。
此外，在本发明中，绝缘层可由增层树脂制成。
此外，如果本发明还包括以下步骤：将两块支撑基板粘贴在一起；以及分离分别形成有所述绝缘层和所述配线的所述两块支撑基板，则可以提高所述多层配线基板的制造效率。
此外，如果本发明还包括以下步骤：分别将所述两块支撑基板粘贴到保持基板的第一面和第二面上，所述保持基板保持所述两块支撑基板；以及从所述保持基板分离分别形成有所述绝缘层和所述配线的所述两块支撑基板，则可以提高所述多层配线基板的制造效率。
此外，本发明还包括以下步骤：将半导体芯片安装到多层配线基板上。
此外，在本发明中，可以在安装半导体芯片的步骤之后，进行去除支撑基板的步骤。
根据本发明，可以在实现多层配线基板的薄型化的同时，抑制发生翘曲。
附图说明
图1是示出根据常规实例的多层配线基板的透视图。
图2是示出根据本发明实施例的多层配线基板的剖视图。
图3A至3E图示了用于按照制造过程说明制造根据本发明实施例的多层配线基板的方法的视图。
图4是示出多层配线基板的总厚度和翘曲量之间的关系的图。
图5A至5C图示了示出图4中所示的各个多层配线基板的多层结构的视图。
图6A至6E图示了示出多层配线基板的多层结构的各种修改实例的视图。
图7A和7B图示了图3的制造方法的修改实例的视图(第1部分)。
图8是示出图3的制造方法的修改实例的视图(第2部分)。
图9是示出图3的制造方法的修改实例的视图(第3部分)。
图10A和10B图示了示出图3的制造方法的其它修改实例的视图(第1部分)。
图11是示出图3的制造方法的其它修改实例的视图(第2部分)。
图12是示出图3的制造方法的其它修改实例的视图(第3部分)。
图13A和13B图示了示出将半导体芯片安装到图2的多层配线基板上的方法的视图。
具体实施方式
接下来，将参照附图说明本发明的最佳实施方式。
图2示出根据本发明实施例的多层配线基板100。此外，如附图所示，根据本实施例，通过列举作为多层配线基板100的4层层压结构的实例来给出说明。然而，本发明的应用不局限于4层层压结构，是广泛适用于具有不同层数的多层配线基板。
多层配线基板100由这样的结构构成，即大体上从下层到上层依次层压第一绝缘层104、配线105、第二绝缘层106、配线108、第三绝缘层107和配线110。第一绝缘层104的下表面形成有阻焊层102，并且第三绝缘层107的上表面形成有阻焊层109。
第一绝缘层104和第三绝缘层107由例如具有热固特性的环氧类增层树脂(build-up resin)制成。此外，这种增层树脂不局限于具有热固特性的树脂，而是也可以使用具有感光性的增层树脂或其它绝缘树脂。
此外，第二绝缘层106由这样的结构构成，即通过向具有与各个绝缘层104、107相似的热固特性的环氧类增层树脂中放入加强部件，该结构具有高于绝缘层104、107的机械强度(刚度、硬度等)。具体来说，第二绝缘层106由包括加强部件的绝缘层构成，该加强部件是通过将增层树脂浸渍到玻璃纤维、芳族聚酰胺纤维、LCP(液晶聚合物)纤维的织造布或非织造布中而形成的。根据本发明，提高机械强度的第二绝缘层106的特征在于，沿层压方向设置在中心位置(层压中心位置)处。此外，为便于说明，后面将描述其细节。
另一方面，通过将配线105、108、110与各个绝缘层104、106、107层压在一起，形成配线基板100。由例如铜形成各个配线105、108、110。
配线部105由导通塞部105a和图案配线部105b构成。在第一绝缘层104处形成的开口部处形成导通塞部105a，并且附图中的第一绝缘层104的上表面形成有图案配线部105b。
附图中的导通塞部105a的上端与图案配线部105b连接，并且其下端部分与电极103连接。在第一绝缘层104的下面处形成的阻焊层102的开口部处形成电极103。电极103用作外部连接端子，并且在必要时设置有焊球等(未在本实施例中设置)。
配线108由导通塞部108a和图案配线部108b构成。在第二绝缘层106处形成的开口部处形成导通塞部108a，并且附图中的第二绝缘层106的上表面形成有图案配线部108b。附图中的导通塞部108a的上端与图案配线部108b连接，其下端部分与配线105的图案配线部105b连接。
配线110由导通塞部110a和电极部110b构成。在第三绝缘层107处形成的开口部处形成导通塞部110a，并且附图中第三绝缘层107的上表面形成有电极部110b。电极部110b设置在第三绝缘层107的上面处形成的阻焊层109的开口部109A处。因此，电极部110b由这样的结构构成，即通过开口部109A从阻焊层109露出。电极部110b用作外部连接端子。电极部110b与例如半导体元件等(未在本
实施例中设置)连接。
由上述结构构成的多层配线基板100设有第二绝缘层106(包括加强部件的绝缘层)，该第二绝缘层由这样的结构构成，即通过包括加强部件，该结构具有高于绝缘层104、107的机械强度(刚度、硬度等)。此外，第二绝缘层106布置在层压形成的多层配线基板100的层压中心处。
从而，设置在第二绝缘层106上方的第三绝缘层107和配线110与设置在第二绝缘层106下方的第一绝缘层104和配线105以第二绝缘层106为中心对称布置。因此，改进了沿以多层配线基板100的第二绝缘层106构成中心的上下方向的平衡，从而可以抑制在多层配线基板100上发生翘曲。
此外，第二绝缘层106由这样的结构构成，即用与其它绝缘层104、107相同的材料构成基底，并使加强部件与该基底混合。因此，第二绝缘层106可以与其它绝缘层104、107等效形成并进行加工。因此，没有必要如同背景技术中那样单独设置加强部件(参见图1)，并且通过使构成多层配线基板100一层的第二绝缘层106作为加强部件，可以在实现多层配线基板100的薄型化的同时，抑制翘曲发生。此外，可以通过按照增层法形成多层配线基板100，因此，可以实现多层配线基板100的薄型化。
紧接着，下面参照图3，给出对由上述结构构成的多层配线基板100的制造方法的说明。此外，图3中与图2中所示的结构对应的结构附有相同的标号。
在制造多层配线基板100的过程中，首先，制备图3A中所示的支撑基板101。支撑基板101由例如铜等导电材料制成。在支撑基板101上形成由感光树脂材料制成的阻焊层102。在这种情况下，可以通过例如层压或涂覆感光树脂薄膜等方法形成阻焊层102。
接下来，通过借助掩模图案(未示出)向阻焊层102照射紫外线并使阻焊层102曝光，使阻焊层102形成图案，从而形成开口部102A。这样便产生从开口部102A露出支撑基板101的状态。此外，可以通过印刷环氧树脂等的热固性树脂材料来形成阻焊层102，以通过丝网印刷法提供开口部102A。
接下来，进行以支撑基板101构成导电通路的电解电镀，以在阻焊层102形成的开口部102A内部形成由例如金/镍(在支撑基板101上方按顺序层压有金层、镍层的电镀薄膜)制成的电极103。图3B示出在开口部102A内部形成电极103的状态。
接下来，在图3C中所示的步骤中，形成第一绝缘层104和配线105。首先，通过涂覆具有热固特性的环氧树脂等，或在阻焊层102和电极103上层压树脂薄膜，形成第一绝缘层104(增层)。接下来，通过使用例如激光在第一绝缘层104上形成导通孔(开口部)。
接下来，通过使用电镀法，在第一绝缘层104上形成配线105。即，在第一绝缘层104的导通孔处形成导通塞部105a，并且在第一绝缘层104上形成与导通塞部105a连接的图案配线部105b。
具体来说，通过无电解电镀，在第一绝缘层104上形成种晶层，此后，利用光刻法，通过种晶层在第一绝缘层104上形成抗蚀图案(未示出)。接下来，通过用抗蚀图案作为掩模，从种晶层输送电，通过电解电镀沉积铜，此后，去除抗蚀图案和不必要的种晶层。从而，形成包括导通塞部105a和图案配线部105b的配线105。
接下来，在图3D中所示的步骤中，进行在第一绝缘层104上形成第二绝缘层106的处理。为了形成第二绝缘层106，首先，在构成基底部件的加强部件上形成用树脂浸渍的薄膜。紧接着，将薄膜层压在第一绝缘层104上。
具体来说，通过将环氧树脂等具有热固特性的树脂浸渍到玻璃纤维布、芳族聚酰胺纤维非织造布、LCP织造布等中，制造和层压包括加强部件的树脂薄膜。包括加强部件的树脂设置在第一绝缘层104和图案配线部105b上。接下来，通过使用例如激光在第二绝缘层106上形成开口部106A(导通孔)。
此外，除了以上方法，也可以通过使环氧树脂等的各个树脂层包括二氧化硅等填料，形成包括加强部件的加强层。在这种情况下，通过涂覆包括填料的树脂或层压树脂薄膜来形成绝缘层。
接下来，在图3E中所示的步骤中，通过使用电镀法在第二绝缘层106上形成配线108，并且在形成有配线108的第二绝缘层106上形成第三绝缘层107和配线110。
首先，为了在第二绝缘层106上形成配线108，在第二绝缘层106的开口部106A处形成导通塞部108a，并且在第二绝缘层106上形成图案配线部108b。
具体来说，通过无电解电镀法在第二绝缘层106上形成种晶层，此后，利用光刻法，通过种晶层在第二绝缘层106上形成抗蚀图案(未示出)。接下来，通过用抗蚀图案作为掩模，从种晶层输送电，通过电解电镀沉积铜，此后，去除抗蚀图案和不必要的种晶层。从而，形成包括导通塞部108a和图案配线部108b的配线108。
紧接着，形成第三绝缘层107和配线110。首先，在第二绝缘层106和配线108上形成由具有热固特性的环氧树脂等制成的第三绝缘层107(增层)。接下来，通过使用例如激光，在第三绝缘层107上形成导通孔(开口部)。
接下来，通过无电解电镀，在第三绝缘层107上形成种晶层，此后，利用光刻法，通过种晶层，在第三绝缘层107上形成抗蚀图案(未示出)。此外，通过用抗蚀图案构成掩模，从种晶层输送电，通过电解电镀沉积铜，此后，去除抗蚀图案和不必要的种晶层。从而，形成包括导通塞部110a和电极部110b的配线。
接下来，通过层压或涂覆感光树脂薄膜的方法，在第三绝缘层107上形成阻焊层109。接下来，通过借助掩模图案(未示出)向阻焊层109照射紫外线并使阻焊层109曝光，使阻焊层109形成图案，以形成开口部109A。形成开口部109A的位置选为与电极部110b相对的位置，从而，如上所述，产生从开口部109A露出电极部110b的状态。此外，可以利用丝网印刷法，通过印刷环氧树脂等的热固性树脂材料来形成具有开口部109A的阻焊层109。
接下来，从图3E中所示状态，通过蚀刻(例如湿法蚀刻)去除支撑基板101。通过使用蚀刻溶液来进行蚀刻处理，该蚀刻溶液仅溶解支撑基板101而不会溶解电极103。在这种情况下，通过用抗蚀剂等封闭开口部109A以进行蚀刻，因此，电极部110b不会受到蚀刻破坏。
此外，当将半导体元件安装在多层配线基板100上时，可以构成这样的结构，即在去除支撑基板101之前，预先将半导体元件安装在电极部110b上，此后去除支撑基板101。
通过进行上述一系列步骤，制造出图2中所示的多层配线基板100。在制造根据本实施例的多层配线基板100的方法中，在形成第二绝缘层106时，仅仅通过将所用的树脂材料改变为包括加强部件的树脂，也可以形成第二绝缘层106。
此外，根据本实施例的制造方法，当形成第一绝缘层104和配线105时，第一绝缘层104和配线105由支撑基板101支撑，因此，不会发生翘曲。此外，在形成第一绝缘层104和配线105之后，层压形成具有较高机械强度的第二绝缘层106，并且第三绝缘层107和配线110支撑在具有较高机械强度的第二绝缘层106上。因此，第三绝缘层107和配线110由第二绝缘层106支撑，因此，同样在形成第三绝缘层107和配线110时，也不会发生翘曲。因此，根据本实施例的制造方法，可以防止在多层配线基板100中发生翘曲。
此外，同样在将包括加强部件的绝缘层(在本实施例情况下为第二绝缘层106)设置在层压中心的过程中，该加强部件由包括加强部件的树脂制成，当预先确定多层配线基板100的层压数量时，可以容易地确定该层压中心。因此，可以容易地将包括加强部件的绝缘层布置在层压中心。
此外，可以通过在未显著改变现有技术中所进行的制造多层配线基板的步骤的情况下，仅仅通过改变材料(树脂)，也可以制造无翘曲且薄型化的多层配线基板100，因此，也可以实现设备成本的减少。此外，根据此情况，还可以实现多层配线基板100的成本减少。
此外，按照制造根据本实施例的多层配线基板100的方法，通过去除支撑基板101，实现了所谓的无芯结构。因此，可以实现多层配线基板100的薄型化。
在此，参照图4和图5，给出对与现有技术相比、在根据本实施例的多层配线基板100上发生的翘曲的说明。
图4在纵坐标示出翘曲量，并且在横坐标示出多层配线基板的总厚度。在图4中用箭头标记A示出的是根据本实施例的多层配线基板100的特性。即，根据如图5A中示意所示的多层配线基板是这样的：通过将第二绝缘层106(具有较高机械强度的层)设置在第一绝缘层104和第三绝缘层107之间，使第二绝缘层106布置在层压中心处。
与此对比，在图4中用箭头标记B示出的是这样的情况：即，当如图5B中示意所示的所有绝缘层104、111、107由相同的层(不具有以上机械强度的层)构成时的特性。此外，在图4中用箭头标记C示出的是这样的情况：即，当如图5C中示意所示的具有以上机械强度的绝缘层106设置为偏离层压中心时的特性。
如用箭头标记B所示，在所有层中都未使用加强部件的情况下，示出多层配线基板的总厚度越厚，翘曲越小的特性。与此对比，如用箭头标记C所示，在包括加强部件的层偏离层压中心的情况下，我们知道，即使当多层配线基板的总厚度较厚时，还是会发生较大的翘曲。
与此对比，当如同本实施例中那样，包括加强部件的层设置在的层压中心时，即使当多层配线基板的总厚度较薄时，由于以第二二绝缘层106为中心的平衡优良，所以翘曲的产生受到抑制，因而翘曲仍然较小。因此，由图4可以证实，根据本实施例的多层配线基板100，可以在实现薄型化的同时，抑制翘曲的发生。
此外，由于第二绝缘层106与加强部件混合，所以第二绝缘层106的厚度变得厚于其它绝缘层104、107。然而，当使厚度不必要地过厚时，无法实现用以解决以上问题的薄型化的基板。当图5A中所用绝缘层106的厚度为100μm时，可以减小翘曲，因此，优选的是绝缘层106的厚度等于或小于约100μm(具体来说，约为15到100μm)。此外，优选的是普通绝缘层104、107的厚度约为15到35μm。
同时，图6示出多层配线基板的多层结构的各种修改实例。图6A至6E中所示的多层配线基板具有层压7层绝缘层的结构，并由在其部分或全部配线基板中插入包括加强部件的绝缘层116的结构构成。此外，在下列说明中，这些层从下层起依次指定为第一层、第二层、…第七层。
根据图6A中所示的多层配线基板，布置在中心的第三层到第五层由包括加强部件的绝缘层116构成。此外，图6B中所示的多层配线基板由这样的结构构成，即用包括加强部件的绝缘层116构成第一层和第七层，并且布置在其间的第二层到第六层由普通绝缘层115构成。
此外，图6C中所示的多层配线基板由这样的结构构成，即用包括加强部件的绝缘层116构成第二层和第六层，并用普通绝缘层115构成其它层。此外，根据图6D中所示的多层配线基板，布置在其顶部和底部的第一层和第七层由包括加强部件的绝缘层116构成，并且中心第四层由包括加强部件的绝缘层116构成。
同样在图6A至6D中所示的各个多层配线基板中，使由7层层压的各个层平衡，从而可以抑制翘曲的发生。特别是，考虑到抑制翘曲的发生，优选这样的结构，即如图6A、6D中所示、在多层配线基板的层压中心提供包括加强部件的绝缘层116的结构或如图6B、6D中所示、在多层配线基板的上下两个面提供包括加强部件的绝缘层116的结构。
此外，如图6E中所示，可以构成这样的结构，即其中第一层到第七层的所有层压绝缘层由包括加强部件的绝缘层116构成。在这种情况下，进一步增加了抑制多层配线基板翘曲的效果。例如，如图6E中所示，当考虑到在多层配线基板中使用的材料等的应力、层压层的数量、层厚等，存在对增加多层配线基板翘曲的担心时，优选的是用包括加强部件的绝缘层构成所有的层压绝缘层。
此外，尽管在本实施例的上述说明中，已经给出这样的说明，即，使得多层配线基板100的第三绝缘层107的一侧构成安装半导体元件的面，并使第一绝缘层104的一侧构成设置有外部连接端子的面，但是还可以构成这样的结构，即其中使第一绝缘层104的一侧构成安装半导体元件的面，并使第三绝缘层107的一侧构成设置有该外部连接端子的面。
此外，尽管根据制造多层配线基板100的方法，通过示出由一个支撑基板101制造一个多层配线基板100的过程，已经给出说明，实际上，是进行所谓的多部件取片(multi-member piece taking)。即，通过在一个支撑基板101上一体形成多个多层配线基板100，并将多个多层配线基板100切割和分段，从而形成单独的多层配线基板100。从而，可以提高制造效率。
此外，尽管根据本实施例，示出了如在例如专利参考文献1中所公开的通过使用一块支撑基板101制造多层配线基板100的方法，但是可以通过使用两块支撑基板，并用层压有两块支撑基板的复合基板构成支撑基板来形成多层配线基板。此外，如在专利参考文献1中所公开的，可以构成这样的结构，即用凸点结构构成电极部。
此外，制造多层配线基板100的制造方法不局限于图3中所示的方法(以下称为制造方法1)，而是可以通过例如下面所示各种方法来制造多层配线基板100。
图7A、7B、8和9通过其下列过程示出构成制造方法1的修改实例的制造方法2。然而，以上说明的部分附有相同的标号，并省略其说明。此外，未特别说明的部分与制造方法1相似。
首先，在图7A中所示的步骤，通过使用由例如树脂材料制成的粘附层101A，将两块支撑基板101粘贴在一起。
接下来，在图7B中所示的步骤，进行与制造方法1的图3B对应的步骤，以分别在粘贴在一起的两块支撑基板101上形成具有开口部102A和电极103的阻焊层102。
接下来，在图8中所示的步骤，进行与制造方法1的图3C至3E的步骤对应的步骤，并且分别在两块支撑基板101上形成多层配线基板。因此，如图8中所示，形成这样的结构，即其中分别在粘贴在一起的两块支撑基板101上形成多层配线基板。
接下来，在图9中所示的步骤中，分离两块粘贴在一起的支撑基板101。此后，通过分别去除两块支撑基板101，可以制造图2中所示的多层配线基板100。
在制造方法2中，在两块支撑基板上形成多层配线基板，因此，提高了制造多层配线基板的效率。此外，抑制了在形成多层配线基板的步骤中的翘曲量，并且可以以优良的加工精度制造多层配线基板。
此外，图10A、10B、11和12通过其下列过程示出构成制造方法1的其它修改实例的制造方法3。然而，以上说明的部分附有相同的标号，并省略其说明。此外，未特别说明的部分与制造方法1相似。
首先，在图10A中所示的步骤中，两块支撑基板101粘贴到保持基板101B的两个面上。保持基板101B由例如树脂材料制造，并且通过其两表面与由铜等金属箔制成的支撑基板101粘贴，来保持两块支撑基板101。
此外，尽管支撑基板101通过例如粘附剂粘贴于保持基板101B上，但是在附图中，省略了对粘附剂的说明。例如，粘附剂用在支撑基板(保持基板)的外围边缘部分，并且可以通过在后面步骤中的切割以去除使用粘附剂的外围边缘部分，使该支撑基板与保持基板分离。
此外，在图10B中所示步骤中，进行与制造方法1的图3B对应的步骤，分别在粘贴到保持基板101B上的两块支撑基板101上形成具有开口部102A的阻焊层102和电极103。
接下来，在图11中所示的步骤中，进行与制造方法1的图3C至3E对应的步骤，分别在两块支撑基板101上形成多层配线基板。因此，如图11中所示，形成这样构成的结构，即分别在粘贴到保持基板101B上的两块支撑基板101上形成多层配线基板。
接下来，在图12中所示的步骤中，分别剥离粘贴到保持基板101B上的两块支撑基板101。在这种情况下，如上所述，可以通过例如切割以去除由粘附剂粘附的支撑基板101和保持基板101B的外围边缘部分，使支撑基板101与保持基板101B分离。
此后，通过分别去除两块支撑基板101，可以制造图2中所示的多层配线基板100。
根据制造方法3，与制造方法2相似，在两块支撑基板上形成多层配线基板，因此，提高了多层配线基板的制造效率。此外，抑制了在形成多层配线基板步骤中的翘曲量，并且可以以优良的加工精度制造多层配线基板。
此外，图2中所示的多层配线基板100安装有与电极部110b连接的半导体芯片。在这种情况下，可以在去除支撑基板101之前安装半导体芯片。
图13A和13B为示出将半导体芯片安装到多层配线基板100上的方法的实例的视图。然而，存在这样的情况，即其中以上说明的部分附有相同的标号，并省略其说明。
在图13A中所示的步骤中，在图3E、9或12中任一所示的状态下，在去除支撑基板101之前，通过使用焊料连接部(焊球)202，半导体芯片201通过倒装芯片安装于电极部110b。此外，渗入底部填充树脂203，以在半导体芯片201和阻焊层109之间固化。
接下来，在图13B中所示的步骤中，通过蚀刻(例如湿法蚀刻)去除支撑基板101。这样，可以制造安装有半导体芯片的多层配线基板。
根据上述方法，在用支撑基板支撑多层配线基板的状态下，安装半导体芯片，因此，在多层配线基板的平整度为优良的状态下，安装半导体芯片。因此，实现了提高安装半导体芯片的可靠性的效果。此外，可以在去除支撑基板之后安装半导体芯片。
此外，多层配线基板的层数、引线，或安装半导体芯片的方式(例如，倒装芯片安装、通过引线接合安装，或这些方法的结合)可以进行各种修改或变更。
尽管已经参照如上所述的优选实施例对本发明加以说明，但是本发明不局限于具体实施例，而是可以在未背离本发明要旨的情况下，在权利要求书所限定的范围内进行各种修改和变更。

Claims (15)

1.一种多层配线基板，包括：
配线层；以及
绝缘层，
其中，所述配线层和所述绝缘层进行层压以形成多个层，并且所述多个层压绝缘层中的一部分绝缘层是包括加强部件的绝缘层。
2.根据权利要求1所述的多层配线基板，其中，
所述包括加强部件的绝缘层是用树脂浸渍的织造布或非织造布。
3.根据权利要求1所述的多层配线基板，其中，
所述绝缘层是由树脂形成的。
4.根据权利要求1所述的多层配线基板，其中，
所述包括加强部件的绝缘层是混合有所述加强部件的树脂。
5.根据权利要求1所述的多层配线基板，其中，
所述多个层压绝缘层是包括加强部件的层压绝缘层。
6.一种制造多层配线基板的方法，包括以下步骤：
使用树脂在支撑基板上重复形成配线和绝缘层；以及
去除所述支撑基板，
其中，在形成所述绝缘层的步骤中，在形成一部分所述绝缘层的步骤，由包括加强部件的树脂形成所述绝缘层。
7.根据权利要求6所述的制造多层配线基板的方法，其中，
所述绝缘层由增层树脂制成。
8.根据权利要求6所述的制造多层配线基板的方法，还包括以下步骤：
将两块所述支撑基板粘贴在一起；以及
分离分别形成有所述绝缘层和所述配线的所述两块支撑基板。
9.根据权利要求6所述的制造多层配线基板的方法，还包括以下步骤：
分别将所述两块支撑基板粘贴到保持基板的第一面和第二面上，所述保持基板保持所述两块支撑基板；以及
从所述保持基板分离分别形成有所述绝缘层和所述配线的所述两块支撑基板。
10.根据权利要求6所述的制造多层配线基板的方法，还包括以下步骤：
将半导体芯片安装到所述多层配线基板上。
11.根据权利要求10所述的制造多层配线基板的方法，其中，在安装所述半导体芯片的步骤之后，进行去除所述支撑基板的步骤。
12.根据权利要求1所述的多层配线基板，其中，
所述包括加强部件的绝缘层的厚度等于或小于约100μm。
13.根据权利要求1所述的多层配线基板，其中，
所述包括加强部件的绝缘层的厚度约为15到100μm。
14.根据权利要求6所述的制造多层配线基板的方法，其中，所述包括加强部件的绝缘层的厚度等于或小于约100μm。
15.根据权利要求6所述的制造多层配线基板的方法，
其中，所述包括加强部件的绝缘层的厚度约为15到100μm。
CN 200610111861 2005-08-29 2006-08-29 多层配线基板及其制造方法 Pending CN1925148A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005247862 2005-08-29
JP2005247862 2005-08-29
JP2006122115 2006-04-26

Publications (1)

Publication Number Publication Date
CN1925148A true CN1925148A (zh) 2007-03-07

Family

ID=37817706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610111861 Pending CN1925148A (zh) 2005-08-29 2006-08-29 多层配线基板及其制造方法

Country Status (1)

Country Link
CN (1) CN1925148A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280435A (zh) * 2007-09-27 2011-12-14 新光电气工业株式会社 配线基板及其制造的方法
CN102300396A (zh) * 2010-06-24 2011-12-28 新光电气工业株式会社 配线基板
CN102686053A (zh) * 2011-02-15 2012-09-19 日本特殊陶业株式会社 多层布线基板的制造方法
CN103325762A (zh) * 2012-02-01 2013-09-25 马维尔国际贸易有限公司 具有通孔的球栅阵列封装衬底及其形成方法
CN104582241A (zh) * 2013-10-14 2015-04-29 三星电机株式会社 印制电路板及其制造方法
CN105072826A (zh) * 2015-07-14 2015-11-18 三星半导体(中国)研究开发有限公司 印刷电路板及其制造方法、制造半导体封装件的方法
CN105187014A (zh) * 2015-06-29 2015-12-23 苏州英诺迅科技股份有限公司 一种基于BT基板的GaAs和LDMOS/GaN混合集成微波功率放大器
CN106783795A (zh) * 2015-11-20 2017-05-31 恒劲科技股份有限公司 封装基板
CN111599687A (zh) * 2019-02-21 2020-08-28 奥特斯科技(重庆)有限公司 具有高刚度的超薄部件承载件及其制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280435A (zh) * 2007-09-27 2011-12-14 新光电气工业株式会社 配线基板及其制造的方法
CN102300396A (zh) * 2010-06-24 2011-12-28 新光电气工业株式会社 配线基板
CN102686053A (zh) * 2011-02-15 2012-09-19 日本特殊陶业株式会社 多层布线基板的制造方法
CN103325762A (zh) * 2012-02-01 2013-09-25 马维尔国际贸易有限公司 具有通孔的球栅阵列封装衬底及其形成方法
CN104582241A (zh) * 2013-10-14 2015-04-29 三星电机株式会社 印制电路板及其制造方法
CN105187014A (zh) * 2015-06-29 2015-12-23 苏州英诺迅科技股份有限公司 一种基于BT基板的GaAs和LDMOS/GaN混合集成微波功率放大器
CN105072826A (zh) * 2015-07-14 2015-11-18 三星半导体(中国)研究开发有限公司 印刷电路板及其制造方法、制造半导体封装件的方法
CN106783795A (zh) * 2015-11-20 2017-05-31 恒劲科技股份有限公司 封装基板
CN111599687A (zh) * 2019-02-21 2020-08-28 奥特斯科技(重庆)有限公司 具有高刚度的超薄部件承载件及其制造方法
US11424179B2 (en) 2019-02-21 2022-08-23 AT&S(Chongqing) Company Limited Ultra-thin component carrier having high stiffness and method of manufacturing the same

Similar Documents

Publication Publication Date Title
CN1116790C (zh) 印刷电路板和电子元件组合件及其制造方法
CN1925148A (zh) 多层配线基板及其制造方法
CN1929123A (zh) 多层配线基板及其制造方法
TWI381785B (zh) 佈線板及其製造方法，暨半導體封裝及其製造方法
CN100341127C (zh) 半导体器件
CN1184868C (zh) 制造多层电路板组件的方法
CN100343965C (zh) 具有上下导电层的导通部的半导体装置及其制造方法
CN1189068C (zh) 多层印刷电路板及其制造方法
CN1298034C (zh) 半导体封装及其制造方法
CN1921079A (zh) 配线基板的制造方法
CN1835654A (zh) 配线基板及其制造方法
JP4518113B2 (ja) 電子部品内蔵基板及びその製造方法
CN1798479A (zh) 包括嵌入式芯片的印刷电路板及其制造方法
CN1933697A (zh) 多层配线基板及其制造方法
CN101069459A (zh) 多层印刷线路基板及其制造方法
CN1577813A (zh) 电路模块及其制造方法
CN1750737A (zh) 其上安装有芯片封装模块的印刷电路板及其制造方法
CN1230894C (zh) 半导体封装及其制造方法
CN1863438A (zh) 用于制造嵌入电子元件的印刷电路板的方法
CN1705124A (zh) 半导体器件及其制造方法
CN1835661A (zh) 配线基板的制造方法
CN1649139A (zh) 半导体器件及其制造方法
CN1672473A (zh) 制造有内置器件的基板的方法、有内置器件的基板、制造印刷电路板的方法和印刷电路板
CN1744303A (zh) 用于半导体器件的封装基底、其制造方法以及半导体器件
JP4518114B2 (ja) 電子部品内蔵基板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070307