CN102280435A - 配线基板及其制造的方法 - Google Patents

配线基板及其制造的方法 Download PDF

Info

Publication number
CN102280435A
CN102280435A CN2011102042880A CN201110204288A CN102280435A CN 102280435 A CN102280435 A CN 102280435A CN 2011102042880 A CN2011102042880 A CN 2011102042880A CN 201110204288 A CN201110204288 A CN 201110204288A CN 102280435 A CN102280435 A CN 102280435A
Authority
CN
China
Prior art keywords
strengthening part
wiring substrate
distribution component
insulating barrier
connection pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102042880A
Other languages
English (en)
Inventor
松元俊一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN102280435A publication Critical patent/CN102280435A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种配线基板及其制造方法。所述配线基板包括：配线部件，其通过层叠配线层和绝缘层形成；加强部件，其设置在所述配线部件上使得所述加强部件的一个表面从所述配线部件的一个表面露出，所述加强部件具有从中穿过的导通孔；以及连接焊盘，其分别设置在相应一个导通孔上使得各个所述连接焊盘的一个表面从所述相应一个导通孔中露出。所述加强部件的所述一个表面与各个所述连接焊盘的所述一个表面齐平。

Description

配线基板及其制造的方法
本申请是申请日为“2008年9月27日”的、申请号为“200810148840.7”的、发明名称为“配线基板及其制造的方法”的原专利申请的分案申请。
技术领域
本发明涉及配线基板及其制造方法。更具体地说，本发明涉及通过将加强部件设置在配线部件上所形成的配线基板及其制造方法，其中，所述配线部件是通过在支撑部件上形成配线层和绝缘层之后去除支撑部件而形成的。
背景技术
例如，作为制造其上安装有电子元件的配线基板的方法，存在如下已知方法：在支撑部件上形成所需配线层，其中配线层处于能够从支撑部件上剥离的状态，然后将配线层与支撑部件分离，从而形成配线基板。在这种配线基板制造方法中，在形成积层配线层时存在支撑部件。因此，可以可靠地精确形成积层配线层。此外，在形成积层配线层之后去除支撑部件。因此，可以使制成的配线基板尺寸减小并且电气特性提高。
图1A示出了通过这种制造方法制成的配线基板的例子。按如下方式形成图1A所示的配线基板100，即：通过交替层叠配线层102和绝缘层103形成配线部件101，然后在配线部件101的上部形成上电极焊盘107，在配线部件101的下部形成下电极焊盘108。此外，在上电极焊盘107上分别形成焊料凸点110，并且使下电极焊盘108分别从形成在配线部件101的下表面上的阻焊层109露出。
然而，在从配线基板100上完全去除支撑部件之后，基板自身的机械强度不足。结果，当如图1B所示施加外力时，配线基板100容易变形。
因此，如JP-A-2000-323613所公开的，已经提出了以下方法：通过粘接等方法将加强部件106设置在配线部件101上以包围形成有上电极焊盘107的区域，从而增强了配线基板100的机械强度(在图1A中用点划线表示加强部件106)。
在加强部件106堆叠并固定在配线部件101的表面上的上述构造中，配线基板100的整体厚度增加，因而这种构造不符合减小尺寸的要求。此外，当使加强部件106变薄以使配线基板100尺寸减小时，不能获得足够的机械强度(刚硬度)。因此，当施加外力时，配线基板100容易变形。
发明内容
本发明的示例性实施例针对上述缺点以及上面没有描述的缺点。然而，并不要求本发明克服上述缺点，因此，本发明的示例性实施例可能没有克服任何上述问题。
因此，本发明的一个方面提供了一种配线基板及其制造方法，其中，这种配线基板能够实现机械强度的提高，同时能够实现尺寸减小。
根据本发明的一个或多个方面，半导体器件包括：配线基板，其包括配线部件和框架状加强部件，所述配线部件由层叠的配线层和绝缘层形成，所述框架状加强部件中具有开口，其中配线部件设置在所述开口中，并且用粘接部件将开口的内壁与配线部件的外围侧壁粘接；半导体芯片，其安装在所述配线基板上；以及热辐射部件，其设置成覆盖所述配线基板和所述半导体芯片。
根据本发明的一个或多个方面，所述热辐射部件与所述加强部件和所述半导体芯片热连接。
根据本发明的一个或多个方面，所述配线部件的至少一个表面与所述加强部件的至少一个表面处于同一平面内。
根据本发明的一个或多个方面，所述加强部件包括：阶梯部分，在该阶梯部分中，所述加强部件的表面相对于所述配线部件的表面突起。
根据本发明的一个或多个方面，所述加强部件包括：凸缘，其向所述开口的内侧延伸，并且用粘接部件粘接在所述配线部件上。
根据本发明的一个或多个方面，在制造半导体器件的方法中，所述方法包括：(a)形成配线基板；(b)将半导体芯片布置在所述配线基板上；以及(c)设置热辐射部件以便覆盖所述配线基板和所述半导体芯片。步骤(a)包括：(i)通过将配线层与绝缘层层叠在支撑部件上来形成配线部件；(ii)从配线部件上去除支撑部件；(iii)通过粘合剂将配线部件布置在框架状加强部件的开口中；(iv)将加强部件和配线部件安装到模具中；以及(v)通过对粘合剂加热和加压来使所述粘合剂固化。
根据本发明的一个或多个方面，配线基板包括：配线部件，其通过层叠配线层和绝缘层形成；加强部件，其设置在所述配线部件上使得所述加强部件的一个表面从所述配线部件的一个表面露出，所述加强部件具有从中穿过的导通孔；以及连接焊盘，其分别设置在相应一个所述导通孔上使得各个所述连接焊盘的一个表面从所述相应一个导通孔中露出。所述加强部件的所述一个表面与各个所述连接焊盘的所述一个表面齐平。
根据本发明的一个或多个方面，所述加强部件的表面是粗糙化的。
根据本发明的一个或多个方面，在制造配线基板的方法中，所述方法包括：(a)在支撑部件上形成连接焊盘；(b)通过将配线层与绝缘层层叠在所述支撑部件上来形成配线部件；以及(c)从配线部件上去除支撑部件。在形成所述绝缘层中的任一绝缘层时，步骤(b)包括以下连续步骤：(i)设置加强部件，所述加强部件具有从中穿过的导通孔使得各个所述导通孔设置于相应一个所述连接焊盘处；(ii)将绝缘树脂设置在加强部件上；以及(iii)通过对绝缘树脂加热和加压来使所述绝缘树脂固化，从而在加强部件上形成绝缘层。所述加强部件的一个表面与各个所述连接焊盘的一个表面齐平。
根据本发明，通过层叠配线层和绝缘层形成的配线部件布置在呈框架状的加强部件的开口中，并且用粘接部件将开口的内壁与配线部件的外围侧壁粘接在一起。因此，部分或者整个配线部件位于加强部件中，因而与加强部件堆叠在配线部件上的常规构造相比，可以实现配线基板的尺寸减小。此外，通过用树脂覆盖配线部件侧面侧，可以防止潮气从配线部件的侧面进入。结果，可以提高配线基板的可靠性。
从下面的描述、附图和权利要求书中将更清楚地看出本发明的其他方面和优点。
附图说明
从下面参考附图的更详细的描述中将更清楚地看出本发明的上述和其他方面、特征和优点，其中：
图1A和图1B是用于展示现有技术的配线基板和这种配线基板的问题的视图；
图2A和图2B示出根据本发明第一实施例的配线基板，其中图2A是该配线基板的剖视图，图2B是该配线基板的平面图；
图3A至图3C是示出制造根据本发明第一实施例的配线基板的方法的剖视图(第一步)；
图4A至图4E是示出制造根据本发明第一实施例的配线基板的方法的剖视图(第二步)；
图5A至图5C是示出制造根据本发明第一实施例的配线基板的方法的剖视图(第三步)；
图6A至图6D是示出制造根据本发明第一实施例的配线基板的方法的剖视图(第四步)；
图7A至图7E是示出根据本发明第一实施例的配线基板的第一种至第五种变化形式的剖视图；
图8A至图8D是示出制造根据本发明第一实施例的配线基板的方法的变化形式的剖视图；
图9A和9B示出根据本发明第二实施例的配线基板，其中图9A是示出半导体芯片倒装芯片结合在该配线基板上的状态的剖视图，图9B是该配线基板的平面图；
图10是示出半导体芯片引线结合在根据本发明第二实施例的配线基板上的状态的剖视图；
图11A至图11E是示出制造根据本发明第二实施例的配线基板的方法的剖视图和平面图(第一步)；以及
图12A至图12C是示出制造根据本发明第二实施例的配线基板的方法的剖视图(第二步)。
具体实施方式
下面，将参考附图描述本发明示例性实施例。
图2A和2B是根据本发明第一实施例的配线基板1A的示意图。图2A是配线基板1A的剖视图，图2B是配线基板1A的平面图。
根据本实施例的配线基板1A主要由配线部件30和加强部件50构成。如在后面的制造配线基板1A的步骤中详细描述的，配线部件30通过层叠绝缘层20、20a、20b和配线层18，18a，18b，18c构成(见图5C)。
在配线部件30的表面30a上设置有与用作第一连接端子C1的第一配线层18(下面也称为“连接焊盘18”)连接的焊料凸点29。此外，在配线部件30的背面形成阻焊层22，在阻焊层22中设置开口22X。用作第二连接端子C2的四个配线层18c分别从开口22X露出来。
加强部件50用作配线部件30的加强件。例如，可以使用金属(铜、铝等)、玻璃、陶瓷、硬树脂和镀铜薄板(FR等级为FR-4)作为加强部件50的材料。
此外，加强部件50呈框架形状，在其中心部分中形成开口50X。开口50X的形状形成为与配线部件30的外部形状相对应。具体地说，开口的形状略微大于配线部件30的外部形状。
配线部件30和加强部件50通过热固性粘合剂连接在一起。如上文所述，在开口50X的内壁与配线部件30的外围侧壁之间设置有微小间隙，在该间隙中设置粘合剂36(为了便于理解，在图2中以放大的方式示出了设置粘合剂36的区域)。在这种情况下，粘合剂36的类型不限于热固性粘合剂，也可以采用例如紫外线固化粘合剂等其他粘合剂。
这里，注意配线部件30的厚度W1和加强部件50的厚度W2。根据本实施例的配线基板1A具有以下这种构造，即：配线部件30设置在加强部件50的开口50X中。此外，配线部件30的厚度W1设为小于加强部件50的厚度W2(W2＞W1)。因此，配线基板1A的总厚度等于加强部件50的厚度W2。
相反，如参考图1所描述的，通过将加强部件106堆叠到配线部件101上构成现有技术的配线基板100。因此，如果和本发明一样，配线部件101的厚度采用W1并且加强部件106采用W2，那么配线基板100的厚度为(W1+W2)。
因此，根据本实施例的配线基板1A，和常规构造相比，可以减小在配线部件30与加强部件50相互重叠在一起的维度上的尺寸。在本实施例的情况下，因为配线部件30完全放置在加强部件50中，所以和配线部件30与加强部件50相互堆叠的构造相比，可以使配线基板的厚度减少配线部件30的厚度W1。
接下来，将在下文描述制造上述配线基板1A的方法。图3至图6是展示制造根据本发明第一实施例的配线基板1A的方法的视图。
在制造配线基板1A时，如图3A所示，首先制备支撑部件10。在本实施例中，使用铜箔作为支撑部件10。例如，铜箔的厚度为35μm至100μm。如图3B所示，在支撑部件10上形成抗蚀膜16。例如，可以使用干式膜作为抗蚀膜16。
然后，如图3C所示，通过对抗蚀膜16施加图案化处理在预定部分(与后面所述的连接焊盘18的形成位置相对应的位置)中形成开口16X。在这种情况下，开口16X可以事先形成在如干式膜等抗蚀膜16中，然后再把形成有开口16X的抗蚀膜16设置在支撑部件10上。
然后，如图4A所示，利用支撑部件10作为电镀馈电层，通过电解电镀在支撑部件10上形成作为第一配线层的连接焊盘18。连接焊盘18分别形成在形成于抗蚀膜16中的开口16X中，并且由焊盘表面电镀层25和焊盘主体26组成。
焊盘表面电镀层25具有由金膜、钯膜和镍膜形成的结构。为了形成连接焊盘18，首先通过顺序地电镀金膜、钯膜和镍膜来形成焊盘表面电镀层25，然后通过在焊盘表面电镀层25上进行电镀形成由铜制成的焊盘主体26。
然后，如图4B所示，在通过这种方式形成连接焊盘18之后去除抗蚀膜16，在这种情况下，连接焊盘18用作后面描述的第一连接端子C1。
然后，如图4C所示，在支撑部件10上形成用于覆盖连接焊盘18的第一绝缘层20。可以使用例如环氧树脂、聚酰亚胺树脂等树脂材料作为第一绝缘层20的材料。作为形成第一绝缘层20的方法的实例，在支撑部件10上层叠树脂膜，然后通过在130℃至150℃的温度下施加热处理并同时对树脂膜加压来使该树脂膜固化，从而可以形成第一绝缘层20。
然后，如图4D所示，通过激光束加工法在形成于支撑部件10上的第一绝缘层20中形成第一导通孔20X，以露出连接焊盘18。在这种情况下，可以通过借助光刻法使感光树脂膜图案化来形成第一绝缘层20。作为选择，可以使用通过丝网印刷提供开口的使树脂膜图案化的方法。
然后，如图4E所示，形成经第一导通孔20X与形成在支撑部件10上的连接焊盘18(构成第一配线层)连接的第二配线层18a。第二配线层18a由铜(Cu)制成，并形成在第一绝缘层20上。例如，通过半加成法形成第二配线层18a。
具体地说，首先，通过无电电镀法或溅射法在第一导通孔20X中并在第一绝缘层20上形成铜种晶层(未示出)。然后，形成具有与第二配线层18a相对应的开口的抗蚀膜(未示出)。然后，利用铜种晶层作为电镀馈电层，通过电解电镀法在抗蚀膜的开口中分别形成铜层图案(未示出)。
然后，去除抗蚀膜，然后再通过使用铜层图案作为掩模对铜种晶层蚀刻来获得第二配线层18a。在这种情况下，除了上述半加成法以外，可以采用例如减成法等多种配线形成方法作为形成第二配线层18a的方法。
然后，如图5A所示，通过重复与上述步骤类似的步骤，在支撑部件10上形成用于覆盖第二配线层18a的第二绝缘层20a。然后，在第二配线层18a上的第二绝缘层20a的多个部分中形成第二导通孔20Y。然后，在支撑部件10上的第二绝缘层20a上形成分别通过第二导通孔20Y与第二配线层18a连接的第三配线层18b。
然后，在支撑部件10上形成用于覆盖第三配线层18b的第三绝缘层20b。然后，在第三配线层18b上的第三绝缘层20b的多个部分中形成第三导通孔20Z。然后，在支撑部件10上的第三绝缘层20b上形成分别通过第三导通孔20Z与第三配线层18b连接的第四配线层18c。
然后，在支撑部件10上的第四配线层18c上形成其中设置有开口22X的阻焊膜22。因此，从阻焊膜22中的开口22X露出的第四配线层18c起到第二连接端子C2的作用。在这种情况下，根据具体情况，可以在阻焊膜22的开口22X中的第四配线层18c上分别形成由镍/金镀层制成的接触层43(见图10)。
按照这种方式，在支撑部件10上的连接焊盘18(第一连接端子C1)上分别形成所需的积层配线层。在上述实例中，形成了四层积层配线层(第一配线层18至第四配线层18c)。但是，也可以形成n层(n为大于等于1的整数)积层配线层。
然后，如图5B所示，去除用作支撑部件的支撑部件10。可以通过使用氯化铁(III)水溶液、氯化铜(II)水溶液、过硫酸铵水溶液等的湿式蚀刻去除支撑部件10。此时，因为焊盘表面电镀层25形成在连接焊盘18的最外面的表面上，所以可以相对于连接焊盘18和第一绝缘层20选择性地蚀刻支撑部件10并可以将其去除。结果，用作第一连接端子C1的连接焊盘18从第一绝缘层20露出来，并且形成了通过层叠配线层18、18a、18b、18c和绝缘层20、20a、20b构成的配线部件30。
在这种情况下，如图5C所示，可以采用焊料凸点29(结合金属)分别形成在连接焊盘18上的构造。在从第一绝缘层20露出的连接焊盘18上印刷焊料，然后把上面印刷有焊料的配线部件30装入回流炉并对其进行回流操作，从而可以获得焊料凸点29。
当如上所述地形成配线部件30时，随后进行连接配线部件30与加强部件50的操作。顺便提及，如图6A示意性所示，去除支撑部件10的配线部件30有时候会因在配线部件30中产生的应力或其自重而翘曲。在下面的描述中，将以在配线部件30产生翘曲为假设进行描述。在图6A至图8D中，为了便于图示，省略了对各配线层和各绝缘层的展示，并且以简化的方式示出了配线部件30。
在将配线部件30与加强部件50连接时，首先将粘合剂36设置在配线部件30或加强部件50中的至少一个部件上，并且还将配线部件30放置在加强部件50的开口50X中。在本实施例中，如图6B所示，示出了粘合剂36设置在形成于加强部件50中的开口50X的内壁上的实例。此时，粘合剂36处于未固化的状态，因而配线部件30通过粘合剂36临时固定在加强部件50上。
在这种情况下，通过加强部件制造步骤形成加强部件50，该步骤与配线部件30的制造步骤分开进行。例如，当使用金属板(铜板等)时，可以通过对铜板进行冲压操作来形成加强部件50。
如图6C所示，将临时固定在一起的配线部件30和加强部件50安装在模具19上。模具19由上模具19a、下模具19b和加热装置(未示出)构成。在模具19上形成有与形成在配线部件30与加强部件50之间的阶梯部分相对应的突起部分19c。此外，在突起部分19c的顶端部分上形成有与设置焊料凸点29的位置相对应的空腔部分19d。相反，在本实施例中，下模具19b呈平板形状。
在模具19中，将临时固定在一起的配线部件30和加强部件50放置在下模具19b上，然后向下移动上模具19a。因此，即使配线部件30产生翘曲，也可以通过向配线部件30按压上模具19a的突起部分19c来校正配线部件30的这种翘曲，使配线部件30变平。此时，因为在突起部分19c的顶端形成有空腔部分19d，所以焊料凸点29不会变形。
图6C示出了将配线部件30和加强部件50安装在模具19上并且通过上模具19a校正配线部件30的翘曲的状态。一旦配线部件30和加强部件50以这种方式安装在模具19上，就通过加热装置对粘合剂36进行加热处理，从而使粘合剂36热固化。因此，配线部件30和加强部件50完全固化，从而制成了配线基板1A。
图6D示出了从模具19中取出来的配线基板1A。在本实施例的制造方法中，在粘合剂36的热固化处理过程中通过模具19校正配线部件30的翘曲。因此，可以高精度地获得配线基板1A。
在这种情况下，当使用由多个基板形成的基板作为支撑部件10时，在完成图5B或图5C所示的前述处理之后，必须把配线部件30切割(切块等)成与单个配线基板1A相对应的区域。因此，增加了把配线基板1A分成单个零件的步骤。
此外，在第一实施例中，使用形成在支撑部件10上的第一绝缘层20侧作为安装半导体芯片11的芯片安装表面。但是，可以使用第一绝缘层20侧作为与外部器件连接的外部器件安装表面，而使用第三绝缘层20b侧作为芯片安装表面。
此外，预先进行使加强部件50的开口50X的内表面粗糙化的处理，然后把粘合剂36设置在粗糙化的内表面上。因此，在对粘合剂36进行热固化处理时可以使粘合剂36与加强部件50更牢固地粘合，从而可以提高可连接的可靠性。
图7A至图7E分别示出了作为第一实施例的配线基板1A的变化形式的各种配线基板1B至1F。在图7A至图7E中，与图2至图6所示构造相对应的构造用相同的附图标记表示，并省略对其的描述。
根据第一变化形式的图7A所示的配线基板1B构造成配线部件30的表面30a与加强部件50的表面50a处于同一平面(共面表面)内。因为以这种方式构造的配线基板1B的表面没有不平坦的地方，所以可以易于进行施加在配线基板1B表面上的处理(例如，将半导体芯片安装在焊料凸点29上的安装处理等)。这里，配线部件30的表面30a与加强部件50的表面50a可以构造成至少它们的一个表面处于同一平面内。
根据第二变化形式的图7B所示的配线基板1C构造成在配线部件30与加强部件50之间形成使配线部件30凹陷的阶梯部分，并且还用热辐射部件60覆盖放置在开口50X中的配线部件30。具体地说，本变化形式构造成当把半导体芯片11安装到配线部件30上时，半导体芯片11的背面与热辐射部件60相互热连接。
有利的是，热辐射部件60应当由导热性能良好的铜或铝形成。在这种情况下，有利的是，加强部件50也应当由与热辐射部件60相同的材料形成。结果，可以增强加强部件50与热辐射部件60之间的机械可连接性，而且还可以改善它们之间的热连接。
这样，根据本发明的配线基板1C，可以通过热辐射部件60辐射由半导体芯片11产生的热。因此，可以改善配线基板1C的热特性。此外，因为开口50X被热辐射部件60封闭，所以加强部件50自身也被热辐射部件60加固。因此，与前述配线基板1A和1B相比，可以进一步增强配线基板1C的机械强度。
根据第三变化形式的图7C所示的配线基板1D具有在加强部件51上形成凸缘51Y的特征。凸缘51Y与加强部件51形成一体并向开口51X的内侧延伸。此外，在本变化形式中，凸缘51Y形成为与设置在加强部件51中的配线部件30的表面30a相对。
凸缘51Y以这种方式形成在加强部件51上，因而可以增加配线部件30与加强部件51之间的相对面积。因此，可以增加在配线部件30与加强部件51设置粘合剂36的面积。结果，可以增加粘合剂36在配线部件30与加强部件51之间的粘合强度，从而可以提高配线基板1D的可靠性。
此外，因为凸缘51Y与加强部件51形成一体，所以这种凸缘51Y用作一种肋，并且可以增加加强部件51的刚硬度(形状刚性)。结果，可以提高加强部件51对配线部件30的加强能力，并且可以从这方面提高配线基板1D的可靠性。
根据第四变化形式的图7D所示的配线基板1E具有与根据第三变化形式的图7C所示的配线基板1D基本相同的构造。在配线基板1D中，与加强部件51形成一体的凸缘51Y构造成与配线部件30的表面30a相对。相反，本变化形式的特征是形成在加强部件52上的凸缘52Y构造成与配线部件30的背面(阻焊层22)相对。根据本变化形式的配线基板1E可以获得与根据第三变化形式的上述配线基板1D相似的优点。
根据第五变化形式的图7E所示的配线基板1F具有热辐射部件60设置在根据第三变化形式的前述配线基板1D上的特征。和参考图7B描述的配线基板1C一样，借助这种构造也可以实现热特性的提高和机械强度的提高。
图8A至图8C示出了制造上述配线基板1D的方法，图8D示出了制造上述配线基板1E的方法。在这种情况下，类似地使用制造图3A至图5C所示的配线部件30的方法并且该方法包含在制造根据第一实施例的参考图3A至图6D描述的配线基板1A的方法中，但是只有将配线部件30连接到加强部件51的步骤是不同的。因此，在下面的描述中，将只描述将配线部件30连接到加强部件51的步骤。此外，在图8A至图8C所示的构造中，与图3A至图6D所示构造相对应的构造用相同的附图标记表示，并在此省略对其的描述。
在制造根据本实施例的配线基板1D的过程中，如图8A所示，将粘合剂36设置在加强部件51的开口51X的内壁和凸缘51Y的内壁上，以将配线部件30与加强部件51连接。然后，从未形成凸缘51Y的一侧将配线部件30安装到开口51X中。因而，配线部件30临时固定在加强部件51上。
然后，如图8B所示，把临时固定在一起的配线部件30与加强部件51安装到模具19中。用于本变化形式的模具19构造成使突起部分19c可以插入凸缘51Y中。
当把临时固定在一起的配线部件30与加强部件51放置在下模具19b上时，使上模具19a向下移动，从而校正配线部件30的翘曲。此时，在本变化形式中，因为配线部件30的外周推压在凸缘51Y上，所以可以可靠地进行配线部件30与凸缘51Y之间的连接(粘合)。然后，通过加热设备对粘合剂36施加加热处理，并因此使配线部件30与加强部件51完全固定，从而制成了配线基板1D。图8C示出了从模具19中取出来的配线基板1D。
此外，如图8D所示，在用于制造配线基板1E的模具19中，插入凸缘52Y的突起部分19c形成在下模具19b上。因此，突起部分19c相对地向上推压配线部件30，并因此可以校正配线部件30的翘曲。结果，与配线基板1D的制造方法类似，可以高精度地制成配线基板1E。
接下来，将在下面描述根据本发明第二实施例的配线基板1G及其制造方法。
图9A和图9B是示出根据本发明第二实施例的配线基板1G的视图，图11A至图11E和图12A至图12C示出了制造根据本发明第二实施例的配线基板1G的方法。在图9A至图12C中，与图2A至图8D所示构造相对应的构造用相同的附图标记表示，并在此省略对其的描述。
首先，参考下面的图9A和9B来描述配线基板1G的构造。图9A是配线基板1G的剖视图，半导体芯片11倒装芯片结合在该配线基板1G上，图9B是示出去除了配线基板1G的半导体芯片11的状态的视图。
根据本实施例的配线基板1G主要由配线部件32和加强部件53构成。与第一实施例一样，配线基板32通过层叠绝缘层20、20a、20b和配线层18、18a、18b、18c构成。
加强部件53起到配线部件32的加强件的作用。本实施例的特征是，加强部件53设置在形成于加强部件53上的多个绝缘层20、20a、20b中的任一绝缘层中。具体地说，本实施例的特征是加强部件53嵌在第一绝缘层20中。
例如，可以使用金属(铜、铝等)、玻璃、陶瓷、硬树脂和镀铜薄板(FR等级为FR-4)作为加强部件53的材料。此外，导通孔53X形成在加强部件53中，并处于与连接焊盘18的形成位置相对应的位置。如图9B所示，连接焊盘18分别通过导通孔53X暴露于外部。因此，如图9A所示，半导体芯片11可以倒装芯片结合在用作第一连接端子C1的连接焊盘18上。
加强部件53通过第一绝缘层20固定在配线部件32中。第一绝缘层20由诸如环氧树脂、聚酰亚胺树脂等热固性树脂材料制成。当把未固化的第一绝缘层20设置在加强部件53上然后使第一绝缘层20固化时，加强部件53可以设置在第一绝缘层20中。
这里，注意配线部件32的厚度W3和加强部件53的厚度W4。根据本实施例的配线基板1G具有以下这种构造，即：加强部件53设置在配线部件32的第一绝缘层20中。此外，加强部件53的厚度W4设为小于配线部件32的厚度W3(W4＜W3)。因此，配线基板1G的总厚度等于配线部件32的厚度W3。
因此，与常规构造相比，根据本实施例的配线基板1G可以减少在配线部件32与加强部件53相互重叠的维度上的尺寸。在本实施例的情况下，因为加强部件53完全放置在配线部件32中，所以和配线部件32与加强部件53相互堆叠的构造相比，可以使配线基板的厚度减少加强部件53的厚度W4。
如图9所示的配线基板1G示出了半导体芯片11安装在设置有加强部件53一侧的表面上的实例。在这种情况下，如图10所示，半导体芯片11可以安装在形成有配线基板1G的阻焊层22一侧的表面上。此外，倒装芯片结合和图10所示的引线结合连接都可以用于使半导体芯片11与配线基板1G连接。这同样适用于上述配线基板1A-1F，并且半导体芯片11(电子元件等)可以安装在所有配线基板1A-1F中的配线部件30的两个表面上。在这种情况下，出于保护配线11a等的目的，在安装有半导体芯片11的表面上形成模塑树脂55(密封树脂)。
接下来，将在下面描述制造上述配线基板1G的方法。参考第一实施例的图3A至图4A所示的制造过程与根据本实施例的制造方法的制造过程相似，并将在此省略其描述。
如图11A所示，在支撑部件10上形成用作第一配线层的连接焊盘18，然后使用粘合剂(未示出)将加强部件53设置(固定)在支撑部件10上。图11B示出了加强部件53设置在支撑部件10上的状态。
在加强部件53的与连接焊盘18形成位置相对应的位置形成导通孔53X。如图11C所示，在把加强部件53放置在支撑部件10上的情况下，连接焊盘18分别从导通孔53X露出来。此外，使加强部件53的表面粗糙化。对于使表面粗糙化的方法，可以考虑利用蚀刻剂以化学方式使表面粗糙化，或者利用喷砂处理以物理方式使表面粗糙化。
在本实施例中，通过使用粘合剂使加强部件53固定在支撑部件10上。如果不存在加强部件53在支撑部件10上发生多余移动的危险，那么不必始终用粘合剂固定加强部件53。
如上文所述，将加强部件53放置在支撑部件10上，然后如图11D所示，在支撑部件10上形成用于覆盖连接焊盘18和加强部件53的第一绝缘层20。使用诸如环氧树脂、聚酰亚胺树脂等树脂材料作为第一绝缘层20的材料。作为形成第一绝缘层20的方法的实例，在支撑部件10上层叠树脂膜，然后通过在130℃至150℃的温度下施加热处理并同时按压树脂膜来使该树脂膜固化，从而可以形成第一绝缘层20。
按照这种方式，因为通过加热并同时按压树脂膜来使该树脂膜固化，所以即使在将加强部件53放置在支撑部件10上的情况下，也可以形成第一绝缘层20以覆盖加强部件53。因此，加强部件53嵌在第一绝缘层20中。
然后，如图11E所示，通过激光束加工法在形成于支撑部件10上的第一绝缘层20中形成第一导通孔20X，以露出连接焊盘18。然后，如图12A所示，例如，通过半加成法或减成法，在支撑部件10上分别形成经第一导通孔20X与连接焊盘18连接的第二配线层18a。
然后，如图12B所示，通过重复与上述步骤类似的步骤，在支撑部件10上形成各绝缘层20a、20b和各配线层18b、18c。然后，在支撑部件10上的第四配线层18c上形成其中设置有开口22X的阻焊膜22。因此，从阻焊膜22中的开口22X露出的第四配线层18c起到第二连接端子C2的作用。
按照这种方式，在支撑部件10上的连接焊盘18(第一连接端子C1)和加强部件53上分别形成所需的积层配线层。在上述实例中，形成了四层积层配线层(第一配线层18至第四配线层18c)。但是，也可以形成n层(n为大于等于1的整数)积层配线层。
然后，如图12C所示，去除支撑部件10。可以通过使用氯化铁(III)水溶液、氯化铜(II)水溶液、过硫酸铵水溶液等的湿式蚀刻去除支撑部件10。
此时，因为焊盘表面电镀层25形成在连接焊盘18的最外面的表面上，所以可以相对于连接焊盘18和第一绝缘层20选择性地蚀刻支撑部件10，并可以将其去除。结果，用作第一连接端子C1的连接焊盘18从第一绝缘层20露出来，并且形成了通过层叠配线层18、18a、18b、18c和绝缘层20、20a、20b构成的配线部件32。此外，加强部件53同时从第一绝缘层20露出来。
此外，有利的是，应当采用不能被支撑部件10的蚀刻剂蚀刻的材料作为加强部件53的材料。然而，在图11B所示步骤中，当选择了受到支撑部件10的蚀刻剂影响的材料时，可以通过不受支撑部件10的蚀刻剂影响的粘合剂将加强部件53粘贴在支撑部件10上，或者在加强部件53上形成不受支撑部件10的蚀刻剂影响的抗蚀膜。
此外，如图12C所示，在上述工序结束之后，可在连接焊盘18上形成焊料凸点29(结合金属)。
如上文所述，在本实施例的制造方法中，除了图11B和图11C所示的将加强部件53设置在支撑部件10上的步骤以外，在使用支撑部件10形成配线部件之后，可以采用已知的去除支撑部件10的方法。因此，可以容易地制出能够实现尺寸减小的配线基板1G，而不需要大量的制造设备投入。
在上述的第二实施例中，示出了在从顶部观看时加强部件53的形状设为小于第一绝缘层20的形状的实例。但是，在从顶部观看时加强部件53的形状可以等于第一绝缘层20的形状。
此外，在上述的第二实施例中，示出了加强部件53形成在配线部件32的几乎整个表面上(除了连接焊盘18的形成位置以外)的实例。但是，加强部件53不必始终设置在配线部件32的整个表面上，而是加强部件53可以部分地设置在需要加强的位置上。此外，加强部件53可以呈类似框架的形状，在该框架形状中，连接焊盘18(第一连接端子)的形成区域是敞开的。
虽然已经参考本发明的一些示例性实施例示出并描述了本发明，但是本领域所属技术人员应当理解，在不脱离由所附权利要求书定义的本发明精神和范围的情况下，可以在形式和细节上进行各种变化。因此，所附权利要求书包括落入本发明的实质精神和范围内的所有这些变化和修改。
本申请基于并要求2007年9月27日提交的日本专利申请No.2007-250807的优先权，在此通过引用的方式将该日本专利申请的全部内容并入本文。

Claims (3)

1.一种配线基板，包括：
配线部件，其通过层叠配线层和绝缘层形成；
加强部件，其设置在所述配线部件上使得所述加强部件的一个表面从所述配线部件的一个表面露出，所述加强部件具有从中穿过的导通孔；以及
连接焊盘，其分别设置在相应一个导通孔上使得各个所述连接焊盘的一个表面从所述相应一个导通孔中露出，
其中，所述加强部件的所述一个表面与各个所述连接焊盘的所述一个表面齐平。
2.根据权利要求1所述的配线基板，
其中，所述加强部件的表面是粗糙化的。
3.一种制造配线基板的方法，所述方法包括：
(a)在支撑部件上形成连接焊盘；
(b)通过将配线层和绝缘层层叠在所述支撑部件上来形成配线部件；以及
(c)从配线部件上去除所述支撑部件；
其中，在形成述绝缘层中的任一绝缘层时，步骤(b)包括以下连续步骤：
(i)设置加强部件，所述加强部件具有从中穿过的导通孔，使得各个导通孔设置于相应一个所述连接焊盘处；
(ii)将绝缘树脂设置在所述加强部件上；以及
(iii)通过对所述绝缘树脂加热和加压来使所述绝缘树脂固化，从而在所述加强部件上形成绝缘层，并且
其中，所述加强部件的一个表面与各个所述连接焊盘的一个表面齐平。
CN2011102042880A 2007-09-27 2008-09-27 配线基板及其制造的方法 Pending CN102280435A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-250807 2007-09-27
JP2007250807A JP5025399B2 (ja) 2007-09-27 2007-09-27 配線基板及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2008101488407A Division CN101399248B (zh) 2007-09-27 2008-09-27 配线基板及其制造的方法

Publications (1)

Publication Number Publication Date
CN102280435A true CN102280435A (zh) 2011-12-14

Family

ID=40506896

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008101488407A Expired - Fee Related CN101399248B (zh) 2007-09-27 2008-09-27 配线基板及其制造的方法
CN2011102042880A Pending CN102280435A (zh) 2007-09-27 2008-09-27 配线基板及其制造的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2008101488407A Expired - Fee Related CN101399248B (zh) 2007-09-27 2008-09-27 配线基板及其制造的方法

Country Status (5)

Country Link
US (1) US20090084585A1 (zh)
JP (1) JP5025399B2 (zh)
KR (1) KR20090033004A (zh)
CN (2) CN101399248B (zh)
TW (1) TW200921874A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI557855B (zh) * 2011-12-30 2016-11-11 旭德科技股份有限公司 封裝載板及其製作方法
CN103379726A (zh) * 2012-04-17 2013-10-30 景硕科技股份有限公司 线路积层板的复层线路结构
KR101369150B1 (ko) * 2013-10-15 2014-03-04 주식회사 에스아이 플렉스 단차 지그를 이용한 인쇄공법
JP6151461B2 (ja) * 2014-09-27 2017-06-21 インテル コーポレイション 単一方向の加熱を用いる強化ガラスを使用する基板の反り制御
US11081371B2 (en) * 2016-08-29 2021-08-03 Via Alliance Semiconductor Co., Ltd. Chip package process
JP6693850B2 (ja) * 2016-09-30 2020-05-13 新光電気工業株式会社 キャリア基材付き配線基板、キャリア基材付き配線基板の製造方法
US11778293B2 (en) 2019-09-02 2023-10-03 Canon Kabushiki Kaisha Mounting substrate to which image sensor is mounted, sensor package and manufacturing method thereof
CN113131291B (zh) * 2021-03-11 2023-05-12 东莞市晟合科技有限公司 一种搭载电子元器件的连接线及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1835661A (zh) * 2005-03-15 2006-09-20 新光电气工业株式会社 配线基板的制造方法
JP2006261246A (ja) * 2005-03-15 2006-09-28 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
CN1925148A (zh) * 2005-08-29 2007-03-07 新光电气工业株式会社 多层配线基板及其制造方法
JP2007073766A (ja) * 2005-09-07 2007-03-22 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
KR100823767B1 (ko) * 1999-09-02 2008-04-21 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
US7795714B2 (en) * 2004-08-06 2010-09-14 Supertalent Electronics, Inc. Two step molding process secured digital card manufacturing method and apparatus
JP2006179606A (ja) * 2004-12-21 2006-07-06 Nitto Denko Corp 配線回路基板
JP4619214B2 (ja) * 2005-07-04 2011-01-26 日東電工株式会社 配線回路基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1835661A (zh) * 2005-03-15 2006-09-20 新光电气工业株式会社 配线基板的制造方法
JP2006261246A (ja) * 2005-03-15 2006-09-28 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
CN1925148A (zh) * 2005-08-29 2007-03-07 新光电气工业株式会社 多层配线基板及其制造方法
JP2007073766A (ja) * 2005-09-07 2007-03-22 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法

Also Published As

Publication number Publication date
CN101399248B (zh) 2011-12-28
TW200921874A (en) 2009-05-16
JP5025399B2 (ja) 2012-09-12
CN101399248A (zh) 2009-04-01
US20090084585A1 (en) 2009-04-02
JP2009081358A (ja) 2009-04-16
KR20090033004A (ko) 2009-04-01

Similar Documents

Publication Publication Date Title
CN101399248B (zh) 配线基板及其制造的方法
KR100437437B1 (ko) 반도체 패키지의 제조법 및 반도체 패키지
CN102098876B (zh) 用于电路基板的制造工艺
KR101176814B1 (ko) 반도체 ｉｃ 내장 기판 및 그 제조 방법
JP5306634B2 (ja) 配線基板及び半導体装置及び配線基板の製造方法
CN101257775A (zh) 制造布线基板的方法和制造电子元件装置的方法
US20090139751A1 (en) Wiring substrate and manufacturing method thereof
CN102119588B (zh) 元器件内置模块的制造方法及元器件内置模块
KR20060049008A (ko) 전자 부품 내장형 기판 및 이의 제조 방법
CN104428892A (zh) 用于基板核心层的方法和装置
US20090283302A1 (en) Printed circuit board and manufacturing method thereof
US20120320549A1 (en) Conductor Structural Element and Method for Producing a Conductor Structural Element
EP1447845A2 (en) Package of electronic components and method for producing the same
CN107770946B (zh) 印刷布线板及其制造方法
KR20090048337A (ko) 반도체 패키지용 부품 및 반도체 패키지용 부품의 제조 방법
JP2016048768A (ja) 配線板及び半導体装置の製造方法
KR101602725B1 (ko) 에이씨에프를 이용한 임베디드 연성회로기판의 제조방법
KR100693146B1 (ko) 다층 인쇄회로기판의 제조방법
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP6387226B2 (ja) 複合基板
KR20180072395A (ko) 인쇄회로기판 및 패키지
KR101119306B1 (ko) 회로기판의 제조방법
JP6735793B2 (ja) 複合基板及びリジッド基板
KR100797693B1 (ko) 칩 내장형 인쇄회로기판의 제조방법
KR102691317B1 (ko) 인쇄회로기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111214