CN101257775A - 制造布线基板的方法和制造电子元件装置的方法 - Google Patents

制造布线基板的方法和制造电子元件装置的方法 Download PDF

Info

Publication number
CN101257775A
CN101257775A CNA2008100826247A CN200810082624A CN101257775A CN 101257775 A CN101257775 A CN 101257775A CN A2008100826247 A CNA2008100826247 A CN A2008100826247A CN 200810082624 A CN200810082624 A CN 200810082624A CN 101257775 A CN101257775 A CN 101257775A
Authority
CN
China
Prior art keywords
wiring layer
layer
metal forming
temporary base
metal foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100826247A
Other languages
English (en)
Inventor
小林和弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN101257775A publication Critical patent/CN101257775A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及制造布线基板的方法和制造电子元件装置的方法。在制造布线基板的方法中，首先获得一种结构，其中基础层设置在临时基板的布线形成区域中，并且尺寸大于该基础层的可剥离多层金属箔设置在该基础层上并部分粘合到该临时基板的布线形成区域的外围部分，该可剥离多层金属箔通过以可剥离的状态临时粘合第一金属箔和第二金属箔而构成。然后在可剥离多层金属箔上形成组合布线层，并通过切割基础层、可剥离多层金属箔和组合布线层形成在该临时基板上的结构的与基础层的外围部分相对应的部分，将可剥离多层金属箔与临时基板分离，从而获得其中组合布线层形成在可剥离多层金属箔上的布线构件。

Description

制造布线基板的方法和制造电子元件装置的方法
技术领域
本发明涉及一种制造布线基板的方法以及一种制造电子元件装置的方法，尤其涉及一种制造可应用于电子元件的安装基板的布线基板的方法和一种制造用于将电子元件安装在布线基板上的电子元件装置的方法。
背景技术
在现有技术中，对于在其上安装电子元件的布线基板，提出了一种方法，其中以可剥离的状态在临时基板上形成预定的组合(built-up)布线层，然后将该组合布线层与临时基板分离以获得布线基板。在专利文献1(专利申请公报(特开)2005-236244，图1到图6)中，阐述了一种方法，其中使用载体通过铜箔在树脂基板上形成组合布线层，该载体具有其中两片铜箔通过可剥离层粘合的结构，然后通过使用载体沿铜箔的边界将铜箔从树脂基板剥离来将上铜箔与组合布线层分离，以获得布线基板。
另外，在专利文献1中(专利申请公报(特开)2005-236244，图7到图10)中，作为另一种模式还阐述了一种方法，其中通过粘合层将铜箔的外围侧粘合到树脂基板上并且在树脂基板上形成组合布线层，然后通过切割布线基板的粘合层的内侧部分使铜箔和组合布线层与树脂基板分离，以获得布线基板。
另外，在专利文献2(专利申请公报(特开)2004-235323)中，也阐述了一种方法，其中第一金属层和第二金属层叠置，以通过粘合膜粘贴在核心基板上，以使得第一金属层的外围比第二金属层的外围位于更内侧，然后在第二金属层上形成组合布线层，并随后通过切割布线基板的第一金属层的外围部分将第二金属层和组合布线层与第一金属层和核心基板分离。
另外，在专利文献3(专利申请公报(特开)2004-87701)中，也阐述了一种方法，其中尺寸小于载体板的离型膜(release film)和尺寸基本等于载体板的金属基底通过粘合层粘贴到载体板上，然后在金属基底上形成金属垫(pad)，并随后通过切割布线基板的离型膜的外围部分将金属基底与离型膜和载体板分离。
然而，在上述专利文献1和2中，组合布线层的刚性差。因此，当将组合布线层与各个基板分离时，在某些情况下，这种组合布线层可能变形或者布线或绝缘层可能损坏。结果，不能完全满足制造成品率和可靠性。
发明内容
本发明的目的在于提供一种制造布线基板的方法以及一种制造用于将电子元件安装在布线基板上的电子元件装置的方法，在通过将组合布线层与临时基板分离来获得布线基板的制造方法中，在以可剥离的状态在临时基板上形成组合布线层后，该制造布线基板的方法能够高成品率和高可靠性地将组合布线层与临时基板分离。
本发明涉及一种制造布线基板的方法，该方法包括如下步骤：获得一种结构，在该结构中，基础层(underlying layer)设置在临时基板的布线形成区域中，并且尺寸大于该基础层的可剥离多层金属箔设置在该基础层上并且部分地粘合到该临时基板的布线形成区域的外围部分，该可剥离多层金属箔通过以可剥离的状态将第一金属箔和第二金属箔进行临时粘合而构成；在该可剥离多层金属箔上形成组合布线层；以及通过切割其中该基础层、该可剥离多层金属箔和该组合布线层形成在该临时基板上的结构的与该基础层的外围部分相对应的部分，将该可剥离多层金属箔与该临时基板分离，从而获得其中该组合布线层形成在该可剥离多层金属箔上的布线构件。
在本发明的一个优选模式中，将半固化预浸料坯(prepreg)用作该临时基板的材料。该基础层(金属箔、离型膜、或离型剂)设置在该预浸料坯的布线形成区域中，并且该可剥离多层金属箔经由该基础层设置在该预浸料坯上，以使尺寸大于该基础层的可剥离多层金属箔在该布线形成区域的外侧与预浸料坯的外围部分接触。按照以下的方式构造该可剥离多层金属箔：以可以相互剥离的状态临时粘合该第一金属箔和该第二金属箔。
然后，通过对该预浸料坯、该基础层以及该可剥离多层金属箔进行加热/加压，来使该预浸料坯固化，从而获得该临时基板。另外，同时，该基础层和该可剥离多层金属箔的外围部分粘合到该临时基板上。此时，当该基础层由金属箔形成时，这两个金属箔在它们的交叠区域简单地彼此接触。在这种情况下，该基础层和该可剥离多层金属箔可以类似地通过粘合层粘合到该临时基板上。
然后，在该可剥离多层金属箔上形成连接到该可剥离多层金属箔的预定组合布线层。然后，切割该结构的与该基础层的外围相对应的其中该基础层、该可剥离多层金属箔以及该组合布线层形成在该临时基板上的部分。因此，可以获得其中该基础层和该可剥离多层金属箔相互交叠的区域，并且可以容易地分离该基础层和该可剥离多层金属箔。通过这种方式，可以通过将该可剥离多层金属箔与该临时基板分离来获得其中该组合布线层形成在该可剥离多层金属箔上的布线构件。
在本发明中，相对较大刚性的厚可剥离多层铜箔存在于与该临时基板分离的布线构件中。因此，当将该布线构件与该临时基板分离时，该第一金属箔用作该组合布线层的支撑板。因此，当将该布线构件与该临时基板分离时，可以防止该组合布线层变形或者布线层或夹层绝缘层损坏的情形。结果，该布线构件能够高成品率和高可靠性地与该临时基板分离。
另外，当该临时基板由预浸料坯形成时，可以通过利用在该预浸料坯的固化过程中导致的粘合功能将该基础层和该可剥离多层金属箔的外围部分粘合到该临时基板上，而不需要特别提供粘合层。因此，可以通过非常简单的方法获得其中该基础层和该可剥离多层金属箔粘合到该临时基板上的结构。
另外，在本发明的该优选模式中，在该可剥离多层金属箔中，该第一金属箔的膜厚被设置为大于该第二金属箔的膜厚。该可剥离多层金属箔可以粘合到该临时基板上，以使该第一金属箔面对该临时基板侧，或者相反地，该可剥离多层金属箔可以粘合到该临时基板上，以使该第二金属箔面对该临时基板侧。当该可剥离多层金属箔可以粘合到该临时基板，以使该第一金属箔面对该临时基板侧时，在将布线构件与该临时基板分离并随后通过利用暴露的第二金属箔形成连接到组合布线层的布线层之后，剥离该第一金属箔。例如，通过该半加成方法将该第二金属箔用作种子层来形成预定膜厚的布线层。
相反地，当该可剥离多层金属箔可以粘合到该临时基板上，以使该第二金属箔面对该临时基板侧时，在将该布线构件与该临时基板分离并随后通过对暴露的第一金属箔进行构图而形成布线层之后，剥离该第二金属箔。通过这种方式，可以制造没有核心基板的柔性布线基板。
在本发明的布线基板中，电子元件(半导体芯片)倒装(flip-chip)连接到最上布线层或最下布线层，并且外部连接端子设置到相对侧上的布线层。由此，完成了电子元件装置。
可以将安装电子元件的定时设置在获得各个布线基板之后或者在该临时基板上形成该组合布线层之后。当在该临时基板仍然存在的状态下安装电子元件时，该结构几乎不会受到弯曲(bowing)的影响，由此传送和处理变得容易。结果，可以高可靠性地安装电子元件。
或者，可以在将其中该组合布线层形成在该可剥离多层金属箔上的布线构件与临时基板分离之后安装电子元件。在这种模式的情况下，该可剥离多层金属箔用作该组合布线层的支撑板。因此，与在该可剥离多层金属箔的第一金属箔不存在的状态下安装电子元件的情况相比较，该结构很难受到弯曲的影响，并且能够高可靠性地安装电子元件。
作为当在临时基板上形成该组合布线层之后或在该布线构件与该临时基板分离之后(在去除该可剥离多层金属箔之前)安装电子元件时应用的优选方法，连接电极应该设置到形成在该可剥离多层金属箔上的组合布线层的最下侧，并随后在将其上安装了电子元件的布线构件与该临时基板分离之后，应该通过去除该可剥离多层金属箔来暴露连接电极。
如上所述，根据本发明，可以没有任何问题地制造没有核心基板的布线基板。
附图说明
图1A到图1N是截面图(部分是平面图)，示出了根据本发明第一实施方式的制造布线基板的方法；
图2A到2C是截面图，示出了在根据本发明第一实施方式的制造布线基板的方法中的形成第一布线层的另一种方法；
图3A到3D是截面图，示出了在根据本发明第一实施方式的制造布线基板的方法中的形成第一布线层的另一种方法；
图4是截面图，示出了根据本发明第一实施方式的电子元件装置；
图5A到5I是截面图(部分为平面图)，示出了根据本发明第二实施方式的制造布线基板的方法；
图6A到6G是截面图，示出了根据本发明第三实施方式的制造电子元件装置的方法；
图7A到图7C是截面图，示出了根据本发明第三实施方式的变型例的制造电子元件装置的方法；
图8A到8C是截面图，示出了通过利用根据本发明第三实施方式的制造电子元件装置的方法来获得布线基板的方法。
具体实施方式
下面将参照附图描述本发明的实施方式。
(第一实施方式)
图1A到图1N是截面图(部分为平面图)，示出了根据本发明第一实施方式的制造布线基板的方法，图4是截面图，示出了根据本发明第一实施方式的电子元件装置。
在根据本实施方式的制造布线基板的方法中，如图1A所示，首先，制备由浸渍有诸如环氧树脂等的树脂的玻璃布(织物)、玻璃非织物、芳香聚酰胺纤维等形成的预浸料坯10a。使用处于B阶段(半固化状态)的预浸料坯10a。
在预浸料坯10a的两面上分别限定布线形成区域A和外围部分B。在预浸料坯10a的两面上可以限定单个布线形成区域A或者可以限定多个布线形成区域A。
然后，如图1B所示，制备基础层20和可剥离多层铜箔30(可剥离多层金属箔)。作为基础层20，使用诸如铜箔等的金属箔、离型膜或离型剂。作为离型膜，使用其上叠置有薄氟树脂(ETFE)层的聚酯或PET(聚对苯二甲酸乙二醇酯)膜或者进行了硅树脂释放(releasing)处理的聚酯或PET。另外，作为离型剂，使用硅树脂离型剂或氟离型剂。
通过经由可剥离层(粘合层)33将膜厚为1到10um(优选的是，3到5um)的第二铜箔34粘贴在膜厚为10到100um(优选的是，30到50um)的第一铜箔32上来构造可剥离多层铜箔30。在本实施方式中，示出了其中第一铜箔32的膜厚被设置为大于第二薄膜34的膜厚的可剥离多层铜箔30。但是，可以使用其中第一铜箔32的膜厚被设置为小于第二铜箔34的膜厚的多层铜箔或者其中第一铜箔32的膜厚被设置为等于第二铜箔34的膜厚的多层铜箔。
在可剥离多层铜箔30中，可以通过可剥离层33的功能来容易地剥离第一铜箔32和第二铜箔34中的任何一个，并且这两个铜箔相互临时粘合。第一铜箔32用作使得作为薄膜的第二铜箔34的处理容易并且支撑后面描述的组合布线层的支撑板。在这种情况下，铜箔被示出为可剥离多层金属箔。但是，如果各种金属层可以用作布线层，则可以使用各种金属层。
将基础层20的尺寸设置为等于预浸料坯10a的布线形成区域A。另外，可剥离多层铜箔30的尺寸能够覆盖预浸料坯10a的布线形成区域A和外围部分B，并且设置为尺寸大于基础层20。
然后，分别在预浸料坯10a的两面上从底部依次设置基础层20和可剥离多层铜箔30。在本实施方式中，将可剥离多层铜箔30设置为使得第一铜箔32位于预浸料坯10a侧。将基础层20设置为与预浸料坯10a上的布线形成区域A相对应。将可剥离多层铜箔30设置为与基础层20交叠，以使其外围部分与预浸料坯10a的外围部分B接触。然后，在190到200℃的温度下在真空气氛中从两面对预浸料坯10a、基础层20和可剥离多层铜箔30进行加热/加压。
因此，如图1C所示，当对预浸料坯10a进行固化时获得由玻璃环氧树脂等制成的临时基板10。另外，随着预浸料坯10a的固化，基础层20和可剥离多层铜箔30粘合到临时基板10的两面上。基础层20的整个表面粘合到临时基板10的布线形成区域A，并且可剥离多层铜箔30的外围部分被部分地粘合到临时基板10的外围部分B。基础层20和可剥离多层铜箔30在它们的交叠区域简单地彼此接触，以使得如下所述，在该区域中可以容易地分离基础层20和可剥离多层铜箔30。
在这种情况下，当使用离型剂作为基础层20时，将上述离型剂涂覆或喷射到可剥离多层铜箔30的下表面的区域、其上设置有基础层20的区域上，然后经由离型剂将可剥离多层铜箔30设置在预浸料坯10a上并且通过对它们进行加热/加压来进行粘合。因此，在设置有离型剂(基础层20)的区域中，可以容易地分离可剥离多层铜箔30和临时基板10。
通过这种方式，在本实施方式中，通过将基础层20和可剥离多层铜箔30设置在预浸料坯10a上并随后对它们进行加热/加压，尽管没有特别利用粘合层，也能够获得其中将基础层20和可剥离多层铜箔30粘合到临时基板10上的结构。结果，可以消除粘合材料的成本，可以简化将基础层20和可剥离多层铜箔30粘合到临时基板10上的步骤，并且可以实现制造成本的减少。
这里，如图1D所示，当使用粘合层时，可以经由粘合层12将基础层20和可剥离多层铜箔30的外围部分粘合到临时基板10。在这种情况下，不需要使用预浸料坯作为临时基板10，并且可以使用诸如固化树脂等的各个材料。在图1D的结构中，与图1C相似，基础层20和可剥离多层铜箔30在它们的交叠区域简单地彼此接触，从而在该区域中可以容易地分离基础层20和可剥离多层铜箔30。
然后，如图1E所示，例如，分别在临时基板10的两面上，将由环氧树脂(epoxy)、聚酰亚胺等制成的树脂膜粘合到可剥离多层铜箔30上。因此，分别在临时基板10的两面上形成第一夹层绝缘层40。然后，通过激光、干蚀刻等对临时基板10的两面上的第一夹层绝缘层40进行处理。由此，形成到达可剥离多层铜箔30的第一通孔VH1。
然后，如图1F所示，在第一夹层绝缘层40上形成经由第一通孔VH1连接到可剥离多层铜箔30的第二铜箔34的第二布线层52。如后面所述，在后面的步骤中通过利用可剥离多层铜箔30的第二铜箔34的一部分来形成设置在第二布线层52下面的第一布线层。
例如，通过半加成方法形成第二布线层52。更详细地说，在第一通孔VH1中以及第一夹层绝缘层40上形成种子层(未示出)，然后形成其中在形成有第二布线层52的区域中形成有开口的抗蚀剂(未示出)。然后，通过使用种子层作为电镀电力供给层进行电镀来在抗蚀剂中的开口部分中形成金属图案层(未示出)。然后，去除抗蚀剂，并随后通过使用该金属图案层作为掩模对种子层进行蚀刻。由此，形成由铜等制成的第二布线层52。
这里，作为本实施方式的形成各个布线层的方法，除了半加成方法以外，还可以采用诸如减去方法的各种布线形成方法。
然后，如图1G所示，通过重复相似的步骤，分别在临时基板10的两面上形成其中在第二布线层52上设置有第二通孔VH2的第二夹层绝缘层42。然后，分别在临时基板10的两面上在第二夹层绝缘层42上形成分别经由第二通孔VH2连接到第二布线层52的第三布线层54。
然后，分别在临时基板10的两面上在第二夹层绝缘层42上形成其中在第三布线层54的连接部分上设置有开口部分59x的焊接抗蚀剂59。然后，通过分别对焊接抗蚀剂59的开口部分59x中的第三布线层54进行电镀，从底部依次形成Ni层和Au层，从而形成接触层(未示出)。
通过这种方式，分别在临时基板10的两面上在可剥离多层铜箔30上形成预定组合布线层。在以上的示例中，双层组合布线层(第二和第三布线层52和54)形成在可剥离多层铜箔30上。但是，可以形成n层(n是1或更大的整数)组合布线层。另外，组合布线层可以仅形成在临时基板10的一个面上。
如上所述，在本实施方式中，基础层20和可剥离多层铜箔30仅在它们的交叠区域中彼此接触。因此，当在可剥离多层铜箔30上形成组合布线层时，在临时基板10和组合布线层的各自热膨胀系数显著不同的情况下，由于两面之间的热膨胀程度不同，所以在某些情况下在组合布线层中形成折皱。
从这个方面看，优选的是，应该使用由浸渍有树脂的玻璃非织物环氧树脂基板等制成的基板(预浸料坯)作为临时基板10。玻璃非织物环氧树脂基板的热膨胀系数为30到50ppm/℃，并且与组合布线层的平均热膨胀系数(20到50ppm/℃)相似。组合布线层的布线层(Cu)的热膨胀系数大约是18ppm/℃，绝缘层(树脂)的热膨胀系数为50到60ppm/℃。
在这种条件下，即使在制造步骤中进行加热，临时基板10和组合布线层也可以热膨胀相同程度。因此，可以防止在组合布线层中形成折皱。结果，可以提高组合布线层的制造成品率和可靠性。
然后，如图1H所示，通过切割与基础层20的外围相对应的图1G的结构的部分，来去除包含可剥离多层铜箔30的外围部分的外围部分B。因此，如图1I所示，可以获得基础层20和可剥离多层铜箔30相互简单接触的布线形成区域A，并且可以容易地分离可剥离多层铜箔30和基础层20。
通过这种方式，通过分离基础层20和可剥离多层铜箔30，分别从临时基板10的两面获得由可剥离多层铜箔30和形成在该可剥离多层铜箔30上的组合布线层组成的布线构件60。当在临时基板10上限定了多个布线形成区域A时，可以分别从临时基板10的两面分别获得多个布线构件60。
与本实施方式不同，当要从临时基板10分离的布线构件由薄铜箔和形成在该薄铜箔上的组合布线层组成时，布线构件本身的刚性较差。因此，当将布线构件与临时基板10分离时，这种布线构件常常会变形或者布线层或夹层绝缘层常常会受损。结果，在某些情况下，不能实现满意的制造成品率和可靠性。
然而，在本实施方式中，包含膜厚较厚以具有相对较大刚性的第一铜箔32的可剥离多层铜箔30存在于从临时基板10分离的布线构件60中。因此，当将布线构件60与临时基板10分离时，可剥离多层铜箔30用作支撑板。结果，当将布线构件60与临时基板10分离时，能够防止布线构件60变形或者布线层或夹层绝缘层受损的情形。
然后，如图1J所示，将第一铜箔32以及可剥离层33与布线构件60的可剥离多层铜箔30分离。因此，连接到第二布线层52的第二铜箔34暴露在布线构件60的外表面上。
然后，如图1K所示，在所暴露的第二铜箔34上形成其中开口部分39x设置在形成有第一布线层的区域中的电镀抗蚀剂39。然后，如图1L所示，通过使用第二铜箔34作为电镀电力供给通道进行电镀，在电镀抗蚀剂39的开口部分39x中形成金属图案层36。作为金属图案层36，例如，使用铜镀层。
然后，如图1M所示，去除电镀抗蚀剂39，并随后通过使用金属图案层36作为掩模进行蚀刻来去除第二铜箔34。因此，在第一夹层绝缘层40上形成连接到第二布线层52的第一布线层50。在图1M中，尽管第一布线层50被示出为单层，但是第一布线层50由第二铜箔34和金属图案层36组成。
然后，如图1N所示，形成了其中开口部分59x设置在第一布线层50的连接部分上的焊接抗蚀剂59。然后，通过分别对焊接抗蚀剂59中的开口部分59x中的第一布线层50进行电镀，从底部依次形成Ni层和Au层，从而形成接触层(未示出)。
通过以上处理，制造了第一实施方式的布线基板1。
在本实施方式的优选模式中，分别在临时基板10的两面上限定了多个布线形成区域A，并且基础层20一体地设置在由多个布线形成区域A组成的块区域中。在这种条件下，可剥离多层铜箔30的外围边缘侧部分地粘合到该块区域的最外围部分。然后，分别在这些布线形成区域A中形成组合布线层。然后，从通过切割与该结构的基础层20的外围相对应的部分而获得的布线构件60去除第一铜箔32，然后在形成第一布线层50之后，将该结构划分成单个布线基板。
在这种情况下，当不需要形成第一布线层50时，通过从布线构件60去除第二铜箔34从第一通孔VH1暴露的第二布线层52可以用作触点(land)。
另外，当实际上使用第二铜箔34作为第一布线层50时，可以通过对第二铜箔34进行构图来形成第一布线层50。即，如图2A所示，首先，在图1J的步骤之后在第二铜箔34上构图出蚀刻抗蚀剂39a。然后，如图2B所示，通过使用蚀刻抗蚀剂39a作为掩模对第二铜箔34进行蚀刻来获得第一布线层50。然后，去除蚀刻抗蚀剂39a。然后，如图2C所示，形成其中开口部分59x设置在第一布线层50的连接部分上的焊接抗蚀剂59，然后在开口部分59x中的第一布线层50上形成接触层(未示出)。
另外，还可以在第二铜箔34上形成铜镀层，然后可以通过对铜镀层和第二铜箔34进行构图来形成第一布线层50。即，如图3A所示，首先，在图1J的步骤之后通过进行电镀在第二铜箔34上形成由具有任何膜厚的铜等形成的金属镀层37。然后，如图3B所示，在金属镀层37上构图出蚀刻抗蚀剂39a。
然后，如图3C所示，通过使用蚀刻抗蚀剂39a作为掩模对金属镀层37和第二铜箔34进行蚀刻，然后去除蚀刻抗蚀剂39a。由此，获得由第二铜箔34和金属镀层37组成的第一布线层50。然后，如图3D所示，形成其中开口部分59x设置在第一布线层50的连接部分上的焊接抗蚀剂59，然后在开口部分59x中的第一布线层50上形成接触层(未示出)。
在这种模式的情况下，当用作布线层的第二铜箔34的膜厚较薄时，可以通过另外形成金属镀层37来设置期望膜厚。
图4示出了根据本实施方式的通过将电子元件安装在布线基板上而构造的电子元件装置。如图4所示，在本实施方式的电子元件装置2中，半导体芯片70的凸块(bump)70a倒装连接到以上布线基板1上的第一布线层50的连接部分。底填充树脂72填充在布线基板1与半导体芯片70之间的间隙中。
另外，通过将焊球等安装在布线基板1下面的第一布线层50的连接部分上来提供外部连接端子74。第三布线层54可以用作外部连接端子而不需要提供外部连接端子74。尽管半导体芯片(LSI芯片)被示出为电子元件，但是也可以安装诸如电容器芯片的无源元件。
在这种情况下，相反地，外部连接端子74可以设置到布线基板1上方的第一布线层50的连接部分，并且半导体芯片70可以倒装连接到布线基板1下面的第三布线层54的连接部分。另外，半导体芯片70可以分别倒装连接到布线基板1的两面上的第一和第三布线层50和54，并且高度高于半导体芯片70的厚度的外部连接端子74可以设置到一侧的布线层。
如上所述，在本发明的制造布线基板的方法中，基础层20和尺寸大于该基础层的可剥离多层铜箔30分别设置/叠置在预浸料坯10a的两面上，并且通过加热/加压使预浸料坯10a固化，以形成临时基板10，并且还将基础层20的整个表面以及可剥离多层铜箔30的外围部分粘合到临时基板10上。
然后，在可剥离多层铜箔30上形成组合布线层。然后，通过切割该结构的与基础层20的外围相对应的部分，来相互分离基础层20和可剥离多层铜箔30。因此，分别从临时基板10的两面获得由可剥离多层铜箔30和形成在其上的组合布线层组成的布线构件60。
此时，包含用作支撑板的第一铜箔32的可剥离多层铜箔30存在于布线构件60中。因此，布线构件60可以高可靠性和高成品率地与临时基板10分离，而不会在布线构件60中产生任何麻烦。
此外，在本实施方式中，使用具有粘合功能的预浸料坯10a作为临时基板10的材料。因此，可以使得将基础层20和可剥离多层铜箔30粘合的步骤便利，并且可以实现制造成本的减少。
(第二实施方式)
图5A到图5I是截面图，示出了根据本发明第二实施方式的制造布线基板的方法。第二实施方式的特征在于：可剥离多层铜箔30以这样的状态设置在临时基板上：在第一实施方式中使用的可剥离多层铜箔30上下颠倒，并且将布线构件与临时基板分离，并去除第二铜箔，并且对剩余的第一铜箔进行构图并且将其用作布线层。在第二实施方式中，这里将省略对与第一实施方式相同的步骤和相同部分的详细说明。
如图5A所示，首先，制备与第一实施方式相似的预浸料坯10a。然后，如图5B所示，与第一实施方式相似，基础层20和可剥离多层铜箔30从下侧依次设置在预浸料坯10a的两面上。在第二实施方式中，与第一实施方式相比，可剥离多层铜箔30被设置为上下颠倒，并且在预浸料坯10a的上表面中，第二铜箔34设置在下侧并且第一铜箔32设置在上侧。即，可剥离多层铜箔30被设置为使得作为薄膜侧的第二铜箔34位于预浸料坯10a侧。
然后，如图5C所示，与第一实施方式相似，通过加热/加压来使预浸料坯10a固化，以形成临时基板10，并且还将基础层20和可剥离多层铜箔30的外围部分粘合到临时基板10上。在这种情况下，与第一实施方式的图1D所示，可以通过使用粘合层将基础层20和可剥离多层铜箔30粘合到临时基板10上。
然后，如图5D所示，通过与第一实施方式相似的方法，分别在临时基板10的两面上的可剥离多层铜箔30上形成组合布线层(第二和第三布线层52和54、第一和第二夹层绝缘层40和42、以及焊接抗蚀剂59)。
然后，如图5E所示，通过切割图5D中的结构的与基础层20的外围部分相对应的部分来去除包含可剥离多层铜箔30的周边部分的外围部分B。因此，如图5F所示，分别从临时基板10的两面获得其中组合布线层形成在可剥离多层铜箔30上的布线构件60a。在第二实施方式的布线构件60a中，第一铜箔32连接到第二布线层52。
然后，如图5G所示，将第二铜箔34和可剥离层33从图5F中的布线构件60a剥离，以暴露第一铜箔32。
然后，如图5H所示，在第一铜箔32上构图出抗蚀剂(未示出)，然后通过使用该抗蚀剂作为掩模对第一铜箔32进行蚀刻，并随后去除该抗蚀剂。由此，在第一夹层绝缘层40上形成连接到第二布线层52的第一布线层50。
然后，如图5I所示，与第一实施方式相似，形成其中开口部分59x设置在第一布线层50的连接部分上的焊接抗蚀剂59。
通过以上处理，制造了第二实施方式的布线基板1a。在第二实施方式的制造方法中，与第一实施方式相似，包含在从临时基板10分离布线构件60a时用作支撑板的第一铜箔32的可剥离多层铜箔30(相对于第一实施方式为垂直颠倒状态)存在于布线构件60中。因此，布线构件60a可以高成品率和高可靠性地从临时基板10分离。
另外，在第二实施方式中，通过去除可剥离多层铜箔30的第二铜箔34，而剩余可容易地应用于布线层并且连接到第二布线层52的厚的第一铜箔32。结果，可以通过简单地对第一铜箔32进行构图来形成连接到第二布线层52的第一布线层50，另外，与第一实施方式相比较，可以在更短时间内制造布线基板。
与第一实施方式相似，在第二实施方式的布线基板1a中，半导体芯片倒装连接到最上布线层或最下布线层，并且外部连接端子设置到相对侧上的布线层。
(第三实施方式)
图6A到6G是截面图，示出了根据本发明第三实施方式的制造电子元件装置的方法。
在第一和第二实施方式中，说明了其中在获得各个布线基板以后安装电子元件的模式。在第三实施方式中，为了尽可能避免在安装电子元件时的弯曲的影响，在以下的状态下安装电子元件：临时基板或可剥离多层铜箔仍然留在组合布线层下面。
如图6A所示，首先，通过与第一实施方式相似的方法，在临时基板10的两面上获得其中基础层20和尺寸大于该基础层20的可剥离多层铜箔30粘合的结构。然后，如图6B所示，分别在临时基板10的两面上在可剥离多层铜箔30上形成其中设置有开口部分69x的焊接抗蚀剂69。替代焊接抗蚀剂69，可以使用与第一实施方式的第一夹层绝缘层40相似的树脂来形成其中设置有开口部分的绝缘层。
然后，通过使用可剥离多层铜箔30作为电镀电力提供通道进行电镀，通过在开口部分69x中形成金属层来获得垫状第一布线层50a。第一布线层50a由金(Au)、镍(Ni)、锡(Sn)等形成。另选的是，可以通过进行电镀从下侧依次形成由金层/镍层、金层/钯(Pd)层/镍层等形成的层压膜来形成第一布线层50a。在第三实施方式中，第一布线层50a用作外部连接电极。
然后，如图6C所示，通过与第一实施方式相似的方法，分别在临时基板10的两面上在第一布线层50a上形成连接到第一布线层50a的组合布线层(第二和第三布线层52和54、第一和第二夹层绝缘层40和42、以及焊接抗蚀剂59)。由此，外部连接端子(第一布线层50a)设置到组合布线层的最下侧。
然后，如图6D所示，半导体芯片70的凸块70a倒装连接到临时基板10的两面上的第三布线层54的连接部分。此时，由于临时基板10存在于组合布线层下面，所以该结构几乎没有受到弯曲的影响，从而使得传送和处理变得容易，并且由此能够高可靠性地安装半导体芯片70。然后，将底填充树脂72填充在半导体芯片70下面的间隙中。
然后，通过切割图6D中的结构的与基础层20的外围相对应的部分，来去除外围部分B。
因此，如图6E所示，其中半导体芯片70安装在其中组合布线层形成于可剥离多层铜箔30上的布线构件60b上的结构，与临时基板10的两面分离。然后，如图6F所示，将第一铜箔32和可剥离层33从图6E中的结构剥离，以暴露第二铜箔34。
然后，通过使用氯化铁(III)水溶液、氯化铜(II)水溶液、过硫酸铵(ammonium peroxodisulfate)水溶液等进行湿蚀刻，相对于第一布线层50a(金垫等)和焊接抗蚀剂69选择性地去除第二铜箔34。因此，如图6G所示，暴露出第一布线层50a的下表面，以构成外部连接电极C，并且由此制造了本实施方式的电子元件装置2a。
在图6G中，示出了其中使用外部连接类型作为LGA(触点栅格阵列)类型的示例，并且使用外部连接电极C作为触点。当使用外部连接类型作为BGA(球栅格阵列)类型时，通过分别在外部连接电极C上安装焊球等来设置外部连接端子。另外，当使用外部连接类型作为PGA(管脚栅格阵列)类型时，将引脚设置到外部连接电极C。
作为第三实施方式的变型例，如图7A所示，在图6D的以上步骤中，将布线构件60b与临时基板10分离，而不安装半导体芯片70。然后，如图7B所示，半导体芯片70倒装连接到布线构件60b的第三布线层54，并且将底填充树脂72填充到下间隙中。然后，如图7C所示，相似地，通过去除可剥离多层铜箔30来暴露第一布线层50a的下表面，以获得外部连接电极C。结果，制造了电子元件装置2a。
在这种变型例的情况下，在安装半导体芯片70时，用作支撑板的可剥离多层铜箔30存在于布线构件60b中。因此，相似地，该结构几乎没有受到弯曲的影响，并且可以高可靠性地安装半导体芯片70。
在第三实施方式中，说明了作为其中在仍然留有临时基板10或可剥离多层铜箔30的情形下安装半导体芯片70的模式的优选方法。另外，在第一和第二实施方式中，可以在仍然留有临时基板10或可剥离多层铜箔30(在第一实施方式的图1G或图1I的步骤之后，或者在第二实施方式的图5D或图5F的步骤之后)的情形下安装半导体芯片70。然后，可以通过执行相似步骤通过利用第一铜箔32或第二铜箔34来形成布线层。
另外，可以通过利用第三实施方式的制造方法来形成布线基板。即，如图8A所示，首先，在图6C的以上步骤之后没有安装半导体芯片70的条件下，通过切割图6C中的结构的与基础层20的外围相对应的部分来获得布线构件60b。
然后，如图8B所示，剥离第一铜箔32和可剥离层33以暴露出第二铜箔34。然后，如图8C所示，通过去除第二铜箔34而暴露出第一布线层50a的下表面，以获得外部连接电极C。因此，获得了布线基板1b。
当应用这种制造方法时，在获得了布线构件60b之后，可以仅通过去除薄的第二铜箔34来获得设置有外部连接电极C的布线基板1b。结果，可以在短时间内执行铜箔的去除处理，可以提高布线基板的生产率，并且还可以减少对布线基板的损害。
在这种情况下，可以使用外部连接电极C作为用于安装芯片的端子，并且可以使用第三布线层54作为外部连接端子。

Claims (17)

1、一种制造布线基板的方法，所述方法包括如下步骤：
获得一种结构，在该结构中，基础层设置在临时基板的布线形成区域中，并且尺寸大于所述基础层的可剥离多层金属箔设置在所述基础层上并且部分地粘合到所述临时基板的所述布线形成区域的外围部分，所述可剥离多层金属箔通过以可剥离的状态临时粘合第一金属箔和第二金属箔而构成；
在所述可剥离多层金属箔上形成组合布线层；以及
通过切割其中所述基础层、所述可剥离多层金属箔和所述组合布线层形成在所述临时基板上的结构的与所述基础层的外围部分相对应的部分，将所述可剥离多层金属箔与所述临时基板分离，从而获得其中所述组合布线层形成在所述可剥离多层金属箔上的布线构件。
2、根据权利要求1所述的制造布线基板的方法，其中，在获得在其中所述基础层和所述可剥离多层金属箔粘合在所述临时基板上的结构的步骤中，所述基础层和所述可剥离多层金属箔叠置并设置在半固化预浸料坯上，然后通过加热/加压使所述预浸料坯固化，以形成所述临时基板并且还将所述基础层和所述可剥离多层铜箔粘合到所述临时基板上。
3、根据权利要求1所述的制造布线基板的方法，其中，所述第一金属箔的膜厚被设置为大于所述第二金属箔的膜厚，并且将所述可剥离多层金属箔粘合到所述临时基板，以使所述第一金属箔面对所述临时基板侧，并且
在获得所述布线构件的步骤之后，所述方法还包括如下步骤：
通过剥离所述第一金属箔而暴露出所述第二金属箔；以及
通过利用所述第二金属箔来形成连接到所述组合布线层的布线层。
4、根据权利要求3所述的制造布线基板的方法，其中，获得连接到所述组合布线层的布线层的步骤包括如下步骤：
在所述第二金属箔上形成抗蚀剂，该抗蚀剂中形成有开口部分；
通过利用所述第二金属箔作为电镀电力提供通道进行电镀，在所述开口部分中形成金属图案层；
去除所述抗蚀剂；以及
通过使用所述金属图案作为掩模对所述第二金属箔进行蚀刻并去除。
5、根据权利要求3所述的制造布线基板的方法，其中，获得连接到所述组合布线层的布线层的步骤包括：通过对所述第二金属箔进行构图来获得所述布线层。
6、根据权利要求3所述的制造布线基板的方法，其中，获得连接到所述组合布线层的布线层的步骤包括如下步骤：
在所述第二金属箔上形成金属镀层；以及
通过对所述金属镀层和所述第二金属箔进行构图来获得所述布线层。
7、根据权利要求1所述的制造布线基板的方法，其中，所述第一金属箔的膜厚被设置为大于所述第二金属箔的膜厚，并且将所述可剥离多层金属箔粘合到所述临时基板，以使所述第一金属箔面对所述临时基板侧，并且将连接电极设置到所述组合布线层的最下侧，并且
在获得所述布线构件的步骤之后，所述方法还包括如下步骤：
通过剥离所述第一金属箔而暴露出所述第二金属箔；以及
通过进行蚀刻以去除所述第二金属箔而暴露出所述连接电极。
8、根据权利要求1所述的制造布线基板的方法，其中，所述第一金属箔的膜厚被设置为大于所述第二金属箔的膜厚，并且将所述可剥离多层金属箔粘合到所述临时基板，以使所述第二金属箔面对所述临时基板侧，并且
在获得所述布线构件的步骤之后，所述方法还包括如下步骤：
通过剥离所述第二金属箔而暴露出所述第一金属箔；以及
通过对所述第一金属箔进行构图而获得连接到所述组合布线层的布线层。
9、根据权利要求1所述的制造布线基板的方法，其中，所述基础层由金属箔、离型膜或离型剂形成。
10、一种制造电子元件装置的方法，所述方法包括如下步骤：
通过权利要求3到9中的任何一项所述的制造方法获得布线基板；以及
将电子元件连接到所述布线基板的最上布线层或最下布线层。
11、一种制造电子元件装置的方法，所述方法包括如下步骤：
获得一种结构，在该结构中，基础层设置在临时基板的布线形成区域中，并且尺寸大于所述基础层的可剥离多层金属箔设置在所述基础层上并且部分地粘合到所述临时基板的所述布线形成区域的外围部分，所述可剥离多层金属箔通过以可剥离的状态临时粘合第一金属箔和第二金属箔而构成；
在所述可剥离多层金属箔上形成组合布线层；
通过切割其中所述基础层、所述可剥离多层金属箔和所述组合布线层形成在所述临时基板上的结构的与所述基础层的外围部分相对应的部分，来将所述可剥离多层金属箔从所述临时基板分离，从而获得其中所述组合布线层形成在所述可剥离多层金属箔上的布线构件；以及
在形成所述组合布线层的步骤之后或者在获得所述布线构件的步骤之后，安装电子元件，以将电子元件连接到所述组合布线层的最上布线层。
12、根据权利要求11所述的制造电子元件装置的方法，其中，所述第一金属箔的膜厚被设置为大于所述第二金属箔的膜厚，并且将所述可剥离多层金属箔粘合到所述临时基板，以使所述第一金属箔面对所述临时基板侧，并且
在获得在其上安装所述电子元件的布线构件的步骤之后，所述方法还包括如下步骤：
通过剥离所述第一金属箔而暴露出所述第二金属箔；以及
通过利用所述第二金属箔来形成连接到所述组合布线层的布线层。
13、根据权利要求12所述的制造电子元件装置的方法，其中，获得连接到所述组合布线层的布线层的步骤包括如下步骤：
在所述第二金属箔上形成抗蚀剂，该抗蚀剂中形成有开口部分；
通过利用所述第二金属箔作为电镀电力提供通道进行电镀，在所述开口部分中形成金属图案层；
去除所述抗蚀剂；以及
通过使用所述金属图案层作为掩模对所述第二金属箔进行蚀刻并去除。
14、根据权利要求12所述的制造电子元件装置的方法，其中，获得连接到所述组合布线层的布线层的步骤包括：通过对所述第二金属箔进行构图而获得所述布线层。
15、根据权利要求12所述的制造电子元件装置的方法，其中，获得连接到所述组合布线层的布线层的步骤包括如下步骤：
在所述第二金属箔上形成金属镀层；以及
通过对所述金属镀层和所述第二金属箔进行构图来获得所述布线层。
16、根据权利要求11所述的制造电子元件装置的方法，其中，将连接电极设置到所述组合布线层的最下侧，并且
在获得在其上安装所述电子元件的布线构件的步骤之后，所述方法还包括以下步骤：从在其上安装所述电子元件的布线构件去除所述可剥离多层金属箔；并且
其中，在去除所述可剥离多层金属箔的步骤中暴露出所述连接电极。
17、根据权利要求11所述的制造电子元件装置的方法，其中，所述电子元件是半导体芯片，并且所述半导体芯片倒装连接到所述布线层。
CNA2008100826247A 2007-02-28 2008-02-27 制造布线基板的方法和制造电子元件装置的方法 Pending CN101257775A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007049362A JP4866268B2 (ja) 2007-02-28 2007-02-28 配線基板の製造方法及び電子部品装置の製造方法
JP2007049362 2007-02-28

Publications (1)

Publication Number Publication Date
CN101257775A true CN101257775A (zh) 2008-09-03

Family

ID=39714539

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100826247A Pending CN101257775A (zh) 2007-02-28 2008-02-27 制造布线基板的方法和制造电子元件装置的方法

Country Status (5)

Country Link
US (1) US8176627B2 (zh)
JP (1) JP4866268B2 (zh)
KR (1) KR20080079997A (zh)
CN (1) CN101257775A (zh)
TW (1) TW200845340A (zh)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315202A (zh) * 2010-07-02 2012-01-11 欣兴电子股份有限公司 具有线路的基板条及其制造方法
CN101826469B (zh) * 2009-03-04 2012-01-11 日月光半导体制造股份有限公司 无核心封装基板及其制造方法
CN101924037B (zh) * 2009-06-16 2012-08-22 日月光半导体制造股份有限公司 无核心封装基板的制造方法
US8416577B2 (en) 2009-02-16 2013-04-09 Advanced Semiconductor Engineering, Inc. Coreless substrate and method for making the same
CN103119710A (zh) * 2010-09-29 2013-05-22 日立化成株式会社 半导体元件搭载用封装基板的制造方法
CN103430640A (zh) * 2011-03-30 2013-12-04 三井金属矿业株式会社 多层印刷线路板的制造方法及用该制造方法所制得的多层印刷线路板
CN103847211A (zh) * 2012-11-29 2014-06-11 松下电器产业株式会社 覆金属层叠板的制造方法以及印刷配线板
CN106211638A (zh) * 2016-07-26 2016-12-07 上海美维科技有限公司 一种超薄多层印制电路板的加工方法
CN106328625A (zh) * 2015-06-30 2017-01-11 旭德科技股份有限公司 封装基板及其制作方法
CN106550532A (zh) * 2015-09-17 2017-03-29 奥特斯(中国)有限公司 用于制造部件载体的包括低流动性材料的保护结构
CN106550542A (zh) * 2015-09-17 2017-03-29 奥特斯(中国)有限公司 插入保护结构并且靠近保护结构具有纯介质层的部件载体
CN106550554A (zh) * 2015-09-17 2017-03-29 奥特斯(中国)有限公司 用于制造部件载体的上面具有伪芯和不同材料的两个片的保护结构
CN110089205A (zh) * 2016-12-20 2019-08-02 株式会社斗山 印刷电路板及其制造方法
CN111354650A (zh) * 2018-12-21 2020-06-30 深南电路股份有限公司 一种埋入式元件电路板及其制作方法
CN111800945A (zh) * 2020-06-24 2020-10-20 珠海越亚半导体股份有限公司 一种临时承载板及使用其制造无芯基板的方法
CN112786513A (zh) * 2019-11-11 2021-05-11 上海新微技术研发中心有限公司 一种薄膜器件的加工方法及薄膜器件
CN112786515A (zh) * 2019-11-11 2021-05-11 上海新微技术研发中心有限公司 一种薄膜器件的加工方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8238114B2 (en) 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
TWI365026B (en) * 2009-06-11 2012-05-21 Unimicron Technology Corp Method for fabricating packaging substrate and base therefor
KR101015762B1 (ko) * 2009-07-23 2011-02-22 삼성전기주식회사 반도체 패키지의 제조 방법
KR101058621B1 (ko) * 2009-07-23 2011-08-22 삼성전기주식회사 반도체 패키지 및 이의 제조 방법
KR101022873B1 (ko) * 2009-09-14 2011-03-16 삼성전기주식회사 인쇄회로기판의 제조방법
KR101097741B1 (ko) 2009-09-14 2011-12-22 아페리오(주) 일층의 도전층 양면에 다이 접속을 위한 패드와 솔더 볼 접속을 위한 패드를 형성하는 방법 및 이를 이용한 패키지 기판
JP5534763B2 (ja) * 2009-09-25 2014-07-02 株式会社東芝 半導体発光装置の製造方法及び半導体発光装置
JP5700241B2 (ja) * 2009-11-09 2015-04-15 日立化成株式会社 多層配線基板及びその製造方法
KR101044197B1 (ko) * 2009-11-12 2011-06-28 삼성전기주식회사 인쇄회로기판의 제조방법
KR101055571B1 (ko) * 2009-11-30 2011-08-08 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101055473B1 (ko) * 2009-12-15 2011-08-08 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP2011138869A (ja) 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板の製造方法及び多層配線基板
TWI400025B (zh) * 2009-12-29 2013-06-21 Subtron Technology Co Ltd 線路基板及其製作方法
KR101055462B1 (ko) * 2010-01-07 2011-08-08 삼성전기주식회사 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
TWI393494B (zh) * 2010-06-11 2013-04-11 Unimicron Technology Corp 具有線路的基板條及其製造方法
TWI411073B (zh) * 2010-08-13 2013-10-01 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
KR101140982B1 (ko) * 2010-09-07 2012-05-03 삼성전기주식회사 단층 인쇄회로기판 및 그 제조 방법
KR101282965B1 (ko) * 2010-11-05 2013-07-08 주식회사 두산 신규 인쇄회로기판 및 이의 제조방법
KR101537837B1 (ko) * 2011-01-13 2015-07-17 주식회사 두산 신규 인쇄회로기판 및 이의 제조방법
CN103430642B (zh) * 2011-03-30 2016-04-06 三井金属矿业株式会社 多层印刷线路板的制造方法
JP2013030603A (ja) * 2011-07-28 2013-02-07 Hitachi Chem Co Ltd 配線基板の製造方法
KR101302380B1 (ko) * 2012-01-30 2013-09-06 주식회사 심텍 박형 인쇄회로기판 및 이의 제조 방법
JP6054080B2 (ja) 2012-07-20 2016-12-27 新光電気工業株式会社 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体
KR101321185B1 (ko) * 2012-09-13 2013-10-23 삼성전기주식회사 캐리어 부재
TWI474450B (zh) 2013-09-27 2015-02-21 Subtron Technology Co Ltd 封裝載板及其製作方法
US9434135B2 (en) 2013-12-19 2016-09-06 Intel Corporation Panel with releasable core
US9522514B2 (en) 2013-12-19 2016-12-20 Intel Corporation Substrate or panel with releasable core
US9554472B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
US9554468B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
CN204014250U (zh) * 2014-05-16 2014-12-10 奥特斯(中国)有限公司 用于生产电子元件的连接系统的半成品
WO2015183184A1 (en) * 2014-05-30 2015-12-03 Nguyen Phu Cuong Dao Compact substrate and method for making the same
DE202014103821U1 (de) * 2014-07-09 2014-09-09 Carmen Diegel Flexible elektrische Leiterstruktur
JP6497149B2 (ja) * 2015-03-18 2019-04-10 凸版印刷株式会社 配線基板積層体、これを用いた半導体装置及び半導体装置の製造方法
KR102425753B1 (ko) * 2015-06-01 2022-07-28 삼성전기주식회사 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지
US9922949B2 (en) 2015-07-15 2018-03-20 Chip Solutions, LLC Semiconductor device and method
US20170018448A1 (en) 2015-07-15 2017-01-19 Chip Solutions, LLC Semiconductor device and method
US10586746B2 (en) 2016-01-14 2020-03-10 Chip Solutions, LLC Semiconductor device and method
US9899239B2 (en) * 2015-11-06 2018-02-20 Apple Inc. Carrier ultra thin substrate
WO2017123870A1 (en) * 2016-01-14 2017-07-20 Chip Solutions, LLC Releasable carrier and method
EP3206229B1 (en) * 2016-02-09 2020-10-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Methods of manufacturing flexible electronic devices
TWI801346B (zh) * 2016-08-05 2023-05-11 日商三菱瓦斯化學股份有限公司 支持基板、附設支持基板之疊層體及搭載半導體元件用之封裝基板的製造方法
JP6685470B2 (ja) * 2017-03-30 2020-04-22 三菱電機株式会社 半導体装置およびその製造方法、ならびに電力変換装置
DE102018102734A1 (de) 2018-01-18 2019-07-18 Schreiner Group Gmbh & Co. Kg Flexible elektrische Schaltung mit Verbindung zwischen elektrisch leitfähigen Strukturelementen
KR102049176B1 (ko) * 2018-07-02 2019-11-26 경일대학교산학협력단 플렉서블 디바이스 및 그 디바이스의 제조 방법
CN113286439A (zh) * 2021-07-22 2021-08-20 深圳市志金电子有限公司 一种内置引线电镀线路板制作方法
TWI832667B (zh) * 2023-01-10 2024-02-11 大陸商芯愛科技（南京）有限公司 電子封裝件及其製法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087701A (ja) 2002-08-26 2004-03-18 Nec Toppan Circuit Solutions Toyama Inc 多層配線構造の製造方法および半導体装置の搭載方法
JP3811680B2 (ja) 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
US7320173B2 (en) * 2003-02-06 2008-01-22 Lg Electronics Inc. Method for interconnecting multi-layer printed circuit board
JP4541763B2 (ja) 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
KR100674319B1 (ko) * 2004-12-02 2007-01-24 삼성전기주식회사 얇은 코어층을 갖는 인쇄회로기판 제조방법

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8416577B2 (en) 2009-02-16 2013-04-09 Advanced Semiconductor Engineering, Inc. Coreless substrate and method for making the same
CN101826469B (zh) * 2009-03-04 2012-01-11 日月光半导体制造股份有限公司 无核心封装基板及其制造方法
CN101924037B (zh) * 2009-06-16 2012-08-22 日月光半导体制造股份有限公司 无核心封装基板的制造方法
CN102315202A (zh) * 2010-07-02 2012-01-11 欣兴电子股份有限公司 具有线路的基板条及其制造方法
CN103119710A (zh) * 2010-09-29 2013-05-22 日立化成株式会社 半导体元件搭载用封装基板的制造方法
CN103119710B (zh) * 2010-09-29 2015-11-25 日立化成株式会社 半导体元件搭载用封装基板的制造方法
TWI601245B (zh) * 2010-09-29 2017-10-01 日立化成股份有限公司 A method of manufacturing a package substrate for mounting a semiconductor element
US9585261B2 (en) 2011-03-30 2017-02-28 Mitsui Mining & Smelting Co., Ltd. Manufacturing method of multilayer printed wiring board
CN103430640A (zh) * 2011-03-30 2013-12-04 三井金属矿业株式会社 多层印刷线路板的制造方法及用该制造方法所制得的多层印刷线路板
CN103430640B (zh) * 2011-03-30 2016-10-26 三井金属矿业株式会社 多层印刷线路板的制造方法
CN103847211A (zh) * 2012-11-29 2014-06-11 松下电器产业株式会社 覆金属层叠板的制造方法以及印刷配线板
CN106328625A (zh) * 2015-06-30 2017-01-11 旭德科技股份有限公司 封装基板及其制作方法
CN106328625B (zh) * 2015-06-30 2019-05-10 旭德科技股份有限公司 封装基板及其制作方法
CN106550554A (zh) * 2015-09-17 2017-03-29 奥特斯(中国)有限公司 用于制造部件载体的上面具有伪芯和不同材料的两个片的保护结构
CN106550554B (zh) * 2015-09-17 2020-08-25 奥特斯(中国)有限公司 用于制造部件载体的上面具有伪芯和不同材料的两个片的保护结构
CN106550532A (zh) * 2015-09-17 2017-03-29 奥特斯(中国)有限公司 用于制造部件载体的包括低流动性材料的保护结构
CN106550542B (zh) * 2015-09-17 2021-10-26 奥特斯(中国)有限公司 插入保护结构并且靠近保护结构具有纯介质层的部件载体
CN106550542A (zh) * 2015-09-17 2017-03-29 奥特斯(中国)有限公司 插入保护结构并且靠近保护结构具有纯介质层的部件载体
US11051410B2 (en) 2015-09-17 2021-06-29 At&S (China) Co. Ltd. Component carriers sandwiching a sacrificial structure and having pure dielectric layers next to the sacrificial structure
US10973133B2 (en) 2015-09-17 2021-04-06 At&S (China) Co. Ltd. Sacrificial structure with dummy core and two sections of separate material thereon for manufacturing component carriers
CN106211638A (zh) * 2016-07-26 2016-12-07 上海美维科技有限公司 一种超薄多层印制电路板的加工方法
CN106211638B (zh) * 2016-07-26 2018-07-24 上海美维科技有限公司 一种超薄多层印制电路板的加工方法
CN110089205A (zh) * 2016-12-20 2019-08-02 株式会社斗山 印刷电路板及其制造方法
CN111354650A (zh) * 2018-12-21 2020-06-30 深南电路股份有限公司 一种埋入式元件电路板及其制作方法
CN112786513A (zh) * 2019-11-11 2021-05-11 上海新微技术研发中心有限公司 一种薄膜器件的加工方法及薄膜器件
CN112786515A (zh) * 2019-11-11 2021-05-11 上海新微技术研发中心有限公司 一种薄膜器件的加工方法
CN112786513B (zh) * 2019-11-11 2023-06-09 上海新微技术研发中心有限公司 一种薄膜器件的加工方法及薄膜器件
CN111800945A (zh) * 2020-06-24 2020-10-20 珠海越亚半导体股份有限公司 一种临时承载板及使用其制造无芯基板的方法

Also Published As

Publication number Publication date
US8176627B2 (en) 2012-05-15
KR20080079997A (ko) 2008-09-02
JP2008218450A (ja) 2008-09-18
US20080202661A1 (en) 2008-08-28
TW200845340A (en) 2008-11-16
JP4866268B2 (ja) 2012-02-01

Similar Documents

Publication Publication Date Title
CN101257775A (zh) 制造布线基板的方法和制造电子元件装置的方法
JP4897281B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
CN1980541B (zh) 制造布线基板的方法和制造电子元件安装结构的方法
KR101572600B1 (ko) 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
KR100437437B1 (ko) 반도체 패키지의 제조법 및 반도체 패키지
US7049178B2 (en) Method for fabricating semiconductor package and semiconductor package
US7598117B2 (en) Method for manufacturing semiconductor module using interconnection structure
US9779940B2 (en) Chip package
US20100044845A1 (en) Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
EP2261974B1 (en) Electronic component used for wiring and method for manufacturing the same
US20080020132A1 (en) Substrate having stiffener fabrication method
JP2006019368A (ja) インターポーザ及びその製造方法並びに半導体装置
US20090139751A1 (en) Wiring substrate and manufacturing method thereof
US20140377914A1 (en) Single Layer Coreless Substrate
WO2007102358A1 (ja) 電子デバイスパッケージ、モジュール、および電子機器
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
CN101399248B (zh) 配线基板及其制造的方法
KR100658022B1 (ko) 회로 장치의 제조 방법
CN105304580B (zh) 半导体装置及其制造方法
KR100639737B1 (ko) 회로 장치의 제조 방법
US20050121225A1 (en) Multi-layer circuit board and method for fabricating the same
JP4549692B2 (ja) 配線基板の製造方法
US8556159B2 (en) Embedded electronic component
KR101340349B1 (ko) 패키지 기판 및 이의 제조 방법
JP2002176124A (ja) 半導体搭載用基板とそれを用いた半導体パッケージ及び半導体搭載用基板の製造法並びに半導体パッケージの製造法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080903