CN106550542A - 插入保护结构并且靠近保护结构具有纯介质层的部件载体 - Google Patents

插入保护结构并且靠近保护结构具有纯介质层的部件载体 Download PDF

Info

Publication number
CN106550542A
CN106550542A CN201510594971.8A CN201510594971A CN106550542A CN 106550542 A CN106550542 A CN 106550542A CN 201510594971 A CN201510594971 A CN 201510594971A CN 106550542 A CN106550542 A CN 106550542A
Authority
CN
China
Prior art keywords
semi
protection structure
finished product
carrier
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510594971.8A
Other languages
English (en)
Other versions
CN106550542B (zh
Inventor
A·泰
N·鲍尔-欧平阁
G·D·格雷戈里奥
P·戴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S China Co Ltd
Original Assignee
AT&S China Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S China Co Ltd filed Critical AT&S China Co Ltd
Priority to CN201510594971.8A priority Critical patent/CN106550542B/zh
Priority to PCT/IB2016/055545 priority patent/WO2017046765A1/en
Priority to EP16845820.6A priority patent/EP3351066A4/en
Priority to US15/760,644 priority patent/US11051410B2/en
Publication of CN106550542A publication Critical patent/CN106550542A/zh
Application granted granted Critical
Publication of CN106550542B publication Critical patent/CN106550542B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10204—Dummy component, dummy PCB or template, e.g. for monitoring, controlling of processes, comparing, scanning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明公开了插入保护结构并且靠近保护结构具有纯介质层的部件载体，一种半成品(100)，该半成品(100)包括：保护结构(102)；两个部件载体(104)，这两个部件载体(104)可释放地形成于保护结构(102)的对置主面上，其中每个部件载体(104)都包括至少一个电绝缘层结构(114)和至少一个导电层结构(116)，并且其中最靠近保护结构(102)布置的、每个都与部件载体(104)中的相应部件载体(104)有关的两个电绝缘层结构(114)是纯的或者未处理过的电绝缘层，其内没有导电材料。

Description

插入保护结构并且靠近保护结构 具有纯介质层的部件载体
技术领域
本发明涉及一种半成品。此外，本发明涉及一种制造部件载体的方法。
背景技术
随着电子工业的发展，电子产品趋向于小型化和高性能，并且因此，为了增大通过层间连接技术布局的布局面积，并且满足高密度集成电路同时降低封装衬底的厚度，开发了多层板。
传统上，部件载体包括芯板和布置于该芯板的两侧上的堆积结构。然而，使用芯板增加了线的长度和整个结构的厚度。因此，为了克服这些缺陷，并且满足高频和小型化的发展趋势，开发了无芯部件载体。
US 8,227,711公开了一种无芯封装衬底，该无芯封装衬底包括：衬底主体，该衬底主体包括具有对置的第一面和第二面的辅助介质层；内布线，该内布线形成于第二面上；以及堆积结构，该堆积结构形成于辅助介质层和内布线上。设置多个导电凸块，该导电凸块包括：金属柱，该金属柱具有对置的第一端和第二端；以及焊接层，该焊接层形成于第一端上，其中金属柱的第二端布置于辅助介质层中，并且与内布线电连接，而具有焊接层的金属柱的第一端从辅助介质层的第一面凸出，从而实现超细间距和甚高导电凸块。
US 2007/0124924公开了一种制造布线衬底的方法，该方法包括步骤：由半固化材料获得临时衬底；以及通过以下层布置于半固化材料上的布线形成区中，并且使其尺寸大于下层尺寸的金属箔与布线形成区的外围部接触的方式将金属箔通过位于它们之间的下层布置于半固化材料上，并且然后通过利用加热和增压硬化半固化材料，在金属箔上形成堆积布线层，并且通过切割下层、金属箔和堆积布线层形成于临时衬底上的结构的一部分，获得堆积布线层形成于金属箔上的布线件，该部对应于下层的外围部，并且因此，通过使金属箔与临时衬底分离，将金属箔同时装接到临时衬底的至少一个面上。
JP 2006 332115涉及的问题是提供一种生产无芯布线板的工艺，在该无芯布线板中，能够容易地使衬底的表面粗糙，并且提供了一种这样生产的无芯布线板，在该无芯布线板中，改善了底层填料(underfill material)的流性。在所公开的生产无芯布线板的相应工艺中，多层片体(具有多层布线部)形成于增强的衬底上，并且然后，从增强衬底剥下多层布线部，因此有助于生产。由于采用具有通过糙化而糙化的表面的粘附铜箔，所以与其紧密接触设置的第一介质层具有足够粗糙的主面。
尽管制造无芯部件载体的现有方法强有力，但是在提高所制造的部件载体的可靠性方面，仍有改善空间。更具体地说，传统上制造的部件载体的缺陷是部件载体不希望的翘曲。
发明内容
本发明的目的是能够以合理的制造量制造可靠的部件载体。
为了实现上面陈述的目的，提供了一种根据独立权利要求用于制造部件载体的半成品和方法。
根据本发明的示例性实施例，提供了一种半成品，该半成品包括：保护结构(或者临时载体)；以及两个部件载体，这两个部件载体可释放地形成于该保护结构的对置主面上，其中每个部件载体都包括至少一个电绝缘层结构以及至少一个导电层结构，并且其中最靠近保护结构布置的、每个都与部件载体中的相应部件载体有关的两个电绝缘层结构是纯的并且/或者未处理过的电绝缘层，其内没有导电材料。
根据本发明的另一个示例性实施例，提供了一种制造部件载体的方法，该方法包括：提供(特别是形成)保护结构，并且在保护结构的对置主面上可释放地形成两个部件载体，其中每个部件载体都形成有至少一个电绝缘层结构并且形成有至少一个导电层结构，并且其中最靠近保护结构布置的、每个都与部件载体中的相应部件载体有关的两个电绝缘层结构是纯的并且/或者未处理过的电绝缘层，其内没有导电材料。
在本申请的环境下，术语“半成品”可以特指一种物理结构，该物理结构尚未制造好，而且为了获得在功能上能够用作独立部件载体的最初产品要求进一步处理。换句话说，半成品可以是要基于半成品制造的部件载体的预形成件。
在本申请的环境下，术语“保护结构”可以特指临时载体或者辅助结构，该临时载体或者辅助结构不形成制造好的部件载体的一部分，而仅在其制作过程中使用，以使两个部件载体保持在保护结构的两个对置主面上，从而简化操纵，并且改善制造时的机械鲁棒性。从保护结构释放了部件载体后，该保护结构能够再一次用于制造其他部件载体，也可以被清除，即，被牺牲掉。
在本申请的环境下，术语“部件载体”可以特指一种物理结构，构造该物理结构，以面装并且电接触至少一个诸如封装的电子芯片的电子部件。因此，这种面装过程之后，部件载体承载一个或者多个电子部件。此外或者作为一种选择，电子部件还能够嵌入相应部件载体的内部。
根据本发明的示例性实施例，最靠近保护结构布置的两个电绝缘层结构(即，最靠近每个部件载体的相应主面的有关电绝缘层结构)是均质的并且是纯电绝缘层，其内没有导电材料。这样有利地防止在层压时半成品中出现应力，因为该层具有与保护结构的各层的均质特性匹配的均质材料特性。此外，将最靠近保护结构布置的电绝缘层结构形成为纯电绝缘层(特别是未处理过的半固化层)，在从相应释放层的保护结构释放相应部件载体后，能够处理(特别是通过在相应电绝缘层中形成诸如通路的导电结构)这些层。该过程的结果是，对于抑制翘曲非常有效。
下面将解释半成品和方法的附加示例性实施例。
在实施例中，电绝缘层结构和/或者导电层结构可以是完整层、图形化层、在公公平面中有多个岛等。
在实施例中，纯的和/或者未处理过的电绝缘层结构是平面型连续层。因此，各层具有非常均质的特性，并且因此有助于利用层压过程，形成平面型部件载体，而没有出现翘曲的趋势。这是因为，通过直接靠近保护结构提供平面型连续介质层，能够使层压时的内部应力保持非常小。特别是，上述层可以仅由半固化材料构成。
在实施例中，保护结构包括低流动性材料。在本申请的环境下，术语“低流动性材料”(有时还称为“非流动性材料”)可以特指，在外部压力和升高温度下进行处理时，特别是在层压时，没有或者仅有非常有限的流动趋势的材料。特别是，在层压温度下(例如，150℃)，低流动性材料可以具有足够高的粘度，例如，至少5000泊，优选地至少10000泊。例如，当普通半固化材料在压力下被加热时，其树脂熔融(液化)并且在这种环境下，在任何空隙中自由流动。在特定时段，普通半固化材料的树脂保持能够自由流动的液态。与此相反，特殊配置根据本发明的示例性实施例涂施的低流动性材料，以在层压时抑制甚或消除流动性，使得低流动性材料在层压时基本上停留在原位。利用当前描述的实施例，能够在保护结构的芯区域中涂施低流动性材料(特别是低流动性半固化材料)(其中可以将低流动性材料布置于两个铜箔之间，并且可以任选地伴有附加芯材料)。在使用这种低流动性保护结构的情况下，意想不到的结果是，能够制造部件载体，而无需在层压之后进行修整。通过采取该措施，可以有效防止传统上在层压之后在薄层的边缘处出现气泡，传统上，这样在电镀过程中导致化学陷落。因此，当采用低流动性芯的保护结构时，能够显著简化无芯部件载体的制造，同时保证所制造的部件载体的高可靠性。当使用传统的半固化材料而非低流动性材料(诸如低流动性半固化材料)时，在层压时，可能发生传统的半固化材料从层压板流出，从而产生毛刺等。为了除去这样横向外流的传统半固化材料，传统上，需要在进一步处理层压板之前进行修整或者去毛刺。这可能涉及到工作量、可靠性问题以及流出的传统半固化材料与进一步制造过程中使用的化学材料的兼容性问题。当在保护结构中，特别是靠近保护结构与部件载体之间的界面使用低流动性材料时，这些问题都可以被有效抑制甚或消除。
在实施例中，低流动性材料包括低流动性半固化材料或者由低流动性半固化材料构成。半固化材料是“预浸渍(pre-impregnated)”的缩写表示。半固化材料可以包括基体(例如，树脂，特别是环氧树脂)中的纤维(诸如玻璃纤维)。更具体地说，半固化材料可以包括用聚酰亚胺、环氧树脂或者其他树脂体系浸透的玻璃纤维或者其他纤维加强物，在涂敷操作时，它们发生局部硫化(或者起反应)。低流动性半固化材料是外流限制其流动性而特殊改性的半固化材料。在本申请的环境下，术语“低流动性半固化材料”可以特指改造后具有受控熔融粘度的半固化材料，在层压诸如印刷电路板的部件载体的结构时，该半固化材料产生非常地的流动性。具有高熔融粘度特征的低流动性半固化材料不过多地流入空隙中，而是停留在原位。可以使用利用热塑性橡胶改性的环氧体系生产低流动性半固化材料，低流动性半固化材料还可以由局部交联的化合物构成。利用树脂的特定化学组成，也能够获得低流动性特性，该树脂的特定化学组成可以包括高分子量流动性限制剂。例如，可从公司获得低流动性半固化材料，例如，作为R1551 LF或者R1551 WNL的低流动性产品；可从获得低流动性半固化材料，例如作为Arlon的37N、38N、47N、49N、51N低流动性产品；可从公司获得低流动性半固化材料，例如作为104LF-75、106LF-67、106LF-72、1080LF-64、106LF-72、1080LF-65、106LF-72、1080LF-65、106LF-65、106LF-68、或者1080LF-62低流动性产品。在层压时(即，在升高温度下施加压力)，低流动性半固化材料可以呈现快速交联，而不或者基本上不流入相邻区域中。
在实施例中，低流动性材料具有30mil与140mil之间的，特别是60mil与120mil之间的，更特别是60mil与90mil之间的流动性范围。1mil对应于0.001英寸或者25.4μm。上述流动性范围有关的所谓IPC低流动性测试使用冲出两个1”直径的孔的样品，并且在测试条件下测量的流量作为随着孔的减小测量的流入孔的流量。以孔直径减小的mil表示相应规范，例如，60mil至90mil。
在实施例中，在150℃，低流动性材料具有的粘度在5000泊与100000泊之间，特别是在5000泊与50000泊之间。特别优选地是粘度值的相应范围在5000泊与35000泊之间。1泊等同于0.1Pas＝0.1kgm-ss-1。因此，低流动性半固化材料的粘度值显著大于传统半固化材料的粘度值，因此，与传统半固化材料相比，低流动性半固化材料具有显著较低的流动性趋势。例如，在140℃与160℃之间的温度下，低流动性材料可以具有的最小粘度在5000泊与100000泊之间。
在实施例中，低流动性材料包括树脂基体、该基体中的纤维以及抑流基体中的高分子量添加剂。通过选择性地添加高分子量添加剂(例如，有机添加剂、聚合物等)，可以以精确可控方式较低流动性趋势。
在实施例中，低流动性材料在局部硫化，并且在局部不硫化。通过调节硫化和未硫化的程度，可以精确限定低流动性材料的流动特性。
在实施例中，保护结构包括中心结构(特别是包括低流动性材料)，并且包括位于中心结构的两个对置主面的上面或者上方的释放层(特别是剥离层)，其中构造每个释放层，使得(特别是通过从保护结构剥离相应部件载体)能够从保护结构释放相应部件载体。这种释放层可以是通过将薄氟碳树脂(PTFE)层压到聚对苯二甲酸乙二醇酯(PET)膜上形成具有涂敷有机硅等的表面的层压膜。释放层可以限定保护结构与要制造的部件载体之间的界面。释放层与部件载体的相邻材料之间的粘附力可以分别显著小于部件载体或者保护结构的各层结构之间的粘附力。
在实施例中，中心结构包括伪芯，两个空间上隔开的片中的一个片(特别是包括低流动性材料，更特别是低流动性半固化材料)覆盖在伪芯的两个主面的上面或者上方。尽管无需在层压之后对板的边缘进行修整通常有利，但是结果是，在特定处理条件下和不希望的环境下，即使由低流动性半固化材料制成的在两个部件载体之间的两个主面上具有加强结构的单纯结构可能在层压时导致与释放层对置的两个铜箔起皱和离层。当将附加伪芯插在低流动性材料的两个垂直隔开的片之间时，能够有效抑制两个铜箔发生起皱和离层的趋势。提到的伪芯通过提供附加支承和稳定性防止铜箔起皱并且防止铜箔分离。
在实施例中，伪芯包括：中心层，特别是半固化材料的中心层(更特别是在加压和加热下能够流动的半固化材料，而非低流动性半固化材料)；以及位于中心层上的两个导电层，特别是两个铜导电层。结果是，特别有效防止两个铜箔起皱和离层。
在实施例中，伪芯是覆铜板(CCL)。产生覆铜板的过程以由玻璃纤维制成玻璃布开始。用主要由环氧树脂或者其他树脂制成的树脂液浸渍玻璃布，并且然后，在两侧上镀敷相应铜箔。
在变型实施例中，中心结构仅由低流动性材料，特别是低流动性半固化材料构成。尽管本实施例涉及需要将两个铜箔的起皱和离层保持在可接受水平的挑战，但是对于低成本应用，是个正确解决方案，因为能够利用极简单构造的保护结构实现。
在实施例中，保护结构还包括加强层，特别是铜箔的加强层，每个加强层都布置于中心结构与释放层中的相应释放层之间。这些加强层可以具有较高的厚度，例如在10μm与30μm之间的范围内，特别是在15μm与25μm之间的范围内，以在层压、操纵以及释放过程中，提供高机械稳定性。
在实施例中，两个部件载体中的至少一个(特别是两个部件载体都)构造为无芯部件载体。因此，这种部件载体可以是导电层结构和电绝缘层结构的层压板，但是可以没有芯板。
在实施例中，保护结构具有在10μm与300μm之间的范围内的厚度。在实施例中，低流动性材料可以具有在40μm与260μm之间的范围内的厚度。
在实施例中，两个部件载体形成有对称构型。因此，导电层结构和电绝缘层结构可以装接到部件载体的对置主面，并且在该对置主面上进行处理，并且通过层压连接到该对置主面，以提供非常对称的结构。部件载体并且优选地还有保护结构的这种对称(特别是镜像对称)的体系结构防止发生翘曲和机械应力。
在实施例中，每个部件载体都在与保护结构的相应界面处包括超薄导电层，特别是厚度小于5μm的，更特别是小于3μm的铜层。例如，提到的铜层的厚度可以在2μm与3μm之间。因此，利用所描述的制造过程，能够使用比传统实现显著薄的铜层。由于在从保护结构释放了部件载体后，能够进一步处理(特别是图形化等)提到的铜层，从而形成导电迹线等，所以小厚度特别有优势(特别是对于根据超薄导电层(特别是提供图形化)制造的更直形状的这种迹线的边缘)。
在实施例中，纯的并且/或者未处理过的电绝缘层是半固化层。它们是正常半固化层，而非低流动性半固化层材料，因此，使得在层压时，因为熔融和交联，而有助于部件载体的构型之间连接。
在实施例中，一方面最靠近保护结构布置的两个电绝缘层结构(每个都与部件载体中的相应部件载体有关)和另一方面最靠近相应部件载体布置的保护结构的半固化材料，特别是低流动性半固化材料由基本上具有相同热膨胀系数(CTE值)的材料制成。优选地，相应非常薄的三层堆叠可以插在一方面最靠近保护结构布置的电绝缘层结构中的相应电绝缘层结构与另一方面的保护结构的(例如，低流动性的)半固化材料之间。例如，释放层可以在一个主面上具有厚度在2μm与3μm之间的第一铜箔(作为超薄导电层的例子)而在对置主面上具有厚度为18μm的第二铜箔(作为加强层的例子)。这种非常薄的三层堆叠可以呈现不希望的离层或者起皱的趋势。特别是超薄导电层和加强层特别是在形成半成品的板材或者层堆叠的边缘处常常离层和起皱，这样可能导致可靠性问题。薄三层堆叠之上和之下的介质层的CTE调节的结果是可以有利地抑制或者消除离层和起皱。由于不希望局限于特定理论，所以当前认为，当从基本上或者完全相同的热膨胀系数值(例如，CTE值的偏差小于20％，特别是小于10％)中选择位于薄三层堆叠之上和之下的介质层的材料时，当在升高的压力和升高的温度下进行层压时作用于薄三层堆叠上的力减小或者被平衡掉。因此，可以防止薄三层堆叠承受薄三层堆叠之上和之下的相应材料的不同热膨胀产生的来自于之上和之下的不平衡力。
在实施例中，至少一个电绝缘层结构包括由如下构成的组中的至少一个：树脂，特别是双马来酰亚胺三嗪树脂；氰酸酯；玻璃，特别是玻璃纤维；半固化材料；聚酰亚胺；液晶聚合物；环氧树脂堆积膜；FR4材料；陶瓷；和金属氧化物。尽管半固化材料(特别是B级半固化材料)或者F4通常是优选的，但是也可以使用其他材料。
在实施例中，至少一个导电层结构包括由铜、铝和镍构成的组中的至少一个。尽管铜通常是优选的，但是也可以是其他材料。
在实施例中，每个部件载体都包括奇数个电绝缘层结构。根据本发明的示例性实施例，这是能做到的，因为在保护结构的领导对置主面上无芯地形成两个部件载体，使得在每个周期都不需要在部件载体的一个的对置两侧上对称地敷贴两个新层。有利的是，仅相对于两个部件载体保持互相相对对称，并且相对于保护结构的内部组成保持对称，而不相对于部件载体中的相应部件载体的内部组成保持对称。
在实施例中，保护结构的至少一部分设置有至少一个，特别是多个对准标记，特别是对准通孔。例如，对准标记可以是通过保护结构或者其一部分进行机械钻孔形成的通孔。例如，仅在形成保护结构的中心结构的覆铜板中，足够形成通孔。例如，这种对准标记可以形成于基本上矩形半成品或者板材的四角区域中。它们帮助调节半成品或者其一部分与制造设备之间的空间关系。
在实施例中，可以将电子部件面装到至少一个部件载体上并且/或者嵌入至少一个部件载体中。可以从如下构成的组中选择这种面装的或者嵌入的电子部件：有源电子部件、无源电子部件、电子芯片、储存设备、滤波器、集成电路、信号处理部件、电源管理部件、光电接口元件、电压转换器、密码部件、发射机和/或者接收机、机电换能器、传感器、致动器、微机电系统、微处理器、电容器、电阻器、电感器、电池、开关、摄像机、天线和逻辑芯片。然而，也可以将其他电子部件面装到电子设备上或者嵌入电子设备中。
在实施例中，将部件载体构造为由印刷电路板和衬底构成的组中的一个。
在本申请的环境下，术语“印刷电路”(PCB)可以特指，例如，通过如果需要伴随供给热能施加压力而将几个导电层结构与几个电绝缘层结构层压形成的板状部件载体。作为PCB技术的优选材料，导电层结构由铜制成，而电绝缘层结构可以包括树脂和/或者玻璃纤维，所谓半固化材料或者FR4材料。通过例如利用激光钻孔或者机械钻孔经过层压板形成通孔，并且利用导电材料(特别是铜)填充它们，从而形成作为通孔互连的通路，可以以要求的方式使各种导电层结构互连。不考虑可以嵌入印刷电路板中的一个或者多个电子部件，通常构造印刷电路板，以在板状印刷电路板的一个或者两个对置面上容纳一个或者多个电子部件。通过焊接，它们可以连接到相应主面。
在本申请的环境下，术语“衬底”可以特指，与要安装在上面的电子部件具有基本上相同尺寸的小部件载体。
在实施例中，该方法包括提供两个层结构，每个层结构都包括中心释放层，特别是剥离层，加强层，特别是铜箔覆盖在其一个主面上；并且超薄导电层，特别是具有小于5μm的厚度，更特别是具有小于3μm的厚度的铜箔覆盖在其另一个对置主面上，并且将中心结构(特别是包括低流动性材料)连接于两个加强层之间，其中中心结构、加强层和释放层形成保护结构的一部分，并且其中超薄导电层形成两个部件载体的一部分。例如，释放层可以在一个主面上具有厚度在2μm与3μm之间的第一铜箔(作为超薄导电层的例子)而在对置主面上具有厚度为18μm的第二铜箔(作为加强布局的例子)。这种非常薄的三层堆叠当单独使用时难以操纵，并且因此，支承于低流动性半固化材料上(非常优选地，其又装接到保护结构的其他中心结构)。通过采取该措施，可以有效防止薄三层堆叠发生不希望的离层或者起皱。特别是超薄导电层和加强层特别是在形成最终产品的板材或者层堆叠的边缘处常常发生离层和起皱，这样可能导致可靠性问题。当将该薄三层堆叠装接到保护结构的中心结构上时，可以强有力地抑制这种离层和起皱，这是个大优点。
在实施例中，该方法包括从保护结构释放两个部件载体。这可以通过拉动相应部件载体实现的，因此容易使相应部件载体从相应释放层脱离。
在实施例中，该方法包括将至少一个电子部件安装到释放的两个部件载体中的至少一个上。该制造过程的直接结果是由所制造的上面安装有至少一个电子部件的部件载体构成的电子设备(例如，通过焊接与部件载体的至少一个导电层结构连接和电接触)。
在实施例中，通过层压，部件载体形成于保护结构上。通过在施加热能的同时对半成品施加压力，可以实现层压。
在实施例中，该方法包括，在完成层压之后，特别是在从保护结构释放了部件载体后，在至少一个部件载体中，形成至少一个导电接触结构，特别是至少一个垂直互连。在使部件载体从保护结构分离后，特别是可以制造通路，在释放过程之后，该通路可以通过释放的部件载体的电绝缘层结构延伸。这种处理顺序的结果是显著降低制造好的部件载体的翘曲。
在实施例中，该方法包括，通过执行半加成过程(SAP)或者模拟半加成过程(mSAP)，形成至少一个导电接触结构。根据mSAP过程，未图形化的板上面已经具有一薄层导电材料(诸如铜)。然后，涂敷负掩模。与减成过程的掩模不同，该掩模露出衬底上将成为迹线的部分。在该板上电镀附加导电材料(诸如铜)。在未掩蔽的区域中，可以将导电材料(诸如铜)电镀到任何要求的重量。然后，进行锡铅电镀或者其他表面电镀。剥去掩模，并且蚀刻过程从板上去除现在露出的原始裸铜板，隔离各迹线。
在另一个实施例中，该方法包括利用减成过程形成至少一个导电接触结构。减成方法可以从整个涂敷有导电材料的板上去除诸如铜的导电材料，从而仅留下要求图形的导电材料(诸如导电迹线)。
在实施例中，该方法包括，在从保护结构释放了该部件载体中的该至少一个后，在在释放之前电绝缘层结构最靠近保护结构布置的至少一个所述部件载体的纯电绝缘层结构中形成至少一个导电接触结构。当将靠近或者最靠近保护结构布置的介质层结构构造为仅由电绝缘材料制成的均质结构，而不包括导电含物或者结构时，层压过程不导致翘曲，因为低流动性材料和均质介质层保持低机械应力并且分布良好。因此，可以获得翘曲趋势小或者没有翘曲趋势的部件载体。从保护结构释放了部件载体后，最靠近电绝缘层结构的上述均质非常靠近相应部件载体的表面(特别是仅通过超薄导电层与该表面分离)。执行了相应的释放过程之后，能够在该均质的纯介质电绝缘层中产生导电结构(诸如通路)。
在一个实施例中，该方法包括，在从保护结构释放部件载体之前，形成部件载体的所有电绝缘层结构。在其他变型实施例中，该方法包括，在从保护结构释放部件载体之前，形成部件载体的电绝缘层结构的第一部，而在从保护结构释放了部件载体后，形成部件载体的电绝缘层结构的第二部。因此，根据本发明的示例性实施例的制造体系结构非常灵活。
根据下面描述的实施例的例子，上面描述的方案以及本发明的其他方案显而易见，并且将参考实施例的这些例子解释上面描述的方案以及本发明的其他方案。
附图说明
下面将参考实施例的例子更详细描述本发明，但是本发明并不局限于实施例。
图1示出根据本发明的示例性实施例的半成品的截面图。
图2示出根据本发明的另一个示例性实施例的半成品的截面图。
图3示出根据本发明的又另一个示例性实施例的半成品的截面图。
具体实施方式
附图中的示图是原理图。
在参考附图更详细描述示例性实施例之前，将概括说明基于其开发本发明的示例性实施例的一些基本考虑。
根据本发明的示例性实施例，提供了一种无芯制造过程，该无芯制造过程，在具有插在要制造的两个部件载体之间的保护结构的半成品的两侧上，实现未处理过的或者纯(即，无通路等)的电绝缘层，作为最靠近保护结构的介质材料。当保护结构最外的纯介质层与其组合时，能够保证制造时的层压不导致所制造的部件载体发生翘曲。在使相应部件载体从保护结构释放或者离层后，能够对最靠近保护结构的部件载体的介质层进行处理(诸如，通路形成、图形化上面的金属材料等)。通过防止因为层压导致部件载体翘曲和弯曲，能够获得平面型部件载体。特别声明，当保护结构的(各)最外介质层的与部件载体的最内介质层的CTE值(层的平面中的和/或者沿着与其正交的堆叠方向)基本上相同时(特别是，不同小于10％或者小于20％)，能够获得该优点。
根据本发明的可以与上述实施例协同组合的另一个示例性实施例，提供了一种无芯制造过程，该无芯制造过程将低流动性的半固化材料实现为用于生产诸如印刷电路板(PCB)的衬底的保护结构的材料。更具体地说，在低流动性的半固化材料用于在诸如PCB的衬底上实现的薄芯厚度例如在0.025mm与0.050mm范围内的载体或者保护结构的情况下，本发明的示例性实施例适合无芯制造技术。相应制造体系结构能够应用于减成过程(subtractiveprocess)和mSPA(模拟半加成过程(modified semi-additive process))，用于细线PCB结构化。
高密度集成(HDI)部件载体的传统制造过程从芯层激光钻孔、金属化和图形化开始。然而，如果芯厚度太薄(例如，低于50μm)，则在处理时，湿法处理设备可能难以输送或者操纵该薄芯。例如，对于mSAP处理，具有厚度为2μm至3μm的铜箔的芯层太薄，并且对于通过背面铜上面的通道(issue)的激光钻孔可能存在风险。
与此相反，实现具有厚度为100μm或者100μm以上的载体的无芯技术的本发明的示例性实施例能够克服提到的薄板材在干法处理和湿法处理中的输送问题。激光钻孔、金属化和光刻可以在完成DIP层(钻孔薄层)后，在载体的或者保护结构的两个对置侧或者主面上，从外叠层开始执行。能够对其涂敷增强材料并将其压到EP(外面)层(即，外层)，然后，通过剥离，移除载体或者保护结构。然后，能够根据高集成度(HDI)设备和处理，继续堆积外面层。
非常有利的是，根据本发明的示例性实施例制造部件载体的方法可以在两个金属箔(诸如铜箔)之间使用低流动性的半固化材料，使得不需要在层压之后进行修整。这样非常有利地防止在层压之后在板材或者半成品的边缘处形成气泡，传统上，在电镀过程中，该气泡能够导致化学陷落。
根据本发明的又另一个示例性实施例，提供了一种无芯制造过程，该无芯制造过程在保护结构中实现中心伪芯，该中心伪芯具有两个对置的主面，在该对置的主面上，在两侧对称地形成保护结构的附加层。优选地，由半固化材料制成的两个片装接到伪芯的主面上，后面是加强层、释放层(releasinglayer)以及超薄导电层(后者已经形成要制造的部件载体的一部分)。已经证明，稳定伪芯能够有效防止加强层和/或者超薄导电层不希望的起皱、离层或者污染。因此，所描述的具有居中伪芯的保护结构的组成改善所制造的部件载体的可靠性。
特别是，根据本发明的实施例，可以执行下面的一个或者多个实现过程：
1.具有载体倒角的层L2的对准标记设计(请参见图1)
2.根据描述的构造设计的加工准备和产生图形图和激光钻孔程序
3.载体移除的剥离过程
4.阻抗和介质厚度调节
特别是，本发明的示例性实施例具有改善并且克服用于虚拟处理和金属化处理的传统HDI设备存在的薄芯的输送和操纵陡峭的问题。此外，本发明的示例性实施例有利地防止mSAP芯处理时通过背面的薄铜箔上的通道(issue)的激光钻孔发生故障。
本发明的示例性实施例可以灵活应用于具有任何要求层数的HDI板、衬底、印刷电路板等的制造。对于所包括的处理，本发明的示例性实施例与减成过程、模拟半加成过程(mSAP)以及半加成过程(SAP)兼容。
本发明的示例性实施例的无芯技术可以有利地应用于厚度小于50μm的薄芯和细线结构化的mSAP技术(特别是，从15μm到25μm的L/S)。
图1示出根据本发明的示例性实施例的半成品100的截面图。
半成品100包括：中心保护结构102，该中心保护结构又具有由低流动性的半固化材料制成的中心结构106。例如，低流动性半的固化材料具有80mkl范围内的流动性，并且在150℃具有30000泊的粘度。低流动性材料包括环氧树脂基体、该基体中的玻璃纤维以及该基体中为了在层压情况下禁止流动特别选择的高分子量添加剂。因此，在通过施加压力和升高温度来层压图1所示的半成品100的各层结构时，低流动性材料仅具有非常有限的流动趋势。相应地，流动性范围值可以较小，并且粘度值可以大于用于传统方法实现的保护结构的材料的粘度值。
除了中心结构106，保护结构102还包括两个载体或者加强层110，该加强层110可以被实现为铜箔，并且可以具有例如18μm的较大厚度。每个加强层110都可以装接到中心结构106的相应主面A、B。更确切地说，每个加强层110都可以布置于中心结构106与两个释放层108中的相应释放层之间。因此，两个释放层108敷贴在加强层110的两个对置的露出主面上，加强层1110又覆盖中心结构106的主面A、B。构造每个释放层108，使得能够从保护结构102释放半成品100的两个部件载体104中的相应部件载体。仅通过从保护结构102剥离相应部件载体104，就可以完成释放。因此，在保护结构102的对置主面上可释放地形成两个部件载体104。例如，保护结构102可以具有50μm的总厚度。
半成品100还包括两个部件载体104，该部件载体104还可以是制造好的部件载体的预形成件(即，特别是在释放之后，如果需要，可以使所示的部件载体104经受进一步处理)。将部件载体104构造为无芯部件载体104，即，在其自身上不包括芯，这样使得以紧凑方式制造它们。从图1能够看出，相对于对称平面140，两个部件载体104形成有镜面对称构型。保护结构102的这种对称构造减小了制造过程中产生的机械应力和热应力。有利的是，每个部件载体104都在与保护结构102的相应界面处包括超薄导电层112，该超薄导电层112可以由铜箔实现，并且可以具有2μm与3μm范围内的厚度。从保护结构102释放了部件载体104后，可以图形化该超薄导电层112(例如，在mSAP过程中)，以形成导电迹线。由于其厚度非常薄，所以图形化的导电层112的质量和可靠性极好。选择厚度非常薄的导电层112的机会也是由低流动性的半固化材料制造中心结构106的结果。
在保护结构102的两个对置主面上开始，构造多个对称堆叠层L1、L2、L3，以形成相应部件载体104的一部分。各层L1、L2、L3(在保护结构102的每个主面上，图1中示出了3层，但是也可以是比3层多或者少的层量)可以顺序装接到要制造的部件载体104的露出面上，并且通过层压可以连接到现有堆叠。部件载体104的层L1、L2、L3中的每个都可以包括至少一个电绝缘层结构114和/或者至少一个导电层结构116。该导电层结构116可以由铜制成。该电绝缘层结构106可以由半固化材料/FR4制成。可以将部件载体104构造为印刷电路板或者衬底。
为了获得图1所示的半成品100并且因此制造部件载体104，形成包括低流动性半固化材料的保护结构102。根据低流动性半固化材料的中心结构106，将加强层110装接到两个对置的主面A和B，然后，将释放层108装接到加强层110的露出面上。然后或者之后，通过层压，即，施加高压和高温，使提到的构型互连。
接着，利用一个或者多个层压过程，在保护结构102的对置主面上形成两个部件载体104的相应层L1、L2、L3(整体上互连并且可释放)。这能够通过将半固化层(请参见电绝缘层结构114)和铜层(请参见例如厚度在2μm与3μm范围内的导电层结构116的平面结构)互相布置在上面并且通过层压使它们互连实现。由于电绝缘层结构114由普通半固化材料制成，而非由低流动性半固化材料制成，所以在层压过程中，它们熔融并且可流动。因此，在固化后，使各层结构114、116互连。根据图1，最靠近保护结构102布置的两个对称布置的电绝缘层结构114是未处理过的纯电绝缘层，在此实现为纯半固化层，其内没有导电材料。所述的两个电绝缘层结构114与介质中心结构106的材料具有非常接近的热膨胀系数。这两个措施，即，由均质介质材料提供所述两个电绝缘层结构114和共同调节位于相应释放层108的两侧上的介质材料的CTE值，有效抑制翘曲，并且产生非常可靠的部件载体104。
与所述的两个最内电绝缘层结构114不同，两个最外电绝缘层结构114内包括导电结构，请参见参考符号116。
从图1可以看出，还能够在部件载体104的最外层L3上形成铜通路(请参见导电层结构116的垂直互连结构)。如箭头130示意地指出，根据模拟半加成过程(mSAP)，可以处理附加层。
在获得了在图1中示出的半成品100后，但是在该图中未示出，该方法还可以包括通过在释放层108剥离它们，从保护结构102释放老公部件载体104。
有利的是，该方法接着包括：在完成层压和释放后，在单一化的或者分离的部件载体104的露出面部(即，特别是与层L1有关)中，形成尤其包括水平迹线和/或者垂直互连的附加导电接触结构(以参考编号116所示相同的方式)的过程。有利的是，在释放之后，特别是仅通过形成通路，能够显著减少制造的部件载体104发生弯曲或者承受翘曲的趋势。
尽管该图中未示出，但是能够接着例如通过焊接，将一个或者多个电子部件面装到制造好的单一化的两个部件载体104上，从而保证电子部件的触点与导电层结构116的露出部连接。
从图1能够看出，每个部件载体104都能够包括奇数个电绝缘层结构114。与传统的有芯型部件载体相比，这样提高了设计的自由度，这是由于无芯设计，而在保护结构102的两个对置主面上对称布置两个部件载体104的结果。
下面是根据本发明的示例性实施例制造部件载体104的一个示例性过程工作流程：
1.准备载体或者保护结构102；
－提供低流动性半固化材料的中心结构106
－将加强层110(例如，厚度为18μm的铜箔)装接到中心结构106，而将释放层108装接到加强层110
－将超薄导电层112(例如，厚度在2μm与3μm之间的铜箔)装接到保护结构102
2.利用保护结构102或者载体(与主面A、B相邻)，执行mSAP过程
－开始在载体上利用mSAP构建层L2
－在层L2上继续构建一个或者多个DIP层L3、L3、L5……(未示出)
－在完成mSAP DIP构建后，使部件载体104(诸如PCM)与载体或者保护结构102分离
3.完成EP(外面)层
－激光/通路填充/Cu/图形处理的EP层的mSAP
－进行传统处理(诸如对EP层的SM/MF和其他处理)
完成DIP层后，从层L2、L3、……开始，可以在与载体相邻的主面A和B侧上执行钻孔、金属化和光刻。能够对其涂敷增强材料并将其压到EP层，然后，通过剥离，移除载体。然后，能够利用高集成度(HDI)设备和处理，对EP构建进行处理。
图2示出根据本发明的另一个示例性实施例的半成品100的截面图。该实施例涉及对全层构建的无芯技术。
根据图2的半成品100与根据图1的半成品100的不同之处尤其在于保护结构102的组成。根据图2，保护结构102包括中心结构106，该中心结构106带有加强层110中的相应加强层110从外部覆盖的低流动性材料的两个空间上分离的片220、222。与图1中相同，根据图2的半成品100也包括两个分别位于加强层110的相应加强层110上并且位于中心结构106的对置主面中的相应对置主面上方的释放层108(在其上能够从保护结构102剥离部件载体104)。与图1相反，根据图2的保护结构102具有中心结构106的组成，该中心结构106包括伪芯200，低流动性半固化材料的两个独立片220、222中的相应独立片覆盖在该伪芯200的两个主面上。伪芯200又包括(例如正常流动性的)半固化材料的中心层202和在中心层204上在此由铜箔实现的两个导电层204、206。因此，伪芯200可以由覆铜板(Copper CladLaminate)(CCL)实现。
保护结构102的这种组成具有显著技术优势：首先，提供低流动性半固化材料的两个不同片220、222的优点在于，在叠层的边缘不出现气泡，在传统技术中，由于半固化树脂在横向流动到层堆叠外而产生气泡。因此，当对片220、222采用低流动性半固化材料时，层压之后对边缘区域进行修整或者任何其他进一步处理就不必要的。其次，附加提供伪芯200提供附加稳定性，并且非常有利地防止覆盖释放层108的两个对置主面的铜箔(请参见参考符号110、112)离层或者起皱。这样改善所制造的部件载体104的可靠性和质量。此外，通过采取该措施，能够避免对超薄堆叠层112进行去污。
与在图1中相同，最靠近保护结构102对置布置的两个电绝缘层结构114是未处理过的纯电绝缘层，在此由纯半固化材料实现，其内没有导电材料。最靠近保护结构102布置的电绝缘层结构114和低流动性半固化材料由具有相同热膨胀系数(CTE)的材料制成。这两个措施更确切地说每个单独使用并且更多地是二者组合使用，具有的显著优点是，层压时的加热在三层堆叠或者层结构210的两个对置主面上不造成显著不同的热膨胀。因此，制造的部件载体104不发生翘曲或者弯曲。尽管该图中未示出，但是从保护结构102释放仅通过超薄导电层112与其分离的部件载体104后，最靠近保护结构102布置的电绝缘层结构114将非常靠近相应部件载体104的表面。因此，在释放之后，在最靠近保护结构102布置的电绝缘层结构114中，可以形成诸如垂直互连(特别是通路)的导电结构。然后，可以图形化最靠近保护结构102布置的电绝缘层结构114，以形成导电迹线。
从图2还能够看出，伪芯200设置有多个对准标记208，在此该对准标记208由对准通孔实现，这样，在制造时，简化了半成品100的对准。对准标记208可以由框钻孔实现，并且可以布置于矩形伪芯200的四角。
当制造半成品100时，相应方法可以从提供两个层结构210开始，每个层结构210都包括中心释放层108，加强层110覆盖在该中心释放层108的一个主面上并且超薄导电层112覆盖在该中心释放层108的另一个对置主面上。为了改善操纵，然后，层结构210与保护结构102的芯连接。在后面，中心结构106、加强层110和释放层108形成保护结构102的一部分。与此相反，在后面，超薄导电层112形成两个部件载体104的一部分。
从图2所示的半成品100开始，能够完成在外表面220、222上进一步堆积一个或者多个其他层。利用所示的无芯技术，在使部件载体104与载体或者保护结构102分离之前，能够全层堆积。
图3示出根据本发明的又另一个示例性实施例的半成品100的截面图。该实施例涉及关于4层构建的无芯技术。除此之外，根据图3的体系结构对应于图2的体系结构。
从图3所示的半成品100开始，在1B侧层上可以进一步堆积DIP。因此，在使部件载体104与载体或者保护结构102分离之前，能够执行仅在芯上和DIP 1层上的无芯技术。在本文中，术语“IP”和“DIP”指正常高集成方法芯层和1xxx层。
后面将解释根据图2和图3的无线技术的处理。
首先，执行载体准备，以准备保护结构102。
－准备厚度为约100μm的伪芯200或者板材，其中板材尺寸可以与PCB板材尺寸相同。
－然后，在伪芯200上执行框钻孔，以产生对准标记208。
－接着，堆积伪芯200上面的半固化层(请参见参考编号114)以上的层220、222、110、108、112，并且将载体层或者保护结构102与第一PCB层挤压在一起，如图所示。
其次，对4层(请参见图3)或者全层(请参见图2)堆积，执行无芯方法：
－对于模拟半加成过程(mSAP)，该过程继续，以激光钻孔、无电沉积、干膜敷贴、光感图形(photo pattern)、电镀。
－对于高密度集成过程，该过程继续，以执行黑色氧化物处理、激光钻孔、无电沉积、通路形成和照片处理。
－根据设计和处理能力，能够对4层(请参见图3)或者全层(请参见图2)构建应用无芯方法。
第三，能够使部件载体104(PCB或者优选地衬底)与载体层或者保护结构102分离；
－例如，手动使部件载体104与载体或者保护结构102的释放层108分离。
－可以因为其他用途而布置载体或者保护结构102。
－可以利用高密度集成或者mSAP过程继续对部件载体104执行层形成。
在根据图2的实施例中，在从保护结构102释放部件载体104之前，所有电绝缘层结构114都能够敷贴到半成品100上。在根据图3的实施例中，在从保护结构102释放部件载体104之前，仅一部分电绝缘层结构114能够敷贴到半成品100上，而在从保护结构102释放部件载体104之后，另一部分电绝缘层结构114能够敷贴到半成品100上。
应当注意，术语“包括”不排除其他元件或者步骤，并且“一个”或者“一”不排除多个。此外，可以将结合不同实施例描述的元件组合在一起。
还应当注意，不能将权利要求中的参考符号理解为是对权利要求的范围的限制。
本发明的实施并不局限于附图所示的和上面描述的一些实施例。相反，即使对于基本上不同的实施例，采用所示的解决方案和根据本发明的原理，能够有多种变型。

Claims (35)

1.一种半成品(100)，包括：
保护结构(102)；
两个部件载体(104)，所述两个部件载体(104)可释放地形成于所述保护结构(102)的对置主面上，其中所述部件载体(104)中的每个都包括至少一个电绝缘层结构(114)和至少一个导电层结构(116)；
其中最靠近所述保护结构(102)布置的每个都与所述部件载体(104)中的相应部件载体(104)有关的所述两个电绝缘层结构(114)是纯的或者未处理过的电绝缘层，内部没有导电材料。
2.根据权利要求1所述的半成品(100)，其中所述纯的或者未处理过的电绝缘层是平面型连续层。
3.根据权利要求1或者2所述的半成品(100)，其中所述保护结构(102)包括低流动性材料。
4.根据权利要求3所述的半成品(100)，其中所述低流动性材料包括低流动性半固化材料或者由低流动性半固化材料构成。
5.根据权利要求3或者4所述的半成品(100)，其中所述低流动性材料具有30mil与40mil之间的，特别是60mil与120mil之间的，更特别是60mil与90mil之间的范围内流动性。
6.根据权利要求3至5中的任何一项所述的半成品(100)，其中在150℃，所述低流动性材料具有的粘度在5000泊与100000泊之间，特别是在5000泊与50000泊之间，更特别地是在5000泊与35000泊之间。
7.根据权利要求3至6中的任何一项所述的半成品(100)，其中在140℃与160℃之间的温度下，所述低流动性材料具有的最低粘度在5000泊与100000泊之间。
8.根据权利要求3至7中的任何一项所述的半成品(100)，其中所述低流动性材料包括树脂基体、所述基体中的纤维以及所述禁流基体中的添加剂，特别是高分子量添加剂，或者由树脂基体、所述基体中的纤维以及所述抑流基体中的添加剂，特别是高分子量添加剂构成。
9.根据权利要求1至8中的任何一项所述的半成品(100)，其中所述保护结构(102)包括中心结构(106)，特别是具有低流动性材料，并且包括位于所述中心结构(106)的两个对置主面的上面或者上方的释放层(108)，特别是剥离层，其中构造每个所述释放层(108)，使得特别是通过从所述保护结构(102)剥离所述相应部件载体(104)，能够从所述保护结构(102)释放所述相应部件载体(104)。
10.根据权利要求9所述的半成品(100)，其中所述中心结构(106)包括伪芯(200)，特别是低流动性材料的，更特别是低流动性半固化材料的两个空间隔开的分离片(220、222)中的相应分离片覆盖在所述伪芯(200)的两个主面的上面或者上方。
11.根据权利要求10所述的半成品(100)，其中所述伪芯(200)在所述中心层(204)上包括：中心层(202)，特别是半固化材料；和两个导电层(204、206)，特别是铜。
12.根据权利要求10或者11所述的半成品(100)，其中所述伪芯(200)是覆铜板。
13.根据权利要求9所述的半成品(100)，其中所述中心结构(106)仅由低流动性材料，特别是低流动性半固化材料构成。
14.根据权利要求9至13中的任何一项所述的半成品(100)，其中所述保护结构(102)还包括分别布置于所述中心结构(106)与所述释放层(108)中的相应释放层(108)之间的加强层(110)，特别是铜箔。
15.根据权利要求1至14中的任何一项所述的半成品(100)，其中将所述两个部件载体(104)中的至少一个构造为无芯部件载体(104)。
16.根据权利要求3至15中的任何一项所述的半成品(100)，其中所述低流动性材料具有的厚度在40μm与260μm之间的范围内，特别是在40μm与60μm之间的范围内。
17.根据权利要求1至16中的任何一项所述的半成品(100)，其中所述两个部件载体(104)，特别是与所述保护结构(102)组合的所述两个部件载体(104)形成有对称的，特别是镜像对称的构型。
18.根据权利要求1至17中的任何一项所述的半成品(100)，其中每个所述部件载体(104)都在与所述保护结构(102)的相应界面处包括超薄导电层(112)，特别是厚度小于5μm，更特别是厚度小于3μm的的铜层。
19.根据权利要求1至18中的任何一项所述的半成品(100)，其中所述纯的或者未处理过的电绝缘层是半固化层。
20.根据权利要求1至19中的任何一项所述的半成品(100)，其中最靠近所述保护结构(102)布置的、每个都与所述部件载体(104)中的相应部件载体(104)有关的所述两个电绝缘层结构(114)和最靠近所述相应部件载体(104)布置的所述保护结构(102)的半固化材料，特别是低流动性半固化材料由具有基本上相同热膨胀系数的材料制成。
21.根据权利要求1至20中的任何一项所述的半成品(100)，其中最靠近所述保护结构(102)布置的、每个都与所述部件载体(104)中的相应部件载体(104)有关的所述两个电绝缘层结构(114)和最靠近所述相应部件载体(104)布置的所述保护结构(102)的半固化材料，特别是低流动性半固化材料由热膨胀系数的差异小于20％，特别是小于10％的材料制成。
22.根据权利要求1至21中的任何一项所述的半成品(100)，其中所述至少一个电绝缘层结构(114)包括由如下构成的所述组中的至少一个：树脂，特别是双马来酰亚胺三嗪树脂；氰酸酯；玻璃，特别是玻璃纤维；半固化材料；聚酰亚胺；液晶聚合物；环氧树脂堆积膜；FR4材料；陶瓷；和金属氧化物。
23.根据权利要求1至22中的任何一项所述的半成品(100)，其中所述至少一个导电层结构(116)包括由铜、铝和镍构成的组中的至少一个。
24.根据权利要求1至23中的任何一项所述的半成品(100)，其中每个所述部件载体(104)都包括奇数个电绝缘层结构(114)。
25.根据权利要求1至24中的任何一项所述的半成品(100)，其中所述保护结构(102)的至少一部分设置有至少一个，特别是多个对准标记(208)，特别是对准通孔。
26.根据权利要求1至25中的任何一项所述的半成品(100)，其中将所述部件载体(104)构造为由印刷电路板和衬底构成的所述组中的一个。
27.一种制造部件载体(104)的方法，所述方法包括：
在保护结构(102)的对置主面上可释放地形成两个部件载体(104)；
其中每个所述部件载体(104)都形成有至少一个电绝缘层结构(114)，并且都形成有至少一个导电层结构(116)；
其中将最靠近所述保护结构(102)布置的、每个都与所述部件载体(104)中的相应部件载体(104)有关的所述两个电绝缘层结构(114)形成为纯的或者未处理过的电绝缘层，内部没有导电材料。
28.根据权利要求27所述的方法，其中所述方法包括：
提供两个层结构(210)，每个所述层结构(210)都包括中心释放层(108)，特别是剥离层；加强层(110)，特别是铜箔覆盖在所述中心释放层(108)的一个主面上；并且超薄导电层(112)，特别是具有小于5μm的厚度，更特别是具有小于3μm的厚度的铜层覆盖在所述中心释放层(108)的另一个对置主面上；
在所述两个加强层(110)之间连接中心结构(106)，特别是包括低流动性材料的中心结构(106)；
其中所述中心结构(106)、所述加强层(110)和所述释放层(108)形成所述保护结构(102)的一部分；并且
其中所述超薄导电层(112)形成所述两个部件载体(104)的一部分。
29.根据权利要求27或者28所述的方法，其中所述方法包括从所述保护结构(102)释放所述两个部件载体(104)。
30.根据权利要求29所述的方法，其中所述方法包括将至少一个电子部件安装在所述两个释放部件载体(104)中的至少一个上面并且/或者将至少一个电子部件嵌入所述两个释放部件载体(104)中的至少一个中。
31.根据权利要求27至30中的任何一项所述的方法，其中所述部件载体(104)的至少一部分通过层压形成于所述保护结构(102)上。
32.根据权利要求31所述的方法，其中所述方法包括，在完成所述层压后，特别是在从所述保护结构(102)释放了所述部件载体(104)后，在最靠近所述保护结构(102)布置的、每个都与所述部件载体(104)中的相应部件载体有关的所述两个电绝缘层结构(114)上和/或者中，形成至少一个导电接触结构(116)，特别是至少一个垂直互连。
33.根据权利要求27至32中的任何一项所述的方法，其中所述方法包括，通过执行半加成过程或者模拟半加成过程，形成所述至少一个导电接触结构(116)。
34.根据权利要求27至33中的任何一项所述的方法，其中所述方法包括，在从所述保护结构(102)释放所述部件载体(104)之前，形成所述部件载体(104)的所有电绝缘层结构(114)。
35.根据权利要求27至33中的任何一项所述的方法，其中所述方法包括，在从所述保护结构(102)释放所述部件载体(104)之前，形成所述部件载体(104)的电绝缘层结构(114)的第一部，而在从所述保护结构(102)释放了所述部件载体(104)后，形成所述部件载体(104)的电绝缘层结构(114)的第二部。
CN201510594971.8A 2015-09-17 2015-09-17 插入保护结构并且靠近保护结构具有纯介质层的部件载体 Active CN106550542B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510594971.8A CN106550542B (zh) 2015-09-17 2015-09-17 插入保护结构并且靠近保护结构具有纯介质层的部件载体
PCT/IB2016/055545 WO2017046765A1 (en) 2015-09-17 2016-09-16 Component carriers sandwiching a sacrificial structure and having pure dielectric layers next to the sacrificial structure
EP16845820.6A EP3351066A4 (en) 2015-09-17 2016-09-16 SANDWICH COMPONENT BRACKETS WITH A SACRIFICIAL STRUCTURE AND WITH PURE DIELECTRIC LAYERS NEXT TO THE SACRIFICIAL STRUCTURE
US15/760,644 US11051410B2 (en) 2015-09-17 2016-09-16 Component carriers sandwiching a sacrificial structure and having pure dielectric layers next to the sacrificial structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510594971.8A CN106550542B (zh) 2015-09-17 2015-09-17 插入保护结构并且靠近保护结构具有纯介质层的部件载体

Publications (2)

Publication Number Publication Date
CN106550542A true CN106550542A (zh) 2017-03-29
CN106550542B CN106550542B (zh) 2021-10-26

Family

ID=58288234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510594971.8A Active CN106550542B (zh) 2015-09-17 2015-09-17 插入保护结构并且靠近保护结构具有纯介质层的部件载体

Country Status (4)

Country Link
US (1) US11051410B2 (zh)
EP (1) EP3351066A4 (zh)
CN (1) CN106550542B (zh)
WO (1) WO2017046765A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113395817A (zh) * 2020-03-13 2021-09-14 重庆达方电子有限公司 薄膜电路板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707152B2 (en) * 2017-01-16 2020-07-07 Innolux Corporation High-frequency device and manufacturing method thereof
EP3483921A1 (en) 2017-11-11 2019-05-15 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding known-good component in known-good cavity of known-good component carrier material with pre-formed electric connection structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257775A (zh) * 2007-02-28 2008-09-03 新光电气工业株式会社 制造布线基板的方法和制造电子元件装置的方法
CN101472408A (zh) * 2007-12-27 2009-07-01 富士通株式会社 多层布线板及其制造方法
CN203072247U (zh) * 2012-12-18 2013-07-17 奥特斯(中国)有限公司 用于生产印制电路板的半成品
CN103681586A (zh) * 2012-08-30 2014-03-26 欣兴电子股份有限公司 无核心封装基板及其制法
JP2014103285A (ja) * 2012-11-21 2014-06-05 Kyocera Corp 配線基板およびその実装構造体

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5429879A (en) * 1993-06-18 1995-07-04 The United States Of America As Represented By The United States Department Of Energy Laminated metal composite formed from low flow stress layers and high flow stress layers using flow constraining elements and making same
JPH09100357A (ja) 1995-10-03 1997-04-15 Hitachi Chem Co Ltd ノーフロープリプレグの製造方法
JP4538373B2 (ja) 2005-05-23 2010-09-08 日本特殊陶業株式会社 コアレス配線基板の製造方法、及びそのコアレス配線基板を有する電子装置の製造方法
JP4334005B2 (ja) 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
TWI332813B (en) * 2007-05-11 2010-11-01 Unimicron Technology Corp Process of structure with embedded circuit
US8227771B2 (en) 2007-07-23 2012-07-24 Asml Netherlands B.V. Debris prevention system and lithographic apparatus
CN101640976A (zh) * 2008-07-28 2010-02-03 富葵精密组件(深圳)有限公司 柔性电路板的制作方法
CN101662894B (zh) * 2008-08-27 2011-09-21 富葵精密组件(深圳)有限公司 封装基板以及封装结构
TWI449745B (zh) 2008-12-22 2014-08-21 Iteq Corp 接合膠片及其所用之樹脂
CN102713116B (zh) 2009-11-28 2014-12-31 大众汽车有限公司 锁系统
KR101077340B1 (ko) 2009-12-15 2011-10-26 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP5486020B2 (ja) * 2010-01-13 2014-05-07 三菱電機株式会社 回路基板およびその製造方法
KR20120035007A (ko) * 2010-10-04 2012-04-13 삼성전기주식회사 인쇄회로기판의 제조방법
JP5902931B2 (ja) * 2011-12-06 2016-04-13 新光電気工業株式会社 配線基板の製造方法、及び、配線基板製造用の支持体
WO2013183604A1 (ja) * 2012-06-04 2013-12-12 Jx日鉱日石金属株式会社 多層プリント配線板の製造方法
WO2014050995A1 (ja) 2012-09-26 2014-04-03 日立化成株式会社 多層配線板、及び、多層配線板の製造方法
WO2014054803A1 (ja) * 2012-10-04 2014-04-10 Jx日鉱日石金属株式会社 多層プリント配線基板の製造方法及びベース基材
JP2014130856A (ja) * 2012-12-28 2014-07-10 Kyocer Slc Technologies Corp 配線基板の製造方法
US9312233B2 (en) * 2013-06-27 2016-04-12 Intel Corporation Method of forming molded panel embedded die structure
US9257419B2 (en) * 2014-03-17 2016-02-09 Freescale Semiconductor Inc. Leadframe-based system-in-packages having sidewall-mounted surface mount devices and methods for the production thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257775A (zh) * 2007-02-28 2008-09-03 新光电气工业株式会社 制造布线基板的方法和制造电子元件装置的方法
CN101472408A (zh) * 2007-12-27 2009-07-01 富士通株式会社 多层布线板及其制造方法
CN103681586A (zh) * 2012-08-30 2014-03-26 欣兴电子股份有限公司 无核心封装基板及其制法
JP2014103285A (ja) * 2012-11-21 2014-06-05 Kyocera Corp 配線基板およびその実装構造体
CN203072247U (zh) * 2012-12-18 2013-07-17 奥特斯(中国)有限公司 用于生产印制电路板的半成品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113395817A (zh) * 2020-03-13 2021-09-14 重庆达方电子有限公司 薄膜电路板
CN113395817B (zh) * 2020-03-13 2023-03-24 重庆达方电子有限公司 薄膜电路板

Also Published As

Publication number Publication date
EP3351066A1 (en) 2018-07-25
CN106550542B (zh) 2021-10-26
US11051410B2 (en) 2021-06-29
WO2017046765A1 (en) 2017-03-23
US20180255650A1 (en) 2018-09-06
EP3351066A4 (en) 2019-05-15

Similar Documents

Publication Publication Date Title
CN106550554A (zh) 用于制造部件载体的上面具有伪芯和不同材料的两个片的保护结构
FI121774B (fi) Monikerroksinen levy ja menetelmä sen valmistamiseksi
TWI466610B (zh) 封裝結構及其製作方法
CN101299911A (zh) 制作多层电路化衬底的方法
JP6599853B2 (ja) 除去可能なカバー層を用いてめっき貫通孔を有する積層構造を形成する方法
CN106550542A (zh) 插入保护结构并且靠近保护结构具有纯介质层的部件载体
US6834426B1 (en) Method of fabricating a laminate circuit structure
CN106550532A (zh) 用于制造部件载体的包括低流动性材料的保护结构
JP2007221068A (ja) フラッシュプリント配線板およびその製造方法ならびにフラッシュプリント配線板からなる多層プリント配線板。
TWI569696B (zh) 製造電路板與晶片封裝之方法，以及藉由使用此方法製成之電路板
JP2001068856A (ja) 絶縁樹脂シート及びその製造方法
US6492007B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
TWI736844B (zh) 電路板結構及其製作方法
JP6460439B2 (ja) 印刷配線板およびその製造方法
KR100651422B1 (ko) 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법
JP2650072B2 (ja) 多層プリント配線板の製造方法
KR20120026368A (ko) 인쇄회로기판 및 그 제조방법
KR100601473B1 (ko) 혼합형 빌드업 공법을 이용한 인쇄회로기판 제조방법
KR101395904B1 (ko) 다층연성회로기판 제조방법
EP1259102B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
KR101156924B1 (ko) 인쇄회로기판의 제조방법
JP2017152493A (ja) 印刷配線板の製造方法
CN117677049A (zh) 一种多层线路板埋孔制作方法及多层线路板
JPH04215498A (ja) 多層回路板の製造方法
JPH08222856A (ja) 多層プリント配線板及びその製造法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant