CN101472408A - 多层布线板及其制造方法 - Google Patents

多层布线板及其制造方法 Download PDF

Info

Publication number
CN101472408A
CN101472408A CNA2008102159110A CN200810215911A CN101472408A CN 101472408 A CN101472408 A CN 101472408A CN A2008102159110 A CNA2008102159110 A CN A2008102159110A CN 200810215911 A CN200810215911 A CN 200810215911A CN 101472408 A CN101472408 A CN 101472408A
Authority
CN
China
Prior art keywords
wiring plate
hole
brace
path
multiwiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008102159110A
Other languages
English (en)
Other versions
CN101472408B (zh
Inventor
松井亚纪子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101472408A publication Critical patent/CN101472408A/zh
Application granted granted Critical
Publication of CN101472408B publication Critical patent/CN101472408B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/1059—Connections made by press-fit insertion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供多层布线板及其制造方法。通过准备第一布线板、第二布线板以及连接片来制造多层布线板。第一布线板设有通路，该通路包括形成有导电膜的第一通孔。第二布线板设有形成在与第一通孔的位置基本匹配的位置处的第二通孔。连接片设有形成在与第一通孔和第二通孔的位置基本匹配的位置处的第三通孔。通过将连接片夹在第一布线板和第二布线板之间，将第一布线板和第二布线板叠置并用热和压力将它们接合到一起。

Description

多层布线板及其制造方法
技术领域
本发明涉及多层布线板及其制造方法。
背景技术
最近，在体积减小且性能提高的电子设备中需要使用具有多层结构的高密度印刷布线板。作为实现多层和高密度的布线板，已知一种具有电连接各特定层的通路(via)的局部层间通孔(IVH)多层板(例如，参见日本专利申请特开No.2006-13172，2000-22032，以及03-58491)。IVH多层板(此后称为“多层布线板”)由绝缘构件构成。导电图案形成于该绝缘构件的两面。内部导电图案形成于该绝缘构件内。导电图案和内部导电图案由多个通路耦合和电连接。
参考图8描述现有的多层布线板的结构。图8是具有通路的现有多层布线板1的示意图。图9是用于解释制造该现有多层布线板1的工序的示意图。如图8所示，多层布线板1具有通路3，该通路3具有形成于布线板的层之间的通孔2。多层布线板1具有这样的结构，其中，信号布线图案经由通路3电连接于布线板中的不同层的另一通路(未示出)。在该现有多层布线板1的结构中，形成于通路3中的通孔2镀敷有铜等。然而，图8所示的现有多层布线板1存在根部(stub)(电信号传输路径分支的分支部分)对通路的电气特性具有不利影响的问题。
具体地说，在该现有多层布线板1中，当通路3的信号路径分支为两个方向时，电信号在不是信号路径的方向上(根部侧)传送。电信号(图8中的虚线)在到达通路3的端部时被反射并返回到分支点P，在该分支点P处电信号相互冲突，对电气特性施加了不利影响。对于高频信号或高速数据信号而言该影响更明显。
为了解决根部引起的问题，已经采取的措施是使用比形成于通路中的通孔的直径(孔直径)大的钻头来切削通孔的一部分(不需要的部分)(背钻法(back-drill method))。下面参考图9描述了背钻法的概要。在图9中，压配合连接器60(图4)的引脚61压配合到形成于通路3中的通孔2中。
如图9所示，利用钻头从通路3的一侧(图9中的底侧)切削形成于通路3中的通孔2的切削区域。如图9所示，因为在通路3的通孔2的下半部分4中不存在镀敷有铜等的镀敷区域(导电区域)，所以可以制造出具有能够避免因根部引起的电信号的反射的不利影响的通路3的多层布线板1。
然而，当将背钻法用于制造所述现有多层布线板时，通过背钻切削通孔需要更多工时，并且切削处理很困难。具体地说，当通路的直厚比(aspect ratio)(通孔的直径/多层布线板的总板厚)超过预定值(数值：10)时，用铜镀敷通路内部的处理和在布线板中形成通孔的处理变难了。
当采用背钻法时，需要准备比实际需要的通路长的通路以将通路的一部分形成为切削区域，并且为了制造多层布线板需要通过背钻切削通路(通孔)的该一部分的额外工作。这就增加了成本和制造时间。
日本专利申请特开No.2006-13172、2000-22032以及03-58491中公开的现有技术还存在这样的问题：背钻法不能根据布线板或通孔的形状(尺寸)来提供该布线板或该通孔，并且制造需要更长的时间。
发明内容
本发明的目的是至少部分地解决现有技术中的上述问题。
根据本发明的一个方面，提供了一种制造其中形成有通路的多层布线板的方法，该方法包括以下步骤：准备具有该通路的第一布线板，该通路电连接该多层布线板的不同层的信号布线图案，并具有内表面涂覆有导电膜的第一通孔；准备第二布线板，该第二布线板具有形成在与该第一通孔的位置基本匹配的位置处的第二通孔；准备连接片，该连接片具有形成在与该第一通孔和该第二通孔的位置基本匹配的位置处的第三通孔；按将该连接片夹在该第一布线板和该第二布线板之间的方式叠置该第一布线板和该第二布线板；以及用热和压力接合该第一布线板、该第二布线板以及该连接片。
根据本发明的另一方面，提供了一种制造其中形成有通路的多层布线板的方法，该方法包括以下步骤：准备具有该通路的第一布线板，该通路电连接该多层布线板的不同层的信号布线图案，并具有内表面涂覆有导电膜的第一通孔；准备第二布线板，该第二布线板具有形成在与该第一通孔的位置基本匹配的位置处的第二通孔；准备第一连接片，该第一连接片具有形成在与该第一通孔和该第二通孔的位置基本匹配的位置处的第三通孔；准备第三布线板，该第三布线板具有形成在与该第二通孔的位置基本匹配的位置处的第四通孔；准备第二连接片，该第二连接片具有形成在与该第二通孔和该第四通孔的位置基本匹配的位置处的第五通孔；按将该第一连接片夹在该第一布线板和该第二布线板之间，而将该第二连接片夹在该第二布线板和该第三布线板之间的方式，叠置该第一布线板、该第二布线板以及该第三布线板；以及用热和压力接合该第一布线板、该第二布线板、该第三布线板、该第一连接片，以及该第二连接片。
根据本发明的再一方面，提供了一种在预定位置处形成有通路的多层布线板，该多层布线板包括：设有该通路的第一布线板，该通路电连接该多层布线板的不同层的信号布线图案，并具有内表面涂覆有导电膜的第一通孔；第二布线板，该第二布线板设有形成在与该第一通孔的位置基本匹配的位置处的第二通孔；以及连接片，该连接片设有形成在与该第一通孔和该第二通孔的位置基本匹配的位置处的第三通孔，并且夹在该第一布线板和该第二布线板之间。
通过参考附图阅读以下对本发明的当前优选实施方式的详细描述，将更好地理解本发明的上述和其他目的、特征、优点以及技术和产业意义。
附图说明
图1是根据本发明第一实施方式的多层布线板的示意图；
图2A、2B和2C是用于解释图1所示的多层布线板的制造工序的示意图；
图3是图1所示的多层布线板的制造工序的流程图；
图4是根据本发明第二实施方式的多层布线板的示意图；
图5是根据本发明第三实施方式的多层布线板的示意图；
图6A、6B和6C是用于解释图5所示的多层布线板的制造工序的示意图；
图7是图5所示的多层布线板的制造工序的流程图；
图8是具有通路的现有多层布线板的示意图；以及
图9是用于解释现有多层布线板的制造工序的示意图。
具体实施方式
下面将参考附图详细描述本发明的示范性实施方式。
下面参考图1描述根据本发明第一实施方式的多层布线板1A的结构。图1是多层布线板1A的示意图。多层布线板1A的特征在于，因为多层布线板1A设置的通路12的下半部分是没有形成例如铜镀敷层的导电膜的通孔，所以能够降低根部对电气特性的不利影响。
如图1所示，多层布线板1A包括叠置且用热和压力接合起来的第一布线板10、第二布线板20以及夹在第一布线板10和第二布线板20之间的连接片30。在此结构中，电连接不同层的信号布线图案的通路12形成于第一布线板10的预定位置(图1中的左侧)处。如图1所示，通孔11沿布线板的垂直方向或上下方向贯穿通路12。例如铜镀敷层的导电膜形成于通孔11的内周面上。具有未构图表面的导体层5形成于第一布线板10的最外层(图1中的上表面)上。
类似地，沿布线板的垂直方向贯穿第二布线板20的通孔21形成于第二布线板20的预定位置(形成通路12的位置，并且坐标位置与通孔11的坐标位置基本匹配)处。与第一布线板10的通孔11不同，通孔21没有被镀敷。与第一布线板10类似，具有未构图表面的导体层5形成于第二布线板20的最外层(图1的下表面)上。
类似地，沿连接片的垂直方向贯穿连接片30的通孔31形成于连接片30的预定位置(形成通路12的位置，并且坐标位置与通孔11和通孔21的坐标位置基本匹配)处。因此，当叠置第一布线板10、第二布线板20以及连接片30时，通路12的通孔11、通孔31和通孔21位于在布线板的垂直方向上基本匹配的位置处。通孔21和通孔31的直径被设定为大于通路12的直径，以减少电信号的反射。
连接片30将第一布线板10和第二布线板20连接在一起。在第一实施方式中，使用了耐热的不流出浸入的树脂(没有树脂流动)的不流动预浸构件(将诸如碳纤维或玻璃纤维的织物浸入树脂而获得的片)。当把不流动预浸构件用作连接片30时，能够可靠地避免例如在热压接合时从预浸构件流出树脂的问题。
连接片30可以不是不流动预浸构件而是观察到较少的树脂流动的低流动预浸构件，或者通常使用的具有粘性上下表面的粘性片。粘性片夹在第一布线板10和第二布线板20之间，并且第一布线板10和第二布线板20由粘性表面接合。使用廉价的粘性片可以比使用预浸构件降低制造成本。
下面参考图2A、2B、2C和3描述多层布线板1A的制造工序。图2A、2B和2C是用于解释多层布线板1A的制造工序的示意图。图3是多层布线板1A的制造工序的流程图。
如图2A所示，首先，准备第一布线板10，该第一布线板10中形成有电连接多层布线板的不同层的信号布线图案的通路12(步骤S1)。如上所述，通孔11沿板的垂直方向贯穿通路12。在通孔11的内周面上形成例如铜镀敷层的导电膜。
如图2A所示，准备第二布线板20，其中通孔21沿板的垂直方向贯穿该第二布线板20(步骤S2)。如上所述，形成于第二布线板20中的通孔21被定位成与第一布线板10的通路12的通孔11基本匹配。
如图2A所示，准备连接片30，其中通孔31沿板的垂直方向贯穿连接片30(步骤S3)。如上所述，形成于连接片30中的通孔31被定位成与第一布线板10中形成的通路12的通孔11和第二布线板20中形成的通孔21基本匹配(位于相同的坐标位置)。
接着，如图2B所示，按将连接片30置于第一布线板10和第二布线板20之间的方式，叠置第一布线板10、第二布线板20以及连接片30(步骤S4)，并用热和压力使它们相接合(步骤S5)。由此，第一布线板10的通路12的通孔11和第二布线板20的通孔21形成在垂直方向上贯穿整个布线板的通孔，从而完成形成于多层布线板1A中的通路12的通路结构。
接着，如图2C所示，形成用于与通路12的信号布线图案电连接的贯穿第一布线板10和第二布线板20的另一通路13(步骤S6)。最后，在第一布线板10的最外层(导体层5)上构图期望的导电图案6(步骤S7)。
如上所述，根据第一实施方式，多层布线板1A包括第一布线板10、第二布线板20以及夹在第一布线板10和第二布线板20之间的连接片30，它们被叠置并用热和压力接合到一起。第一布线板10设有包括在内表面涂覆有导电膜的通孔11的通路12。第二布线板20设有形成于与通孔11的位置基本匹配的位置处的通孔21。连接片30设有形成于与通孔11和21的位置基本匹配的位置处的通孔31。由此，可以减少根部对电气特性的不利影响，并且可以减少制造成本和时间。
图4是根据本发明第二实施方式的多层布线板1A′的示意图。如图4所示，多层布线板1A′具有与多层布线板1A基本相同的结构，并包括叠置且用热和压力接合到一起的第一布线板10、第二布线板20以及夹在第一布线板10和第二布线板20之间的连接片30。在第二实施方式中，形成于第一布线板10的一对通路12中的通孔11的直径被设定为允许压配合连接器60的一对引脚61压配合到其中。
实际上，因为当接合到通孔11时压配合连接器60的引脚61被弹性压缩，所以引脚61的直径大于通孔11的直径。在此情况下，可以容易地检查为压配合连接器60的引脚连接(插入)而形成于通路12中的通孔11，并检查引脚61的插入状态。
如上所述，在多层布线板1A′中，通路12的贯穿第一布线板10和第二布线板20的通孔的下半部分未被镀敷，并且形成于第一布线板10的所述一对通路12中的通孔11的直径被设定为允许压配合连接器60的所述一对引脚61压配合到其中。因此，即使对于在高频电路、高速数字电路等中使用的压配合连接器，也能够实现减少了根部对电气特性的不利影响的多层布线板。
下面参考图5描述根据本发明第三实施方式的多层布线板1B。图5是多层布线板1B的示意图。在第三实施方式中，多次重复第一实施方式中解释的多层布线板1A的制造工序，以使得通路导电部分具有不同长度。
如图5所示，多层布线板1B是通过除了按前面在第一实施法中描述的制造多层布线板1A之外，还准备第三布线板50，并叠置多层布线板1A、第三布线板50以及夹在它们之间的第二连接片40且用热和压力接合它们，来制造的。下面参考图5描述多层布线板1B的结构。
如图5所示，构成多层布线板1B的一部分的多层布线板1A，通过如上所述叠置第一布线板10、第二布线板20以及夹在第一布线板10和第二布线板20之间的连接片30且用热和压力接合它们来制造。如上所述，包括形成有诸如铜镀敷层的导电膜的通孔11的通路12形成于第一布线板10的预定位置处，并且通孔21形成于第二布线板20的预定位置(与通孔11的位置基本匹配的位置)处。类似地，通孔31形成于连接片30的预定位置(与通孔11的位置基本匹配的位置)处。具有未构图表面的导体层5形成于第一布线板10的最外层(图5的上表面)。
在通过接合第一布线板10、第二布线板20以及连接片30而构成的多层布线板1A中，除了形成于一侧(图5中的左侧)的通路12，在另一侧(图5中的右侧)还形成了具有内侧镀敷有铜等的通孔14的通路13。如图5所示，通路13沿垂直方向贯穿构成多层布线板1A的第一布线板10、连接片30以及第二布线板20。
第二连接片40和第三布线板50以此顺序叠置在第二布线板20的下表面上。和在多层布线板1A中使用的连接片30一样，第二连接片40将布线板接合在一起。第二连接片40是耐热的不流动预浸构件。
沿垂直方向贯穿第二连接片40形成了一对通孔41。一个通孔41(图5中左侧的一个)形成在与第二布线板20的通孔21和连接片30的通孔31的位置基本匹配的位置处。另一个通孔41(图5中右侧的一个)形成在与形成有贯穿第一布线板10、第二布线板20以及连接片30的通路13的位置基本匹配的位置处。
沿第三布线板50的垂直方向贯穿该第三布线板50形成了一对通孔51。与第一布线板10的通孔11不同，所述一对通孔51未被镀敷。一个通孔51(图5中左侧的一个)形成在与第二布线板20的通孔21和连接片30的通孔31的位置基本匹配的位置处。另一个通孔51(图5中右侧的一个)形成在与形成有贯穿第一布线板10、第二布线板20以及连接片30的通路13的位置基本匹配的位置处。具有未构图表面的导体图案5形成于第三布线板50的最外层(图5中的下表面)。如图5所示，多层布线板1B通过用第二连接片40将第三布线板50接合到多层布线板1A来构成。
制造多层布线板的方法
下面参考图6A、6B、6C和图7描述多层布线板1B的制造工序。图6A、6B和6C是用于解释多层布线板1B的制造工序的示意图。图7是多层布线板1B的制造工序的流程图。在下面参考图7的描述中没有重复对和第一实施方式中相同的步骤的详细描述。
如图6A和图7所示，首先以与前面描述的根据第一实施方式制造多层布线板1A的方式相同的方式来制造多层布线板1A。具体地说，准备第一布线板10(步骤S1)；准备第二布线板(步骤S2)；准备不流动预浸构件的连接片30(步骤S3)；按将连接片30夹在第一布线板10和第二布线板20之间的方式来叠置它们(步骤S4)；以及用热和压力接合第一布线板10、第二布线板20以及连接片30(步骤S5)。
如图5所示，除了通路12之外，还在多层布线板1A中形成了具有通孔14的全通路13。如上所述，通路13沿垂直方向贯穿构成多层布线板1A的第一布线板10、连接片30以及第二布线板20。
准备尺寸(厚度)基本上与第二布线板20相同的第三布线板50(步骤S6)。准备用于和连接片30一样将板接合在一起的第二连接片40(步骤S7)。
如图6B和图7所示，将第二连接片40和第三布线板50以此顺序叠置于多层布线板1A的第二布线板20的下表面上(步骤S8)，并用热和压力接合它们(步骤S9)。由此，第一布线板10的通路12的通孔11、第二布线板20的通孔21以及第三布线板50的通孔51形成沿垂直方向贯穿布线板的通孔，从而完成形成于多层布线板1B中的通路12的通路结构。第一布线板10的通路13的通孔14、第二布线板20的通孔21以及第三布线板50的通孔51形成沿垂直方向贯穿布线板的通孔，从而完成形成于多层布线板1B中的通路13的通路结构。通路12和通路13的下半部分被构成为未镀敷铜等的通孔，由此该结构减少了根部的不利影响。
接着，如图6C所示，在多层布线板1B的预定位置处形成用于与通路12和通路13的相应信号布线图案电连接的另一通路(步骤S10)。最后，在第三布线板50的最外层(导体层5)上形成期望的导电图案6(步骤S11)。通过上述步骤S1到S11的过程，可以制造出这样的多层布线板1B，其包括具有通孔21和51的通路12和13，通孔21和51的内表面的下半部分未被镀敷，并且该多层布线板1B包括电连接到通路12和13的另一通路。
如上所述，根据第三实施方式，通过重复多层布线板的制造来提供多层布线板1B，以使得由未镀敷铜等的通路和通孔组成的通路导电部分具有不同长度。因此，能够根据经由通路从中提取信号的层来选择期望的通路，并可减少根部对电气特性的不利影响。
如上所述，根据本发明的实施方式，多层布线板包括叠置且用热和压力接合起来的第一布线板、第二布线板以及夹在它们之间的连接片。第一布线板设有包括内表面镀敷有导电膜的第一通孔的通路。第二布线板设有形成在与第一通孔的位置基本匹配的位置处的第二通孔。连接片设有形成在与前述通孔的位置基本匹配的位置处的第三通孔。因此，可以减少根部对电气特性的不利影响，并且可以缩减制造成本和时间。该方法适用于背钻法不能提供的板，并且对于背钻法存在问题的通路的一部分在该方法中是切削区域。这就消除了临时形成通路的必要。
特别的是，能够制造这样的多层布线板，其中即使对于在高频电路、高速数字电路等中使用的压配合连接器，也可减少根部对电气特性的不利影响。此外，除了能够减少根部对电气特性的不利影响，还能够有助于在板中形成通路并制造多层布线板。还能够有助于检查为压配合连接器的引脚连接(插入)而在通路中形成的通孔，并检查引脚的插入状态。
此外，第一布线板和第二布线板由不流动预浸构件连接；因此，能够减轻例如在制造板的工序中的热压接合过程中树脂从预浸构件中流出的问题。
另外，第一布线板和第二布线板可由不流动或低流动树脂制成的片状构件接合。因此，能够可靠而容易地接合第一布线板和第二布线板，并且可以降低制造成本。
此外，重复多层布线板的制造，来获得由未镀敷铜等的通路和通孔组成并具有不同长度的通路导电部分。因此，可以根据经由通路从中提取信号的层来选择期望的该通路。此外，能够减少根部对电气特性的不利影响，并可有助于在布线板上形成通路和制造板。
尽管为了完整和清晰的公开起见针对特定实施方式描述了本发明，但所附的权利要求并不由此受限，而应理解为涵盖了本领域技术人员可以想到的完全落入上述基本教导之内的所有修改和另选构造。

Claims (10)

1、一种制造其中形成有通路的多层布线板的方法，该方法包括以下步骤：
准备具有该通路的第一布线板，该通路电连接该多层布线板的不同层的信号布线图案，并具有内表面涂覆有导电膜的第一通孔；
准备第二布线板，该第二布线板具有形成在与该第一通孔的位置基本匹配的位置处的第二通孔；
准备连接片，该连接片具有形成在与该第一通孔和该第二通孔的位置基本匹配的位置处的第三通孔；
按将该连接片夹在该第一布线板和该第二布线板之间的方式叠置该第一布线板和该第二布线板；以及
用热和压力接合该第一布线板、该第二布线板以及该连接片。
2、根据权利要求1所述的方法，其中，该连接片是由耐热的不流动预浸材料制成的片状构件。
3、根据权利要求1所述的方法，其中，该连接片是具有粘性表面并用该粘性表面接合该第一布线板和该第二布线板的片状构件。
4、根据权利要求1所述的方法，其中，该第二通孔和该第三通孔的直径大于该第一通孔的直径。
5、根据权利要求1所述的方法，其中，该第一通孔的直径允许压配合连接器的连接引脚压配合进该第一通孔中，该压配合连接器电连接到该多层布线板的导电图案。
6、一种制造其中形成有通路的多层布线板的方法，该方法包括以下步骤：
准备具有该通路的第一布线板，该通路电连接该多层布线板的不同层的信号布线图案，并具有内表面涂覆有导电膜的第一通孔；
准备第二布线板，该第二布线板具有形成在与该第一通孔的位置基本匹配的位置处的第二通孔；
准备第一连接片，该第一连接片具有形成在与该第一通孔和该第二通孔的位置基本匹配的位置处的第三通孔；
准备第三布线板，该第三布线板具有形成在与该第二通孔的位置基本匹配的位置处的第四通孔；
准备第二连接片，该第二连接片具有形成在与该第二通孔和该第四通孔的位置基本匹配的位置处的第五通孔；
按将该第一连接片夹在该第一布线板和该第二布线板之间，而将该第二连接片夹在该第二布线板和该第三布线板之间的方式，叠置该第一布线板、该第二布线板以及该第三布线板；以及
用热和压力接合该第一布线板、该第二布线板、该第三布线板、该第一连接片以及该第二连接片。
7、一种在预定位置处形成有通路的多层布线板，该多层布线板包括：
设有该通路的第一布线板，该通路电连接该多层布线板的不同层的信号布线图案，并具有内表面涂覆有导电膜的第一通孔；
第二布线板，该第二布线板设有形成在与该第一通孔的位置基本匹配的位置处的第二通孔；以及
连接片，该连接片设有形成在与该第一通孔和该第二通孔的位置基本匹配的位置处的第三通孔，并且夹在该第一布线板和该第二布线板之间。
8、根据权利要求7所述的多层布线板，其中，该第一布线板和该第二布线板是按将该连接片夹在该第一布线板和该第二布线板之间的方式用热和压力接合到一起的。
9、根据权利要求7所述的多层布线板，其中，该连接片是由不流动树脂制成的预浸构件。
10、根据权利要求7所述的多层布线板，其中，该连接片是由不流动树脂或低流动树脂制成的片状构件。
CN2008102159110A 2007-12-27 2008-09-09 多层布线板及其制造方法 Expired - Fee Related CN101472408B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007337395 2007-12-27
JP2007337395A JP2009158815A (ja) 2007-12-27 2007-12-27 多層配線基板の製造方法および多層配線基板構造
JP2007-337395 2007-12-27

Publications (2)

Publication Number Publication Date
CN101472408A true CN101472408A (zh) 2009-07-01
CN101472408B CN101472408B (zh) 2011-09-28

Family

ID=40512531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102159110A Expired - Fee Related CN101472408B (zh) 2007-12-27 2008-09-09 多层布线板及其制造方法

Country Status (5)

Country Link
US (1) US20090166080A1 (zh)
EP (1) EP2076106A3 (zh)
JP (1) JP2009158815A (zh)
CN (1) CN101472408B (zh)
TW (1) TW200930207A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104754886A (zh) * 2013-12-27 2015-07-01 中兴通讯股份有限公司 Pcb加工方法及pcb
WO2016165368A1 (zh) * 2015-09-29 2016-10-20 中兴通讯股份有限公司 双面阶梯孔电路板及其实现方法
CN106550542A (zh) * 2015-09-17 2017-03-29 奥特斯(中国)有限公司 插入保护结构并且靠近保护结构具有纯介质层的部件载体
CN106550532A (zh) * 2015-09-17 2017-03-29 奥特斯(中国)有限公司 用于制造部件载体的包括低流动性材料的保护结构
CN106550554A (zh) * 2015-09-17 2017-03-29 奥特斯(中国)有限公司 用于制造部件载体的上面具有伪芯和不同材料的两个片的保护结构
CN110418505A (zh) * 2019-07-24 2019-11-05 信丰迅捷兴电路科技有限公司 一种精密pcb毛胚板及其加工成型方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102150482B (zh) * 2008-09-30 2013-07-10 揖斐电株式会社 电子零件内置线路板及其制造方法
US8431831B2 (en) * 2008-10-08 2013-04-30 Oracle America, Inc. Bond strength and interconnection in a via
CN102396299A (zh) * 2009-04-13 2012-03-28 惠普开发有限公司 反钻验证部件
JP5214671B2 (ja) * 2010-07-07 2013-06-19 株式会社東芝 プリント配線基板の製造方法
US9202783B1 (en) * 2011-03-24 2015-12-01 Juniper Networks, Inc. Selective antipad backdrilling for printed circuit boards
JP5506737B2 (ja) * 2011-05-27 2014-05-28 株式会社日立製作所 信号伝送回路
CN103096643B (zh) * 2011-11-03 2015-04-22 北大方正集团有限公司 检测pcb背钻孔的方法和pcb在制板
CN102523703A (zh) * 2012-01-06 2012-06-27 汕头超声印制板公司 一种pcb板上背钻孔的制作方法
US9691636B2 (en) 2012-02-02 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer frame and method of manufacturing the same
JP6117492B2 (ja) * 2012-07-06 2017-04-19 シャープ株式会社 構造体
JP2016213136A (ja) * 2015-05-13 2016-12-15 富士通株式会社 配線基板、電子装置および配線基板の製造方法
US10251270B2 (en) * 2016-09-15 2019-04-02 Innovium, Inc. Dual-drill printed circuit board via
CN108770200A (zh) * 2018-06-14 2018-11-06 生益电子股份有限公司 一种pcb
CN108770210A (zh) * 2018-06-14 2018-11-06 生益电子股份有限公司 一种pcb的制作方法
CN111741618B (zh) * 2020-08-14 2020-11-24 博敏电子股份有限公司 一种pcb台阶槽底部做沉镍金的加工方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0358491A (ja) * 1989-07-26 1991-03-13 Fujitsu Ltd プリント配線板
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
JP2000022032A (ja) * 1998-06-30 2000-01-21 Pfu Ltd 電子部品およびその実装方法
US6455784B1 (en) * 1999-10-27 2002-09-24 Asahi Kasei Kabushiki Kaisha Curable sheet for circuit transfer
US6441313B1 (en) * 1999-11-23 2002-08-27 Sun Microsystems, Inc. Printed circuit board employing lossy power distribution network to reduce power plane resonances
US6541712B1 (en) * 2001-12-04 2003-04-01 Teradyhe, Inc. High speed multi-layer printed circuit board via
US7312400B2 (en) * 2002-02-22 2007-12-25 Fujikura Ltd. Multilayer wiring board, base for multilayer wiring board, printed wiring board and its manufacturing method
CA2455024A1 (en) * 2003-01-30 2004-07-30 Endicott Interconnect Technologies, Inc. Stacked chip electronic package having laminate carrier and method of making same
US6995322B2 (en) * 2003-01-30 2006-02-07 Endicott Interconnect Technologies, Inc. High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same
JP4742485B2 (ja) * 2003-03-24 2011-08-10 富士通株式会社 多層プリント配線板及びその製造方法
US7013452B2 (en) * 2003-03-24 2006-03-14 Lucent Technologies Inc. Method and apparatus for intra-layer transitions and connector launch in multilayer circuit boards
US20040214006A1 (en) * 2003-04-25 2004-10-28 Matsushita Electric Industrial Co., Ltd. Member for a circuit board, method of manufacturing the same, and methods of manufacturing circuit boards
TW200505304A (en) * 2003-05-20 2005-02-01 Matsushita Electric Ind Co Ltd Multilayer circuit board and method for manufacturing the same
JP2006013172A (ja) * 2004-06-25 2006-01-12 Matsushita Electric Works Ltd 多層配線板の製造方法
JP4291279B2 (ja) * 2005-01-26 2009-07-08 パナソニック株式会社 可撓性多層回路基板
US20060180346A1 (en) * 2005-02-17 2006-08-17 Suzanne Knight High aspect ratio plated through holes in a printed circuit board
US7952365B2 (en) * 2005-03-23 2011-05-31 Nec Corporation Resonator, printed board, and method for measuring complex dielectric constant
US20070037432A1 (en) * 2005-08-11 2007-02-15 Mershon Jayne L Built up printed circuit boards

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104754886A (zh) * 2013-12-27 2015-07-01 中兴通讯股份有限公司 Pcb加工方法及pcb
US10973133B2 (en) 2015-09-17 2021-04-06 At&S (China) Co. Ltd. Sacrificial structure with dummy core and two sections of separate material thereon for manufacturing component carriers
CN106550542A (zh) * 2015-09-17 2017-03-29 奥特斯(中国)有限公司 插入保护结构并且靠近保护结构具有纯介质层的部件载体
CN106550532A (zh) * 2015-09-17 2017-03-29 奥特斯(中国)有限公司 用于制造部件载体的包括低流动性材料的保护结构
CN106550554A (zh) * 2015-09-17 2017-03-29 奥特斯(中国)有限公司 用于制造部件载体的上面具有伪芯和不同材料的两个片的保护结构
CN106550554B (zh) * 2015-09-17 2020-08-25 奥特斯(中国)有限公司 用于制造部件载体的上面具有伪芯和不同材料的两个片的保护结构
US11051410B2 (en) 2015-09-17 2021-06-29 At&S (China) Co. Ltd. Component carriers sandwiching a sacrificial structure and having pure dielectric layers next to the sacrificial structure
CN106550542B (zh) * 2015-09-17 2021-10-26 奥特斯(中国)有限公司 插入保护结构并且靠近保护结构具有纯介质层的部件载体
CN106559960A (zh) * 2015-09-29 2017-04-05 中兴通讯股份有限公司 双面阶梯孔电路板及其实现方法
CN106559960B (zh) * 2015-09-29 2020-11-06 中兴通讯股份有限公司 双面阶梯孔电路板及其实现方法
WO2016165368A1 (zh) * 2015-09-29 2016-10-20 中兴通讯股份有限公司 双面阶梯孔电路板及其实现方法
CN110418505A (zh) * 2019-07-24 2019-11-05 信丰迅捷兴电路科技有限公司 一种精密pcb毛胚板及其加工成型方法
CN110418505B (zh) * 2019-07-24 2021-10-26 信丰迅捷兴电路科技有限公司 一种精密pcb毛胚板及其加工成型方法

Also Published As

Publication number Publication date
EP2076106A2 (en) 2009-07-01
US20090166080A1 (en) 2009-07-02
JP2009158815A (ja) 2009-07-16
TW200930207A (en) 2009-07-01
EP2076106A3 (en) 2011-02-16
CN101472408B (zh) 2011-09-28

Similar Documents

Publication Publication Date Title
CN101472408B (zh) 多层布线板及其制造方法
CN103188886B (zh) 一种印制电路板及其制作方法
US7540747B2 (en) Molded lead frame connector with one or more passive components
JP4276883B2 (ja) 多層プリント配線板の接続構造
CN101779527B (zh) 对于开路柱脚的分裂波补偿
US7473107B2 (en) Molded lead frame connector with mechanical attachment members
TWI654911B (zh) 雙鑽孔印刷電路板導通孔
CN101657070B (zh) 用于形成印刷线路板的方法
US20090321126A1 (en) Concentric Vias In Electronic Substrate
US20090201654A1 (en) Method and system for improving electrical performance of vias for high data rate transmission
CN109462949B (zh) 一种金属化包边的pcb的制作方法
CN105704945B (zh) 一种实现pcb过孔的方法及装置
EP1443810A1 (en) Multilayer backplane with vias for pin connection
KR20120071387A (ko) 다층 플렉시블 인쇄 회로 기판, 및 이를 제조하기 위한 방법
CN112040637B (zh) 一种具有差分线的pcb板、制造方法和电子设备
CN110572927A (zh) 一种多层fpc四阶hdi软硬结合板制作方法及hdi板
TWM622367U (zh) 電子元件載板
JP4776562B2 (ja) プリント配線板の製造方法
US8934257B1 (en) Apparatus and methods for coplanar printed circuit board interconnect
KR102088323B1 (ko) 인쇄회로기판의 결합구조
TWI785621B (zh) 電子元件載板及其佈線方法
CN113966085B (zh) 电路板及其制作方法
CN113301716B (zh) 一种带异型孔的多层pcb板及加工方法
US20080017305A1 (en) Method for fabricating multi-layered printed circuit board without via holes
US20220095451A1 (en) Method for manufacturing multilayer printed circuit board

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110928

Termination date: 20120909