CN102396299A - 反钻验证部件 - Google Patents
反钻验证部件 Download PDFInfo
- Publication number
- CN102396299A CN102396299A CN2009801586811A CN200980158681A CN102396299A CN 102396299 A CN102396299 A CN 102396299A CN 2009801586811 A CN2009801586811 A CN 2009801586811A CN 200980158681 A CN200980158681 A CN 200980158681A CN 102396299 A CN102396299 A CN 102396299A
- Authority
- CN
- China
- Prior art keywords
- brill
- circuit board
- verification component
- conductive material
- signal traces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012795 verification Methods 0.000 title claims abstract description 78
- 239000004020 conductor Substances 0.000 claims abstract description 75
- 238000012360 testing method Methods 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 10
- 238000010200 validation analysis Methods 0.000 claims 9
- 230000000712 assembly Effects 0.000 claims 2
- 238000000429 assembly Methods 0.000 claims 2
- 239000000463 material Substances 0.000 description 22
- 230000002950 deficient Effects 0.000 description 19
- 238000013459 approach Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000011664 signaling Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 244000287680 Garcinia dulcis Species 0.000 description 1
- 241001074085 Scophthalmus aquosus Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0207—Partly drilling through substrate until a controlled depth, e.g. with end-point detection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
在电路板的层上提供反钻验证部件。在执行反钻操作之前,在通孔中的传导材料和反钻验证部件之间存在电连接。在反钻操作之后,该电连接被切断。
Description
背景技术
常常形成具有多个层的电路板,其中在电路板的内层和外层上提供信号迹线。为了将板内层上的信号迹线连接到板外层上的组件、连接器或信号迹线,或者为了连接不同内层上的两条信号迹线,穿过板钻出与一条或多条信号迹线相交的通孔(via hole)。其后,在通孔内部镀上传导材料,由此创建了从内层上的信号迹线到外层上的组件、连接器或信号迹线,或者到不同层上的信号迹线的传导路径。
常常将遗留了传导材料的不需要部分或残料。例如,如果在板的上和下层之间信号迹线近似处于中途,并且组件或连接器耦合到上层,则不需要的残料遗留在信号迹线和板的下层之间。当信号迹线和组件、连接器或其它信号迹线之间承载高频信号时,不需要的残料会产生不希望的反射,由此降低该信号迹线通过通孔到组件、连接器或其它信号迹线能够承载的最大频率。
为了提高电路板的性能,对板进行反钻以去除不需要的残料。反钻操作通过利用略大于通孔的钻头钻进通孔来从所述通孔去除传导材料。该钻孔操作从板中的具有不需要的残料的层执行。例如,在以上所提到的在板的上层具有组件或连接器的示例中,从该板的下层执行反钻操作。在不破坏信号迹线与通孔中完成至组件、连接器或其它信号迹线的连接的传导材料之间的连接的情况下,钻头尽实际可能地接近该信号迹线地进行钻孔。
附图说明
附图描绘了本发明的实施例、实现方式和配置而并不是本发明本身。
图1是可以在其中部署本发明的实施例的诸如计算机系统之类的典型电子设备的透视图。
图2-4是电路板的侧剖面视图,并且图示了典型的反钻操作。
图5-13和15是图1中所示的电路板的侧剖面视图,并且图示了依据本发明实施例的反钻验证部件。
图14是沿图13的截线14-14所取的截面图。
图16是沿图15的截线16-16所取的截面图。
图17示出了测试信号。
具体实施方式
在以上描述中,阐述了众多细节以提供对本发明的理解。然而,本领域技术人员将理解的是,本发明可以在没有这些细节的情况下进行实践。虽然已经相对于有限数目的实施例公开了本发明,但是本领域技术人员将会意识到根据其的众多修改和变化。目的是所附权利要求覆盖落入本发明真实精神和范围之内的这样的修改和变化。
本发明的实施例涉及反钻验证部件(back drill verification feature),其提高了失败或不当反钻操作的可检测性。图1是可以在其中部署本发明的实施例的诸如计算机系统之类的典型电子设备10的透视图。设备10具有外壳12和电路板14。附连到电路板14的是组件和连接器,诸如组件16、18、20和22以及连接器24和26。注意,图1仅仅是代表性的,并且本发明可以部署在具有多层电路板的任何产品中,诸如被配置为安装在计算机系统中的附加卡。
图2-4是图示典型的反钻操作的侧剖面视图。图2-4图示了将板的内层上的信号迹线连接到板的外层上的连接器或组件的通路(via)。然而,本领域技术人员将会认识到,也可以对连接两个或更多不同板层上的信号迹线的通路执行反钻操作。
在图2中,板28具有上层30、下层32,以及具有信号迹线34的内层。上层30和下层32都是外层。穿过板28钻出通孔36,并且通孔36的内部镀有传导材料38。注意,具有与传导材料38电连接的信号迹线的层包括围绕该通孔的环孔。在图2-4(以及图5-13和15)中,所述环孔由通孔的与具有该信号迹线的一侧相反的一侧上的小残料表示。在图14和16中所示出的本发明实施例中更为详细地示出了该环孔。
如将在图4中看出的,连接器将被安装在板28的上层30上。在图2中,注意遗留在信号迹线34和板28的下层32之间的传导材料38的残料。
在图3中,通过将钻头40从下层32钻入通孔36并且去除传导材料38的不需要的残料来执行反钻操作。钻头40的直径略大于通孔36的直径。
图4示出了反钻操作的结果。图4中还示出的是连接器42,其具有与传导材料38电接触的管脚44,由此完成信号迹线34和连接器42的管脚44之间的连接。注意,连接器42仅仅是代表性的,并且如在下面所描述的本发明实施例中将要示出的,传导材料38可以通过其它迹线或焊盘(pad)耦合到表面安装的组件或连接器。传导材料38的不需要的残料已经从通孔36去除,由此减少了沿着从信号迹线34到连接器42的管脚44的信号路径的信号反射。
虽然这可能很少发生,反钻操作可能失败,或者反钻操作可能被不适当地执行。虽然反钻提供了好处,但是效果可能是微小的。
电路板中的传播速度由下式给出:
其中,C=近似每秒3×108米,或者约30cm/ns
=有效介电常数
V P =传播速度
典型的电路板材料具有3.7-4.2的有效介电常数,而更加奇异和专门化的电路板材料可能具有2.0-6.0的有效介电常数。
假设电路板具有4的有效介电常数,并且板上的信号路径承载5 GHz信号。该信号的波长近似为30毫米。如果该板为5毫米厚,并且信号迹线处于板的中间,则反钻操作将去除具有长度近似为2.5毫米的残料。
2.5毫米残料将产生小的反射,并且因此去除该残料是有益的。然而,在导体引起具有至少八分之一波长或更大的长度的反射之前,该反射在信号质量方面将不引起较大衰退。总的来说,从引起较小衰退的非常小分数波长到四分之一波长处的严重衰退存在连续性(continuum)。对于上面所提到的信号路径所承载的5 GHz信号而言,八分之一波长为3.75毫米。因此,不需要的残料所引起的相对小的反射产生了相应小的信号衰退。
对失败或不当的反钻操作的测试可能是困难的,原因在于信号的小的衰退也可能由其它因素引起,诸如管脚和通孔中的传导材料之间的不良连接,或者不良形成的信号迹线。
本发明的实施例揭示了失败或不当执行的反钻操作。提供了反钻验证部件,其与处于与信号迹线不同的层的通孔相交。在执行反钻操作之前,在该反钻验证部件和通孔中的传导材料之间存在传导路径。该反钻操作切断传导材料和通孔之间的连接。
在一个实施例中,所述反钻验证部件具有一长度,该长度被调整成以产生在测试频率下可检测的反射。在另一实施例中,所述反钻验证部件被配置为对于诸如“针床”测试器之类的电路板测试器是可达的。如果反钻验证部件与通孔相交的部分包括在电路板的外层上提供的信号迹线,则可以通过与该反钻验证部件的信号迹线进行接触而从外层直接到达该反钻验证部件。可替换地,如果反钻验证部件与通孔相交的部分包括在电路板的内层上提供的信号迹线,则该反钻验证部件可以包括通孔,所述通孔具有提供于其中的传导材料以促使该反钻验证部件在电路板的外层是可达的。在又一实施例中,反钻验证部件被配置为在信号迹线和诸如功率或接地信号之类的另一信号之间产生短路。
对其执行反钻操作的电路板具有2毫米至6毫米的典型厚度。此外,现代的电路板可以具有30个或更多的层。把信号迹线从内层连接到电路板外层上的组件或连接器所钻出的通孔在直径方面典型地为0.5-1.0毫米。然而,如以下将要更加详细地论述的,通孔也可以被用来连接存在于不同层上的两条信号迹线。典型地,用于连接不同层上的信号迹线的通孔在直径方面近似为0.3毫米。
注意,在这里所讨论的附图中,已经选择了相对比例的各种特征以便更清楚地图示本发明的实施例。然而,当把本发明的实施例部署在实际电路板中时,将使用诸如上面所讨论的示例性尺寸之类的尺寸。还注意到,如本领域所已知的,多层板被形成为在多个层上具有信号迹线,其中在层之间提供了电绝缘。为了更清楚地图示本发明,只示出了信号迹线。
图5-8是图示具有反钻验证部件的本发明实施例的侧剖面视图,所述反钻验证部件最初与通孔中处于电路板外层的传导材料相交。本发明的实施例可以部署在如图1所示的电子设备10的电路板14以及如本领域已知的采用电路板的其它设备中。
在图5中,电路板14具有上层46、下层48以及具有信号迹线50的内层。上层46和下层48是外层。穿过板14钻出通孔52,并且通孔52被镀有传导材料54。如下面将参考图7所讨论的,连接器60将被安装到板14的上层46。遗留在信号迹线50和电路板14的下层48之间的传导材料54的残料电耦合到反钻验证部件56。
在图6中,通过将钻头58从下层48钻入通孔52中并且去除传导材料54的不需要的残料来执行反钻操作。该反钻操作还切断了传导材料54和反钻验证部件56之间的电连接。
结果在图7中示出。注意,图7包括连接器60,其具有与传导材料54电接触的管脚62,由此完成了信号迹线50和连接器60的管脚62之间的电连接。连接器60可以表示图1中所示的连接器24或26中的任何连接器。还注意到,如图11的实施例中所示,通孔中的传导材料可以将信号迹线耦合到表面安装的组件或连接器,这将在下面进行讨论。
注意,反钻操作在传导材料54和反钻验证部件56之间产生了间隙64。间隙64使反钻验证部件56与传导材料54电隔离。
图5-7图示了适合于将内层上的信号迹线耦合到电路板外层上的组件或连接器的通孔的实施例。可以使用类似的技术来将内层上的第一信号迹线耦合到电路板外层上的第二信号迹线。如上面所提到的,通孔还可以被用来连接存在于电路板不同内层上的两条信号迹线。依据本发明的实施例,这样的配置在图8中示出。
在图8中,板14具有提供在第一内层上的信号迹线66和提供在第二内层上的信号迹线68。已经执行了与图6中所示的反钻操作相似的两次反钻操作,其中第一反钻操作从板14接近信号迹线66的下层48进入通孔70,而第二反钻操作从板14接近信号迹线68的上层46进入通孔70。从信号迹线68到板14的上层46以及从信号迹线66到板14的下层48的传导材料72的不需要的残料已经被去除。在第一和第二反钻操作之后剩余的传导材料72将信号迹线66和68进行电耦合。
板14的下层48上的反钻验证部件74在第一反钻操作之前电耦合到传导材料72,并且第一反钻操作切断了反钻验证部件74和传导材料72之间的连接。类似地,板14的上层46上的反钻验证部件76在第二反钻操作之前电耦合到传导材料72,并且第二反钻操作切断了反钻验证部件76和传导材料72之间的连接。
图9-12是图示具有反钻验证部件的本发明实施例的侧剖面视图,所述反钻验证部件最初与通孔中处于电路板内层的传导材料相交。本发明的实施例可以部署在图1中所示的电子设备10的电路板14以及如本领域已知的采用电路板的其它设备中。
在图9中,电路板14具有上层46、下层48以及具有信号迹线50的内层。上层46和下层48是外层。穿过板14钻出通孔80,并且该通孔被镀有传导材料82。如下面将参考图11所讨论的,表面安装的组件88将被安装到板14的上层46。遗留在信号迹线78和电路板14的下层48之间的传导材料82的残料电耦合到反钻验证部件84。
在图10中,通过将钻头86从下层48钻入通孔80并且去除传导材料82的不需要的残料来执行反钻操作。该反钻操作还切断了传导材料82和反钻验证部件84之间的电连接。
在图5-8中所示的实施例中,通过使反钻可测试性部件处于电路板外层上所提供的优点是电路测试器的弹性管脚能够容易地探测到反钻可测试性部件。然而,反钻操作在钻头一穿透板的外层就切断了反钻可测试性部件和通孔中的传导材料之间的连接。因此,图5-8中所示的实施例无法验证反钻操作被执行至适当的深度。
与之相反,图9-12中所示的实施例能够验证反钻操作被执行至适当的深度。理想地,在尽可能接近信号迹线78的层上提供反钻可测试性部件84,同时保留足够的间隔以确保适当的反钻操作将切断反钻可测试性部件84和传导材料82之间的连接,而并不切断信号迹线78和传导材料82之间的连接。当然,可以在更远离信号迹线78的层上提供反钻可测试性部件84,其中,检测适当的钻孔深度的能力与分隔开信号迹线78和反钻可测试性部件84的层数成比例地减小。
如图10中所示的反钻操作的结果在图11中示出。注意,图11包括表面安装的组件88,其经由焊盘90耦合到传导材料82,由此完成了信号迹线78和组件88之间的电连接。组件88可以表示图1中所示的组件16、18、20或22中的任何组件。如上面所提到的,通孔中的传导材料也可以将信号迹线耦合到表面安装的连接器。如图7中所示,通孔中的传导材料可以将信号迹线耦合到具有管脚的连接器。这些方法中的任何方法连同本领域已知的其它合适方法,可以随本发明的各个实施例被用来将组件和连接器耦合到内层上的信号迹线。
注意传导材料82和反钻验证部件84之间的间隙92,其由反钻操作产生。间隙92使反钻验证部件84与传导材料82电隔离。
图9-11图示了适合于将内层上的信号迹线耦合到电路板外层上的组件或连接器的通孔的实施例。可以使用类似的技术将内层上的第一信号迹线耦合到电路板外层上的第二信号迹线。如上面所提到的,通孔还可以被用来连接存在于电路板不同内层上的两条信号迹线。依据本发明的实施例,这样的配置在图12中示出。图12还包括反钻可测试性部件,依据本发明的实施例,其具有在其中提供有传导材料的通孔以允许在电路板的外层探测所述反钻可测试性部件。
在图12中,板14具有提供于第一内层上的信号迹线94和提供于第二内层上的信号迹线96。已经执行了与图10中所示的反钻操作相似的两次反钻操作,其中第一反钻操作从板14接近信号迹线94的下层48进入通孔98的,而第二反钻操作从板14接近信号迹线96的上层46进入通孔98。从信号迹线96到板14的上层46以及从信号迹线94到板14的下层48的传导材料100的不需要的残料已经被去除。在第一和第二反钻操作之后剩余的传导材料100将信号迹线94和96进行电耦合。
反钻验证部件102在第一反钻操作之前电耦合到传导材料100,并且第一反钻操作切断了反钻验证部件102和传导材料100之间的连接。类似地,反钻验证部件104在第二反钻操作之前电耦合到传导材料100,并且第二反钻操作切断了反钻验证部件104和传导材料100之间的连接。
当把电路板测试器用于图5-8中所示的实施例时,电路板测试器的弹性管脚能够与图5-7的反钻验证部件56以及图8的反钻验证部件74和76进行接触,所有这些都提供在板14的外层上。这样的测试器在本领域中有时被称作“针床”测试器。利用图9-12中所示的反钻验证部件84和104,电路板测试器不能与(假设存在适当的反钻操作)反钻验证部件84和104进行直接接触,原因在于部件84和104被提供在内层上并且并不路由到板14的外层。
然而,依据本发明的实施例,图12中的反钻验证部件102包括具有内部镀有传导材料108的通孔106。因此,可以通过电路板测试器的弹性管脚在焊盘110处探测反钻验证部件102。
如果电路测试器发现了反钻验证部件和该反钻验证部件在适当的反钻操作之前将与之电耦合的信号迹线之间的电连续性,则该反钻操作失败或者没有适当地执行。当使用被设计以供电路板测试器使用的本发明实施例时,反钻验证部件存在于外层上的部分只需要足够大以便用作测试焊盘(例如,0.1-2.0毫米)。
如上面所讨论的,在各个实施例中,失败或不当的反钻操作也可以由具有被调整至测试频率的长度的反钻验证部件来检测。在这些实施例中,反钻验证部件在测试频率下产生可检测的反射。
考虑在具有4的有效介电常数的电路板上信号迹线承载具有5 GHz的频率的测试信号的示例,所述测试信号诸如图17的测试信号128。测试信号128具有近似30毫米的波长。注意,被示为方波的测试信号128仅仅是代表性的,并且本发明的实施例可以与许多其它类型的测试信号一起使用,所述测试信号诸如承载具有二分之一波长的最小比特长度的数据串的信号。
典型地,在引起反射的导体的长度至少为测试信号的八分之一波长(在此示例中其为3.75毫米)时,反射将开始引起信号质量的相当大的衰退,并且因此开始变得容易检测。当引起反射的导体的长度至少为测试信号的四分之一波长(在此情况中其为7.5毫米)时,将产生非常可检测的反射。如上面所提到的,从引起较小衰退的非常小分数波长到在四分之一波长处的严重衰退存在连续性。通过提供具有长度被调整至测试频率的反钻验证部件,该反钻验证部件产生了易于检测的反射。
在通过在信号路径具有要验证的反钻操作的通孔之前的一端施加测试信号,并且在该信号路径在该通孔之后的另一端测量测试信号而在电路板测试器上对裸板进行测试时,可以检测到反射。可替换地,可以在完成的电路板中检测到反射。例如,许多信号路径可以通过奇偶位或循环冗余码(cyclical redundancy code, CRC)位进行校验。如以上所描述的,通过提供近似被调整至信号迹线所承载的测试频率的反钻验证部件,可以通过运行电路内测试例程和诊断程序而容易地检测到不当或失败的反钻操作,所述电路内测试例程和诊断程序以使波长与反钻验证部件的长度粗略匹配的频率传送信号。所述电路内测试例程和诊断程序可以通过电路测试器以及通过向I/O管脚施加信号来调用,所述电路测试器对完成的板进行训练并且调用诸如边界扫描之类的各种测试特征。所述电路内测试例程和诊断程序还可以在完成的设备中进行调用。在这些实施例中,图5-12中所示的所有反钻验证部件都可以被提供有适合于检测反射的长度。
最后,在另一实施例中,可以使用反钻验证部件和诸如功率和接地信号之类的另一信号之间存在或不存在短路来检测失败或不当的反钻操作,此实施例在图13-16中示出。
图13示出了反钻操作之前的此实施例。在图13中,板14具有上层46和下层48。穿过板14钻出通孔112并且把其镀上传导材料114。信号迹线116提供在板14的内层上并且经由环孔118与传导材料114电接触。反钻可测试性部件120经由环孔122与传导材料114电接触,并且还与信号迹线124电接触,所述信号迹线124横向于反钻可测试性部件120并且可以被想象为与图13所表示的二维平面垂直地走向(running)。注意,把信号迹线124示为略大于反钻可测试性部件120以便仅仅使信号迹线124突出。
图14是沿图13的截线14-14所取的电路板14的截面图。如同图13,图14也示出了反钻操作之前的板14。相应地,信号迹线124耦合到反钻可测试性部件120,其进而经由环孔122耦合到传导材料114。信号迹线116(以幻影示出)也耦合到传导材料114。
图15示出了诸如图6和10中所示的反钻操作之类的反钻操作之后的电路板14。相应地,反钻操作产生了间隙126并且切断了信号迹线116和反钻可测试性部件120之间的连接。
图16是沿图15的截线16-16所取的电路板14的截面图。如同图15,图16也示出了反钻操作之后的板14。如图14中所看到的,传导材料114保持与环孔118以及信号迹线116(都以幻影示出)的电接触。然而,间隙126将传导材料114与环孔122以及反钻可测试性部件120分隔开。
注意,在其它实施例中,反钻验证部件120和信号迹线124可以提供在外层上。此外,反钻验证部件120和信号迹线124可以提供在不同层上并且通过通孔(其在图13-16中未示出)连接。
在此实施例中,通过通孔112(其将耦合到其它信号迹线、连接器或组件)中的传导材料114和信号迹线124之间的电连接来检测不当或失败的反钻操作。注意,在反钻操作之后,反钻验证部件120保持到信号迹线124的电耦合,由此向信号迹线124增加了少量的附加电容,并且可能对高频信号产生反射。因此,希望的是信号迹线124承载诸如接地信号或供应电压之类的低频或DC信号。当然,可以使用承载不受形成反钻验证部件120的附加迹线材料的存在显著影响的任何信号的任何信号迹线。例如,信号迹线124可以承载耦合到电路板14上的状态指示器LED的信号。
当具有本发明的此实施例的电路板被置于“针床”测试装置中,并且还没有执行适当的反钻操作时,测试器将检测到从信号迹线124通过反钻验证部件120到通孔112中的传导材料的不当电连接。如果不存在连接性,则已经适当地执行了反钻操作。当然,如果具有此实施例的电路板14被完全装配,并且没有适当地执行反钻操作,则该板可能不起作用。电路板是否起作用将取决于哪些反钻操作没有被适当地执行以及信号迹线124所承载的信号。在任何情况下,将通过板不起作用或者不适当地起作用的事实来检测不当或失败的反钻操作,或者将通过电路板14上的组件所执行的测试例程和诊断例程来检测不当或失败的反钻操作。
本发明的实施例夸大了与故障执行反钻操作或者不当地执行反钻操作相关联的效果。本发明促使失败或不当的反钻操作容易地被板测试器或电路内测试例程和诊断程序检测到。本发明的实施例可以以很少的额外成本来实施,原因在于依据本发明的实施例所有所需要的就是形成反钻验证部件的信号迹线。
在之前的描述中,阐述了众多细节以提供对本发明的理解。然而,本领域技术人员将会理解的是,可以在没有这些细节的情况下实践本发明。虽然已经相对于有限数目的实施例公开了本发明,但是本领域技术人员将意识到根据其的众多修改和变化。目的是所附权利要求覆盖落入本发明真实精神和范围之内的这样的修改和变化。
Claims (15)
1.一种电路板(14),其包括:
存在于所述电路板(14)的第一内层上的第一信号迹线(50,66,78,94,116);
穿过所述电路板(14)钻出的并且与所述第一信号迹线(50,66,78,94,116)相交的通孔(52,70,80,98,112);
在所述通孔(52,70,80,98,112)中并且与所述第一信号迹线(50,66,78,94,116)电接触的传导材料(54,72,82,100,114);和
所述电路板(14)的第一层上的第一反钻验证部件(56,74,84,102,120),其中所述第一内层和所述第一层是不同的层,在第一反钻操作之前所述第一反钻验证部件(56,74,84,102,120)和所述传导材料(54,72,82,100,114)之间存在第一电连接,并且所述第一反钻操作切断了所述第一电连接。
2.如权利要求1所述的电路板(14),且还包括:
存在于所述电路板(14)的第二内层上的第二信号迹线(68,96),所述通孔(70,98)与所述第二信号迹线(68,96)相交,并且所述第二信号迹线(68,96)与所述传导材料(72,100)电接触;和
所述电路板(14)的第二层上的第二反钻验证部件(76,104),其中所述第二内层和所述第二层是不同的层,在第二反钻操作之前所述第二反钻验证部件(76,104)和所述传导材料(72,100)之间存在第二电连接,并且所述第二反钻操作切断了所述第二电连接。
3.如权利要求1所述的电路板(14),其中所述第一反钻验证部件(56,74,84)包括反钻验证信号迹线,所述反钻验证信号迹线具有基于所述第一信号迹线(50,66,78)所承载的测试信号(128)的波长的长度。
4.如权利要求3所述的电路板(14),其中所述长度等于或大于所述测试信号(128)的波长的八分之一。
5.如权利要求1所述的电路板(14),其中所述第一反钻验证部件(120)包括与第二信号迹线(124)电接触的反钻验证信号迹线。
6.一种电子设备(10),其包括:
电路板(14);
存在于所述电路板(14)的内层上的信号迹线(50,66,78,94,116);
穿过所述电路板(14)钻出的并且与所述信号迹线(50,66,78,94,116)相交的通孔(52,70,80,98,112);
在所述通孔(52,70,80,98,112)中并且与所述信号迹线(50,66,78,94,116)电接触的传导材料(54,72,82,100,114);
在所述电路板(14)的层上的反钻验证部件(56,74,84,102,120),其中所述内层和所述层是不同的层,在反钻操作之前所述反钻验证部件(56,74,84,102,120)和所述传导材料(54,72,82,100,114)之间存在电连接,并且所述反钻操作切断了所述电连接;和
安装在所述电路板(14)的第一外层(46)上的多个组件(16,18,20,22,88)和连接器(24,26,60),其中所述多个组件(16,18,20,22,88)和连接器(24,26,60)中的至少一个与所述传导材料(54,72,82,100,114)电接触。
7.如权利要求6所述的电子设备(10),其中所述反钻验证部件(56,74,102)包括存在于所述第一外层(46)或第二外层(48)中的一个上的测试焊盘(56,74,110)。
8.如权利要求7所述的电子设备(10),其中所述反钻验证部件(102)包括在其中提供有传导材料(108)的通孔(106),其中所述传导材料(108)与所述测试焊盘(110)电接触。
9.如权利要求6所述的电子设备(10),其中所述反钻验证部件(56,74,84)包括反钻验证信号迹线,所述反钻验证信号迹线具有基于所述信号迹线(50,66,78)所承载的测试信号(128)的波长的长度。
10.如权利要求6所述的电子设备(10),其中所述反钻验证部件(120)包括与第二信号迹线(124)电接触的反钻验证信号迹线。
11.一种执行反钻操作的方法,其包括:
钻入电路板(14)的通孔(52,70,80,98,112)中,由此切断所述通孔(52,70,80,98,112)中的传导材料(54,72,82,100,114)和反钻验证部件(56,74,84,102,120)之间的电连接。
12.如权利要求11所述的方法,其中信号迹线(50,66,78,94,116)存在于所述电路板(14)的内层上并且与所述传导材料(54,72,82,100,114)电接触。
13.如权利要求12所述的方法,其中所述反钻验证部件(56,74,84,102)包括反钻验证信号迹线,所述反钻验证信号迹线具有基于所述信号迹线(50,66,78,94)所承载的测试信号(128)的波长的长度。
14.如权利要求11所述的方法,其中所述反钻验证部件(56,74,102)包括存在于所述电路板(14)的外层(46,48)上的测试焊盘(56,74,110)。
15.如权利要求11所述的方法,其中所述反钻验证部件(120)包括在钻入所述通孔(112)之前和之后都与信号迹线(124)电接触的反钻验证信号迹线。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2009/040337 WO2010120277A1 (en) | 2009-04-13 | 2009-04-13 | Back drill verification feature |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102396299A true CN102396299A (zh) | 2012-03-28 |
Family
ID=42982739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009801586811A Pending CN102396299A (zh) | 2009-04-13 | 2009-04-13 | 反钻验证部件 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20120012380A1 (zh) |
EP (1) | EP2420115B1 (zh) |
CN (1) | CN102396299A (zh) |
WO (1) | WO2010120277A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109997417A (zh) * | 2016-12-12 | 2019-07-09 | 三星电子株式会社 | 印刷电路板和具有该印刷电路板的电子装置 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9341670B2 (en) | 2014-05-20 | 2016-05-17 | International Business Machines Corporation | Residual material detection in backdrilled stubs |
US9354270B2 (en) * | 2014-06-13 | 2016-05-31 | Oracle International Corporation | Step drill test structure of layer depth sensing on printed circuit board |
JP2016213136A (ja) * | 2015-05-13 | 2016-12-15 | 富士通株式会社 | 配線基板、電子装置および配線基板の製造方法 |
US10917976B1 (en) * | 2017-07-12 | 2021-02-09 | Juniper Networks, Inc. | Designing a printed circuit board (PCB) to detect slivers of conductive material included within vias of the PCB |
CN110933855B (zh) * | 2019-12-26 | 2021-07-02 | 昆山首源电子科技有限公司 | 5g信号通讯用ptfe高频电路板盲钻工艺 |
EP3852506A1 (en) | 2020-01-14 | 2021-07-21 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier with an etching neck connecting back drill hole with vertical through-connection |
CN114143953B (zh) * | 2020-09-03 | 2024-03-19 | 超聚变数字技术有限公司 | 一种电路板、电路板的背钻质量检测方法及电子设备 |
US20230026067A1 (en) * | 2021-07-21 | 2023-01-26 | R&D Circuits | Method for detecting and adjusting poor back drills in printed circuit boards |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05347480A (ja) * | 1992-06-15 | 1993-12-27 | Sumitomo Bakelite Co Ltd | 多層プリント配線板の製造方法 |
US20020196613A1 (en) * | 2001-06-25 | 2002-12-26 | Nec Corporation | Through hole insertion type electronic component and method of packaging same |
US20040118605A1 (en) * | 2002-12-20 | 2004-06-24 | Van Der Laan Ruud | Circuit board having a multi-functional hole |
US7337537B1 (en) * | 2003-09-22 | 2008-03-04 | Alcatel Lucent | Method for forming a back-drilled plated through hole in a printed circuit board and the resulting printed circuit board |
US20080217052A1 (en) * | 2007-03-07 | 2008-09-11 | Fujitsu Limited | Wiring board and method of manufacturing wiring board |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5990752A (en) * | 1998-05-14 | 1999-11-23 | Cts Corporation | Method for mechanically tuning a voltage controlled oscillator |
US6747862B1 (en) * | 2000-07-17 | 2004-06-08 | Alcatel | System and method for providing high voltage withstand capability between pins of a high-density compliant pin connector |
US7013452B2 (en) * | 2003-03-24 | 2006-03-14 | Lucent Technologies Inc. | Method and apparatus for intra-layer transitions and connector launch in multilayer circuit boards |
CN101547563A (zh) * | 2003-09-19 | 2009-09-30 | 通道系统集团公司 | 闭合反钻系统 |
US20050231927A1 (en) * | 2004-04-20 | 2005-10-20 | Dell Products L.P. | Method, system and apparatus for controlled impedance at transitional plated-through hole via sites using barrel inductance minimization |
US7501586B2 (en) * | 2004-10-29 | 2009-03-10 | Intel Corporation | Apparatus and method for improving printed circuit board signal layer transitions |
US7291790B2 (en) * | 2005-05-02 | 2007-11-06 | Cisco Technology, Inc. | Apertures for signal shaping using ground and signal PTH back-drilling |
US20070037432A1 (en) * | 2005-08-11 | 2007-02-15 | Mershon Jayne L | Built up printed circuit boards |
US20070062730A1 (en) * | 2005-08-22 | 2007-03-22 | Litton Systems, Inc. | Controlled depth etched vias |
US7457132B2 (en) * | 2005-10-20 | 2008-11-25 | Sanmina-Sci Corporation | Via stub termination structures and methods for making same |
US7676920B2 (en) * | 2006-10-16 | 2010-03-16 | Dell Products L.P. | Method of processing a circuit board |
US7999192B2 (en) * | 2007-03-14 | 2011-08-16 | Amphenol Corporation | Adjacent plated through holes with staggered couplings for crosstalk reduction in high speed printed circuit boards |
US8158892B2 (en) * | 2007-08-13 | 2012-04-17 | Force10 Networks, Inc. | High-speed router with backplane using muli-diameter drilled thru-holes and vias |
US20090058425A1 (en) * | 2007-08-31 | 2009-03-05 | International Business Machines Corporation | Method and apparatus to test electrical continuity and reduce loading parasitics on high-speed signals |
US7977583B2 (en) * | 2007-12-13 | 2011-07-12 | Teradyne, Inc. | Shielded cable interface module and method of fabrication |
US20090163047A1 (en) * | 2007-12-24 | 2009-06-25 | Myoungsoo Jeon | Connector having both press-fit pins and high-speed conductive resilient surface contact elements |
JP2009158815A (ja) * | 2007-12-27 | 2009-07-16 | Fujitsu Ltd | 多層配線基板の製造方法および多層配線基板構造 |
-
2009
- 2009-04-13 EP EP09843436.8A patent/EP2420115B1/en not_active Not-in-force
- 2009-04-13 WO PCT/US2009/040337 patent/WO2010120277A1/en active Application Filing
- 2009-04-13 US US13/259,081 patent/US20120012380A1/en not_active Abandoned
- 2009-04-13 CN CN2009801586811A patent/CN102396299A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05347480A (ja) * | 1992-06-15 | 1993-12-27 | Sumitomo Bakelite Co Ltd | 多層プリント配線板の製造方法 |
US20020196613A1 (en) * | 2001-06-25 | 2002-12-26 | Nec Corporation | Through hole insertion type electronic component and method of packaging same |
US20040118605A1 (en) * | 2002-12-20 | 2004-06-24 | Van Der Laan Ruud | Circuit board having a multi-functional hole |
US7337537B1 (en) * | 2003-09-22 | 2008-03-04 | Alcatel Lucent | Method for forming a back-drilled plated through hole in a printed circuit board and the resulting printed circuit board |
US20080217052A1 (en) * | 2007-03-07 | 2008-09-11 | Fujitsu Limited | Wiring board and method of manufacturing wiring board |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109997417A (zh) * | 2016-12-12 | 2019-07-09 | 三星电子株式会社 | 印刷电路板和具有该印刷电路板的电子装置 |
CN109997417B (zh) * | 2016-12-12 | 2022-04-12 | 三星电子株式会社 | 印刷电路板和具有该印刷电路板的电子装置 |
Also Published As
Publication number | Publication date |
---|---|
US20120012380A1 (en) | 2012-01-19 |
EP2420115A1 (en) | 2012-02-22 |
WO2010120277A1 (en) | 2010-10-21 |
EP2420115B1 (en) | 2015-04-08 |
EP2420115A4 (en) | 2012-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102396299A (zh) | 反钻验证部件 | |
US20150015291A1 (en) | Cantilever probe card for high-frequency signal transmission | |
US9753058B2 (en) | Wiring board for testing loaded printed circuit board | |
CN105738662B (zh) | 悬臂式高频探针卡 | |
US20060258187A1 (en) | Impedance controlled via structure | |
CN102196662A (zh) | 用于高速总线的测试点设计 | |
JP2003322665A (ja) | 電気抵抗測定用コネクター並びに回路基板の電気抵抗測定装置および測定方法 | |
JPH03158777A (ja) | プリント回路基板試験装置及びプリント回路基板の製造方法 | |
CN111356290A (zh) | 一种能够检测背钻孔深度的pcb板以及检测方法 | |
CN103983809A (zh) | Pcb板及其在线测试结构以及该在线测试结构的制造方法 | |
JP2020088318A (ja) | 配線基板の検査方法及び配線基板の製造方法 | |
CN114485366A (zh) | 线路板钻孔的偏位检测方法 | |
US20230156928A1 (en) | Designing a printed circuit board (pcb) to detect slivers of conductive material included within vias of the pcb | |
KR20230129046A (ko) | 인쇄 회로 기판의 결함이 있는 백 드릴을 감지하는시스템 및 방법 | |
US11567104B2 (en) | High speed signal transmitting and receiving detection device | |
CN211063849U (zh) | 一种监控深度控制品质的线路板 | |
CN104714055B (zh) | 检测治具 | |
JP3252085B2 (ja) | 多層配線基板およびその製造方法 | |
CN109788628B (zh) | 测试用电路板 | |
JP4387292B2 (ja) | 可撓性プリント基板の電気検査装置及び電気検査方法 | |
JP2020072122A (ja) | 配線基板および配線基板の検査方法 | |
TWI481878B (zh) | Probe card structure | |
CN118057183A (zh) | 高频测试用探针卡 | |
CN116564938A (zh) | 电性检测载板装置 | |
KR20230158977A (ko) | 절연케이블 기반의 프로브카드 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120328 |