JP2009158815A - 多層配線基板の製造方法および多層配線基板構造 - Google Patents
多層配線基板の製造方法および多層配線基板構造 Download PDFInfo
- Publication number
- JP2009158815A JP2009158815A JP2007337395A JP2007337395A JP2009158815A JP 2009158815 A JP2009158815 A JP 2009158815A JP 2007337395 A JP2007337395 A JP 2007337395A JP 2007337395 A JP2007337395 A JP 2007337395A JP 2009158815 A JP2009158815 A JP 2009158815A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- hole
- multilayer wiring
- multilayer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/1059—Connections made by press-fit insertion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】スタブによる電気特性の悪影響を低減し、基板に形成するビアの形成作業及び基板の製造作業を容易とすることができる多層配線基板の製造方法および多層配線基板構造を提供することを目的とする。
【解決手段】導電皮膜が形成された貫通孔11を有するビア12を備えた第一の配線基板10を作成し、貫通孔11の形成位置とほぼ一致する位置に形成された貫通孔21を備えた第二の配線基板20を作成し、貫通孔11、21とほぼ一致する位置に形成された貫通孔31を備えた接合シート30を作成し、第一、第二の配線基板10、20を接合シート30を介在させた状態で積層させ、これら第一の配線基板10と接合シート30と第二の配線基板20とを加熱圧着させ多層配線基板1Aを製造する。
【選択図】 図1
【解決手段】導電皮膜が形成された貫通孔11を有するビア12を備えた第一の配線基板10を作成し、貫通孔11の形成位置とほぼ一致する位置に形成された貫通孔21を備えた第二の配線基板20を作成し、貫通孔11、21とほぼ一致する位置に形成された貫通孔31を備えた接合シート30を作成し、第一、第二の配線基板10、20を接合シート30を介在させた状態で積層させ、これら第一の配線基板10と接合シート30と第二の配線基板20とを加熱圧着させ多層配線基板1Aを製造する。
【選択図】 図1
Description
本発明は、配線基板の内部にビアを備えた多層配線基板の製造方法および多層配線基板構造に関し、特に、スタブによる電気特性の悪影響を低減することができる多層配線基板の製造方法および多層配線基板構造に関するものである。
近年では、電子機器の小型化や高性能化に伴い機器に使用されるプリント配線基板には、多層構造で高密度化とされる配線基板が求められている。そして、このような多層、高密度化を実現する配線基板としては、特定の層間を電気接続するビア(Via)を備えたIVH(Interstitial Via Hole)多層基板が知られている(例えば、特許文献1〜3参照)。このようなIVH多層基板(以下、「多層配線基板」と言う。)は、絶縁基材により構成され、この絶縁機材の表裏両面に導電パターンが設けられ、内部には、内部導電パターンが設けられ、これら導電パターンと内部導電パターンとを複数のビアにより連結し電気的に結合した多層配線基板としている。
ここで、図8を参照して従来の多層配線基板の構造について説明する。図8は、従来のビアを有する多層配線基板を示す構成図を、図9は、従来のビアを有する多層配線基板の製造手順を示す説明図をそれぞれ示している。すなわち、図8に示すように、多層配線基板1は、配線基板の層間の内部に貫通孔2が形成されたビア3を有しており、このビア3により配線基板内で異なる層間の他のビア(図示せず)との間で信号配線パターンを電気接続することで多層配線基板を構成している。ここで、上述したような従来の多層配線基板構造の場合、ビア3に形成した貫通孔2には、銅などのめっき処理が施されている。ところが、図8に示した従来の多層配線基板1の場合、スタブ(電気信号の伝送路が枝分かれした部分)によりビアによる電気特性に悪影響がでるという問題がある。
具体的に説明すると、従来の多層配線基板1の場合、ビア3の信号線路が2方向に枝分かれしている場合、信号線路ではない方向(スタブ側)にも電気信号は進行する。そして、この電気信号(図8の点線部分)は、ビア3の端点まで達すると反射して分岐点Pに戻り、この分岐点Pで信号同士がぶつかり、これにより、電気的な特性に影響を及ぼすことなる、この場合、高周波信号や高速デジタルなどはその影響が顕著となる。
そこで、上述したようなスタブに起因する問題を解決するため、従来ではビアに形成された貫通孔の径寸法(孔径)よりも大きなドリルを使用して、この貫通孔の一部(不要な部分)を切削するバックドリル方式と称する対策が用いられている。以下、図9を参照して、バックドリル方式の概要について説明する。ここで、図9では、ビア3に形成された貫通孔2に、プレスフィットコネクタ60(図4)のピン61を圧入接合する例を示している。
すなわち、図9に示すように、ビア3に形成された貫通孔2の一部(図2の切削領域)を対象として、ビア3の一方(図9の下側)からドリルを使用して、切削領域を切削処理する。これにより、図9に示すように、ビア3の貫通孔2の下半部4は、銅などのめっき処理が施されためっき領域(導電領域)が存在しないため、前述したスタブによる電気信号の反射などによる悪影響のないビア3を有する多層配線基板1を製造することができる。
ところが、上述した従来の多層配線基板を製造する際に行なうバックドリル方式の場合、バックドリルによる貫通孔の切削作業に手間が掛ったり、切削による加工作業が困難となるなどの問題がある。具体的に説明すると、ビアのアスペクト比(貫通孔の径寸法÷多層配線基板の総板厚寸法)が所定の値(数値10)を超えた場合、ビアの内部に銅めっきを施す処理や配線基板に貫通孔を形成する処理が困難となる。
また、このバックドリル方式の場合、多層配線基板を製造する際に、ビアの一部を切削領域とするため、予め、実際に必要な長さ以上のビアを一時的に形成し、このビア(貫通孔)の一部をバックドリルにより切削するという余分な作業が必要になるため、コストが嵩む原因となるとともに、製造に時間が掛るなどの問題がある。
また、上述した従来技術として、開示された公知例(特許文献1〜特許文献3)の場合にも、同様に、バックドリル方式では配線基板や貫通孔の形状(大きさ)によっては対応できなかったり製造に時間が掛るなどの点で問題がある。
そこで、この発明は、上述した従来技術の課題を解決するためになされたものであり、スタブによる電気特性の悪影響の低減およびコスト削減や製造期間の削減が可能となる多層配線基板の製造方法および多層配線基板構造を提供することを目的とする。
上述した課題を解決し、目的を達成するため、本発明は、多層の配線基板内にビアを備えた多層配線基板の製造方法であって、内部に導電皮膜が形成された第一の貫通孔を有するビアを備えた第一の配線基板を作成する第一のステップと、前記第一の貫通孔の形成位置とほぼ一致する位置に形成された第二の貫通孔を備えた第二の配線基板を作成する第二のステップと、前記第一の貫通孔及び前記第二の貫通孔とほぼ一致する位置に形成された第三の貫通孔を備えた接合シートを作成する第三のステップと、前記第一の配線基板及び第二の配線基板とを前記接合シートを介在させた状態で積層させ、当該第一の配線基板及び第二の配線基板とを加熱圧着させる加熱圧着ステップとを含むことを特徴とする。
また、本発明は、上記の発明において、前記接合シートは、ノンフロータイプの樹脂を用いたプリプレグであることを特徴とする。
また、本発明は、上記の発明において、前記接合シートは、ノンフロータイプ或いはローフロータイプの樹脂を用いたシート状部材であることを特徴とする。
また、本発明は、上記の発明において、前記第一の貫通孔の径寸法は、多層配線基板の導電パターンと電気接続するプレスフィットコネクタの接合ピンが圧入接合可能な径寸法として形成されることを特徴とする。
また、本発明は、異なる層間の信号配線パターンを電気接続するとともに、内部に導電皮膜が形成された第一の貫通孔を有するビアを備えた第一の配線基板を作成する第一のステップと、前記第一の貫通孔の形成位置とほぼ一致する位置に形成された第二の貫通孔を備えた第二の配線基板を作成する第二のステップと、前記第一の貫通孔及び前記第二の貫通孔とほぼ一致する位置に形成された第三の貫通孔を備えた第一の接合シートを作成する第三のステップと、前記第二の配線基板の第二の貫通孔とほぼ一致する位置に形成された第四の貫通孔を備えた第三の配線基板を作成する第四のステップと、前記第二の配線基板の第二の貫通孔及び前記第三の配線基板の第四の貫通孔とほぼ一致する位置に形成された第五の貫通孔を備えた第二の接合シートを作成する第五のステップと、前記第一の配線基板及び第二の配線基板とを前記第一の接合シートを介在させた状態で積層させ、且つ、前記第二の配線基板の下面と前記第三の配線基板の上面との間に前記第二の接合シートを介在させた状態で加熱圧着させる加熱圧着ステップとを含むことを特徴とする。
また、本発明は、上記の発明において、多層の配線基板内の所定位置にビアを備えた多層配線基板構造であって、前記多層配線基板は、内部に導電皮膜が形成された第一の貫通孔を有するビアを備えた第一の配線基板と、前記第一の貫通孔の形成位置とほぼ一致する位置に形成された第二の貫通孔を備えた第二の配線基板と、前記第一の貫通孔及び前記第二の貫通孔とほぼ一致する位置に形成された第三の貫通孔を備えるとともに、前記第一の配線基板と前記第二の配線基板との間に介在される接合シートとから構成されることを特徴とする。
また、本発明は、上記の発明において、前記多層配線基板は、前記第一の配線基板と前記第二の配線基板との間に前記接合シートを介在した状態で加熱圧着により構成されることを特徴とする。
また、本発明は、上記の発明において、前記接合シートは、ノンフロータイプの樹脂を用いたプリプレグであることを特徴とする。
また、本発明は、上記の発明において、前記接合シートは、ノンフロータイプ或いはローフロータイプの樹脂を用いたシート状部材であることを特徴とする。
本発明によれば、内部に導電皮膜が形成された第一の貫通孔を有するビアを備えた第一の配線基板を作成し、第一の貫通孔の形成位置とほぼ一致する位置に形成された第二の貫通孔を備えた第二の配線基板を作成し、ビア貫通孔とほぼ一致する位置に形成された第三の貫通孔を備えた接合シートを作成し、第一、第二の配線基板を接合シートを介在させた状態で積層させ、第一、第二の配線基板とを加熱圧着させることにより多層配線基板を製造するので、スタブによる電気特性の悪影響を低減するとともに、基板の製造コストや製造期間を削減できるという効果がある。また、バックドリル方式で対応できない基板を対象とするとともに、バックドリル方式で課題であったビアの一部を切削領域とするため、実際に必要な長さ以上のビアを一時的に形成するという作業を不要とすることができる。
特に、高周波回路、高速デジタル回路等で使用されるプレスフィットコネクタの使用時にもスタブによる電気特性の悪影響を低減することができる多層配線基板の製造を実現することができる。また、スタブによる電気特性の悪影響を低減し、基板に形成するビアの形成作業及び多層配線基板の製造作業を容易とすることができる。また、プレスフィットコネクタのピン接合(挿入)を目的としたビアに形成した貫通孔の検査やピンの挿入状態の検査を容易に行なうことができる。
また、本発明によれば、第一の配線基板と第二の配線基板とは、ノンフロータイプのプリプレグにより接合するので、基板製造過程で加熱圧着を行なった場合でも、プリプレグ内の樹脂が流出するなどの不具合を低減することができる。
また、本発明によれば、第一の配線基板と第二の配線基板とは、ノンフロータイプ或いはローフロータイプの樹脂を用いたシート状部材により接合することができるので、第一の配線基板と第二の配線基板との接合を確実で簡単な作業により行なうことができるうえ、製造コストの低廉化を図ることができる。
また、本発明によれば、ビアと銅などのめっき処理を施していない貫通孔とを合成したビアの導通部分の長さを複数とする多層配線基板の製造を繰返して行なうので、ビアから信号を引き出す層によりビアを選択することができるうえ、スタブによる電気特性の悪影響を低減し、配線基板に形成するビアの形成作業及び基板の製造作業を容易とすることができる。
以下に添付図面を参照して、この発明に係る多層配線基板の製造方法及び多層配線基板構造の好適な実施例を詳細に説明する。なお、以下に示す実施例1によりこの発明が限定されるものではない。
[多層配線基板の構成]
まず、図1を用いて、本実施例1に係る多層配線基板1Aの全体構成を説明する。図1は、本実施例1に係る多層配線基板1Aを示す構成図である。ここで、本実施例1の多層配線基板1Aの特徴は、多層配線基板1Aに設けたビア12の下半部を、予め銅めっき等の導電皮膜が形成されていないスルーホール(貫通孔)とすることで、スタブによる電気特性の悪影響を低減することにある。
まず、図1を用いて、本実施例1に係る多層配線基板1Aの全体構成を説明する。図1は、本実施例1に係る多層配線基板1Aを示す構成図である。ここで、本実施例1の多層配線基板1Aの特徴は、多層配線基板1Aに設けたビア12の下半部を、予め銅めっき等の導電皮膜が形成されていないスルーホール(貫通孔)とすることで、スタブによる電気特性の悪影響を低減することにある。
図1に示すように、多層配線基板10は、第一の配線基板10と第二の配線基板20と、これら第一の配線基板10と第二の配線基板20との間に介在する接合シート30とを積層させ加熱圧着することにより構成されている。このうち第一の配線基板10の所定位置(図1の左側)には、異なる層間の信号配線パターンを電気接続するビア12が形成されている。同図に示すように、ビア12には、配線基板の上下方向に貫通する貫通孔11を有するとともに、この貫通孔11の内周面には、銅めっき等の導電皮膜が形成されている。また、第一の配線基板10の最外層(図1の上面)にはパターニングされていない面状の導体層5が形成されている。
また、同様に、第二の配線基板20の所定位置(ビア12の形成位置であり、貫通孔11とほぼ一致する同一座標位置)にも配線基板の上下方向に貫通する貫通孔21が形成されている。この貫通孔21は、第一の配線基板10の貫通孔11と違ってめっき処理が施されていないスルーホールとして形成されている。また、第一の配線基板10と同様に、第二の配線基板20の最外層(図1の下面)にはパターニングされていない面状の導体層5が形成されている。
また、同様に、接合シート30の所定位置(ビア12の形成位置であり、貫通孔11と貫通孔21とほぼ一致する同一座標位置)にもシートの上下方向に貫通する貫通孔31が形成されている。したがって、第一の配線基板10と第二の配線基板20及び接合シート30とを積層させた場合、ビア12の貫通孔11と貫通孔31と貫通孔21とは、配線基板の上下方向にほぼ一致する位置となる。また、貫通孔21および貫通孔31の径寸法Tは、電気信号の反射などを低減すべくビア12の径寸法tよりも大となるように設定されている。
また、接合シート30は、第一の、第二の配線基板10、20同士を接合する機能を備えており、本実施例1では、この接合シート30には、熱に強くプリプレグに含侵された樹脂が漏出することがない(樹脂流れのない)ノンフロータイプのプリプレグ(炭素繊維、ガラス繊維などの織物に樹脂を含浸させたシート)が使用されている。また、このように、接合シートにノンフロータイプのプリプレグを使用した場合には、加熱圧着を行なった場合に、プリプレグの樹脂流れなどの不具合を確実に回避することができる。
ここで、接合シート30には、ノンフロータイプのプリプレグを使用する以外に、樹脂流れが少ないローフロータイプのプリプレグや通常使用されている上面及び下面に貼着面を有する貼着シートを使用し、この貼着シートを第一の配線基板10と第二の配線基板20との間に介在させ、この貼着シートにより第一の配線基板10と第二の配線基板20とをそれぞれの貼着面で接合する構成としてもよい。この場合、貼着シートはプリプレグよりも製品単価が安価であることから、製造コストを低減することができる。
[多層配線基板の製造方法]
次に、図2及び図3を参照して、実施例1に係る多層配線基板の製造方法の手順について説明する。ここで、図2は、実施例1の多層配線基板1Aの製造手順を説明する説明図を、図3は、実施例1の多層配線基板1Aの製造手順を示すフローチャートをそれぞれ示している。
次に、図2及び図3を参照して、実施例1に係る多層配線基板の製造方法の手順について説明する。ここで、図2は、実施例1の多層配線基板1Aの製造手順を説明する説明図を、図3は、実施例1の多層配線基板1Aの製造手順を示すフローチャートをそれぞれ示している。
すなわち、図2の(1)に示すように、先ず、配線基板の内部で異なる層間の信号配線パターンを接続するビア12を形成した第一の配線基板10を作成する(ステップS1)。前述したように、このビア12の内部には、基板の上下方向に貫通する貫通孔11が形成されたビア12を有してており、この貫通孔11の内周面には、銅めっき等の導電皮膜が形成されている。
また、同図に示すように、基板の上下方向に貫通する貫通孔21を形成した第二の配線基板20を作成する(ステップS2)。前述したように、この第二の配線基板20に形成した貫通孔12の位置は、第一の配線基板10のビア12の貫通孔12とほぼ一致する位置(同一座標位置)となるように選定されている。
また、同図に示すように、基板の上下方向に貫通する貫通孔31を形成した接合シート30を作成する(ステップS3)。前述したように、この接合シート30に形成した貫通孔31の位置は、第一の配線基板10に形成したビア12の貫通孔11及び第二の配線基板20の貫通孔21とほぼ一致する位置(同一座標位置)となるように選定されている。
次に、図2の(2)に示すように、第一の配線基板10と第二の配線基板20との間に接合シート30を介在させた状態で、2枚の配線基板10、20と接合シート30とを積層させ(ステップS4)、加熱圧着作業により接合する(ステップS5)。これにより、第一の配線基板10のビア12の貫通孔11と第二の配線基板20の貫通孔21とが配線基板の上下方向に貫通した貫通孔となり、これによって、ビア12は、多層配線基板1Aに形成されたビアの構造体となる。
次に、図2の(3)に示すように、ビア12の信号配線パターンに電気接続するための他のビア13を第一の配線基板10と第二の配線基板20の内部を貫通するように形成する(ステップS6)。そして、最後に、第一の配線基板10の最外層(導体層5)に対して、所望の導電パターン6をパターンニングにより作成する(ステップS7)。
以上説明したように、本実施例1の多層配線基板1Aは、導電皮膜が形成された貫通孔11を有するビア12を備えた第一の配線基板10を作成し、貫通孔11の形成位置とほぼ一致する位置に形成された貫通孔21を備えた第二の配線基板20を作成し、貫通孔11、21とほぼ一致する位置に形成された貫通孔31を備えた接合シート30を作成し、第一、第二の配線基板10、20を接合シート30を介在させた状態で積層させ、これら第一の配線基板10と接合シート30と第二の配線基板20とを加熱圧着させ多層配線基板1Aを製造するので、スタブによる電気特性の悪影響を低減するとともに、基板の製造コストや製造期間を削減することができる。
図4は、本発明の実施例2に係る多層配線基板1A′を示す構成図である。同図に示すように、本実施例2では、前述した実施例1と同様に、多層配線基板1A′は、第一の配線基板10と第二の配線基板20と、これら第一の配線基板10と第二の配線基板20との間に介在する接合シート30とを積層させ加熱圧着することにより構成されている。また、本実施例2では、第一の配線基板10の一対のビア12に形成した貫通孔11の径寸法をプレスフィットコネクタ60の一対のピン61が圧入接合可能な径寸法としたことに特徴がある。
なお、実際には、プレスフィットコネクタ60のピン61は、弾性的に圧縮された状態で接合する形状となっているため、このピン61の径寸法は、貫通孔11の径寸法よりも大きい径寸法となる。この場合、プレスフィットコネクタのピン接合(挿入)を目的としたビア12に形成した貫通孔11の検査やピンの挿入状態の検査を容易に行なうことができる。
以上説明したように、本実施例2の多層配線基板1A′は、第一の配線基板10と第二の配線基板20とを貫通するビア12の下半部の貫通孔はめっき処理がないスルーホールとするととともに、第一の配線基板10の一対のビア12に形成した貫通孔11の径寸法をプレスフィットコネクタ60の一対のピン61が圧入接合可能な径寸法としたので、高周波回路、高速デジタル回路等で使用されるプレスフィットコネクタの使用時にもスタブによる電気特性の悪影響を低減することができる多層配線基板を実現することができる。
[多層配線基板の構成]
次に、図5を用いて、実施例3に係る多層配線基板1Bの構成を説明する。図5は、実施例3に係る多層配線基板1Bを示す全体構成図である。ここで、本実施例3では、前述した実施例1で示した多層配線基板1Aの製造方法を複数回繰り返して、ビアが導通する部分の長さを複数種類とすることに特徴がある。
次に、図5を用いて、実施例3に係る多層配線基板1Bの構成を説明する。図5は、実施例3に係る多層配線基板1Bを示す全体構成図である。ここで、本実施例3では、前述した実施例1で示した多層配線基板1Aの製造方法を複数回繰り返して、ビアが導通する部分の長さを複数種類とすることに特徴がある。
図5に示すように、多層配線基板1Bは、実施例1の手順で製造した多層配線基板1Aに加えて、さらに、第三の配線基板50を連続して作成し、多層配線基板1Aと第三の配線基板50との間に第二の接合シート40とを積層させ加熱圧着することにより構成されている。以下、図5を用いて実施例3に係る多層配線基板1Bの全体構成を説明する。
すなわち、図5に示すように、多層配線基板1Bを構成する多層配線基板1Aは、前述したように、第一の配線基板10と第二の配線基板20と、これら第一の配線基板10と第二の配線基板20との間に介在する接合シート30とを積層させ加熱圧着することにより構成されている。前述したように、第一の配線基板10の所定位置には、銅めっき等の導電皮膜が形成された貫通孔11を有するビア12が形成され、第二の配線基板20の所定位置(貫通孔11とほぼ一致する位置)にも貫通孔21が形成されている。また、同様に、接合シート30の所定位置(貫通孔11とほぼ一致する位置)にも貫通孔31が形成されている。また、第一の配線基板10の最外層(図5の上面)には、パターニングされていない面状の導体層5が形成されている。
また、第一、二の配線基板10、20と接合シート30との接合により構成される多層配線基板1Aの他方(図5の右側)には、一方(図5の左側)に形成したビア12以外に内部に銅等のめっき処理が施されてる貫通孔14を有するビア13が形成されている。同図に示すように、このビア13は、多層配線基板1Aを構成する第一の配線基板10と接合シート30と第二の配線基板20とを上下方向に貫通するビアとして形成されている。
また、第二の配線基板20の下面には、上から順に第二の接合シート40と第三の配線基板50とがそれぞれ積層されている。この第二の接合シート40は、多層配線基板1Aで使用されている接合シート30と同様に、配線基板同士を接合する機能を備えており、熱に強いノンフロータイプのプリプレグが使用されている。
そして、この接合シート40には、シートの上下方向に貫通する一対の貫通孔41が形成されている。このうち一方(図5の左側)の貫通孔41は、それぞれ第二の配線基板20の貫通孔21と接合シート30の貫通孔31とほぼ一致する位置に形成されている。また、他方(図5の右側)の貫通孔41は、第一、第二の配線基板10、20および接合シート30を貫通する位置に形成されたビア13の形成位置とほぼ一致する位置に形成されている。
また、第三の配線基板50には、基板の上下方向に貫通する一対の貫通孔51が形成されている。これら一対の貫通孔51は、第一の配線基板10の貫通孔11と違いめっき処理が施されていないスルーホールとして形成されている。このうち一方(図5の左側)の貫通孔51は、第二の配線基板20の貫通孔21と接合シート30の貫通孔31とほぼ一致する位置に形成されている。また、他方(図5の右側)の貫通孔51は、第一、第二の配線基板10、20および接合シート30を貫通する位置に形成されたビア13の形成位置とほぼ一致する位置に形成されている。また、第三の配線基板50の最外層(図5の下面)には、パターニングされていない面状の導体層5が形成されている。そして、同図に示すように、多層配線基板1Bは、多層配線基板1Aに対して第三の配線基板50を接合シート40により接合した構成としている。
[多層配線基板の製造方法]
次に、図6及び図7を参照して、実施例3に係る多層配線基板1Bの製造方法の手順について説明する。ここで、図6は、実施例3に係る多層配線基板1Bの製造手順を説明する図を、図7は、実施例3に係る多層配線基板1Bの製造手順を示すフローチャートをそれぞれ示している。ここで、図7に示すフローチャートの説明では、前述した実施例1と同様の手順については、詳細な説明は省略する。
次に、図6及び図7を参照して、実施例3に係る多層配線基板1Bの製造方法の手順について説明する。ここで、図6は、実施例3に係る多層配線基板1Bの製造手順を説明する図を、図7は、実施例3に係る多層配線基板1Bの製造手順を示すフローチャートをそれぞれ示している。ここで、図7に示すフローチャートの説明では、前述した実施例1と同様の手順については、詳細な説明は省略する。
すなわち、図6の(1)及び図7のフローチャートに示すように、前述した実施例1の多層配線基板1Aの製造方法と同様に、先ず、多層配線基板1Aの製造を行なう。具体的には、第一の配線基板10を作成し(ステップS1)、第二の配線基板20を作成し(ステップS2)、ノンフロータイプのプリプレグを使用した接合シート30を作成し(ステップS3)、これら第一の配線基板10と第二の配線基板20との間に接合シート30を介在させた状態で積層させ(ステップS4)、さらに第一の配線基板10と第二の配線基板20及び接合シート30との1加熱圧着作業を行なう(ステップS5)。
ここで、図5に示すように、多層配線基板1Aには、ビア12以外に別の通常の貫通孔14を有するビア13を形成する。前述したように、このビア13は、多層配線基板1Aを構成する第一の配線基板10と接合シート30と第二の配線基板20とを上下方向に貫通するビアとして形成されている。
次に、第二の配線基板20とほぼ同一寸法(厚さ)の第三の配線基板50を作成する(ステップS6)。次に、接合シート30と同様に基板同士を接合する第二の接合シート40を別に作成する(ステップS7)。
次に、図6の(2)及び図7のフローチャートに示すように、多層配線基板1Aに対して第二の配線基板20の下方に第二の接合シート40と第三の配線基板50とを順に積層させ(ステップS8)、加熱圧着作業により接合する(ステップS9)。これにより、第一の配線基板10のビア12の貫通孔11と第二の配線基板20の貫通孔21と第三の配線基板50の貫通孔51とが配線基板の上下方向に貫通した貫通孔となり、これによって、ビア12は、多層配線基板1Bに形成されたビアの構造体となる。また、第一の配線基板10のビア13の貫通孔14と第二の配線基板20の貫通孔21と第三の配線基板50の貫通孔51とが配線基板の上下方向に貫通した貫通孔となり、これによって、ビア13は、多層配線基板1Bに形成されたビアの構造体となる。そして、このように、これらビア12及びビア13の下半部は、銅などのめっき処理が施されていないスタブによる悪影響を低減するスルーホールとして構成されていることとなる。
次に、図6の(3)に示すように、ビア12とビア13のそれぞれの信号配線パターンに電気接続するための他のビアを多層配線基板1Bの所定の位置に形成する(ステップS10)。そして、最後に、第三の配線基板50の最外層(導体層5)に対して、所望の導電パターン6をパターンニングにより作成する(ステップS11)。以上説明したステップS1〜ステップS11の手順により、内部に下方にめっき処理が施されていない貫通孔21、51を有するビア12、13と、これらビア12、13と電気接続する他のビアを備えた多層配線基板1Bを製造することができる。
以上説明したように、本実施例3の多層配線基板1Bは、ビアと銅などのめっき処理を施していない貫通孔とを合成したビアの導通部分の長さを複数とする多層配線基板の製造を繰返して行なうので、ビアから信号を引き出す層によりビアを選択することができるうえ、スタブによる電気特性の悪影響を低減することができる。
(付記1)多層の配線基板内にビアを備えた多層配線基板の製造方法であって、
前記配線基板内で異なる層間の信号配線パターンを電気接続するとともに、内部に導電皮膜が形成された第一の貫通孔を有するビアを備えた第一の配線基板を作成する第一のステップと、
前記第一の貫通孔の形成位置とほぼ一致する位置に形成された第二の貫通孔を備えた第二の配線基板を作成する第二のステップと、
前記第一の貫通孔及び前記第二の貫通孔とほぼ一致する位置に形成された第三の貫通孔を備えた接合シートを作成する第三のステップと、
前記第一の配線基板及び第二の配線基板とを前記接合シートを介在させた状態で積層させ、当該第一の配線基板及び第二の配線基板とを加熱圧着させる加熱圧着ステップと
を含むことを特徴とする多層配線基板の製造方法。
前記配線基板内で異なる層間の信号配線パターンを電気接続するとともに、内部に導電皮膜が形成された第一の貫通孔を有するビアを備えた第一の配線基板を作成する第一のステップと、
前記第一の貫通孔の形成位置とほぼ一致する位置に形成された第二の貫通孔を備えた第二の配線基板を作成する第二のステップと、
前記第一の貫通孔及び前記第二の貫通孔とほぼ一致する位置に形成された第三の貫通孔を備えた接合シートを作成する第三のステップと、
前記第一の配線基板及び第二の配線基板とを前記接合シートを介在させた状態で積層させ、当該第一の配線基板及び第二の配線基板とを加熱圧着させる加熱圧着ステップと
を含むことを特徴とする多層配線基板の製造方法。
(付記2)前記接合シートは、熱に強いノンフロータイプのプリプレグを使用したシート状部材であることを特徴とする付記1に記載の多層配線基板の製造方法。
(付記3)前記接合シートは、上面及び下面に貼着面を有し、前記第一の配線基板と前記第二の配線基板とをそれぞれ貼着面で貼着するシート状部材であることを特徴とする付記1に記載の多層配線基板の製造方法。
(付記4)前記第二の貫通孔及び前記第三の貫通孔の径寸法は、前記第一の貫通孔の径寸法よりも大きい寸法として形成されることを特徴とする付記1、2または3に記載の多層配線基板の製造方法。
(付記5)前記第第一の貫通孔の径寸法は、多層配線基板の導電パターンと電気接続するプレスフィットコネクタの接合ピンが圧入接合可能な径寸法として形成されることを特徴とする付記1、2または3に記載の多層配線基板の製造方法。
(付記6)多層の配線基板内にビアを備えた多層配線基板の製造方法であって、
異なる層間の信号配線パターンを電気接続するとともに、内部に導電皮膜が形成された第一の貫通孔を有するビアを備えた第一の配線基板を作成する第一のステップと、
前記第一の貫通孔の形成位置とほぼ一致する位置に形成された第二の貫通孔を備えた第二の配線基板を作成する第二のステップと、
前記第一の貫通孔及び前記第二の貫通孔とほぼ一致する位置に形成された第三の貫通孔を備えた第一の接合シートを作成する第三のステップと、
前記第二の配線基板の第二の貫通孔とほぼ一致する位置に形成された第四の貫通孔を備えた第三の配線基板を作成する第四のステップと、
前記第二の配線基板の第二の貫通孔及び前記第三の配線基板の第四の貫通孔とほぼ一致する位置に形成された第五の貫通孔を備えた第二の接合シートを作成する第五のステップと、
前記第一の配線基板及び第二の配線基板とを前記第一の接合シートを介在させた状態で積層させ、且つ、前記第二の配線基板の下面と前記第三の配線基板の上面との間に前記第二の接合シートを介在させた状態で加熱圧着させる加熱圧着ステップと
を含むことを特徴とする多層配線基板の製造方法。
異なる層間の信号配線パターンを電気接続するとともに、内部に導電皮膜が形成された第一の貫通孔を有するビアを備えた第一の配線基板を作成する第一のステップと、
前記第一の貫通孔の形成位置とほぼ一致する位置に形成された第二の貫通孔を備えた第二の配線基板を作成する第二のステップと、
前記第一の貫通孔及び前記第二の貫通孔とほぼ一致する位置に形成された第三の貫通孔を備えた第一の接合シートを作成する第三のステップと、
前記第二の配線基板の第二の貫通孔とほぼ一致する位置に形成された第四の貫通孔を備えた第三の配線基板を作成する第四のステップと、
前記第二の配線基板の第二の貫通孔及び前記第三の配線基板の第四の貫通孔とほぼ一致する位置に形成された第五の貫通孔を備えた第二の接合シートを作成する第五のステップと、
前記第一の配線基板及び第二の配線基板とを前記第一の接合シートを介在させた状態で積層させ、且つ、前記第二の配線基板の下面と前記第三の配線基板の上面との間に前記第二の接合シートを介在させた状態で加熱圧着させる加熱圧着ステップと
を含むことを特徴とする多層配線基板の製造方法。
(付記7)多層の配線基板内の所定位置にビアを備えた多層配線基板であって、
前記多層配線基板は、
前記配線基板内で異なる層間の信号配線パターンを電気接続するとともに、内部に導電皮膜が形成された第一の貫通孔を有するビアを備えた第一の配線基板と、
前記第一の貫通孔の形成位置とほぼ一致する位置に形成された第二の貫通孔を備えた第二の配線基板と、
前記第一の貫通孔及び前記第二の貫通孔とほぼ一致する位置に形成された第三の貫通孔を備えるとともに、前記第一の配線基板と前記第二の配線基板との間に介在される接合シートとから構成されることを特徴とする多層配線基板構造。
前記多層配線基板は、
前記配線基板内で異なる層間の信号配線パターンを電気接続するとともに、内部に導電皮膜が形成された第一の貫通孔を有するビアを備えた第一の配線基板と、
前記第一の貫通孔の形成位置とほぼ一致する位置に形成された第二の貫通孔を備えた第二の配線基板と、
前記第一の貫通孔及び前記第二の貫通孔とほぼ一致する位置に形成された第三の貫通孔を備えるとともに、前記第一の配線基板と前記第二の配線基板との間に介在される接合シートとから構成されることを特徴とする多層配線基板構造。
(付記8)前記多層配線基板は、
前記第一の配線基板と前記第二の配線基板との間に前記接合シートを介在した状態で加熱圧着により構成されることを特徴とする付記7に記載の多層配線基板構造。
前記第一の配線基板と前記第二の配線基板との間に前記接合シートを介在した状態で加熱圧着により構成されることを特徴とする付記7に記載の多層配線基板構造。
(付記9)前記接合シートは、ノンフロータイプの樹脂を用いたプリプレグであることを特徴とする付記7または8に記載の多層配線基板構造。
(付記10)前記接合シートは、ノンフロータイプ或いはローフロータイプの樹脂を用いたシート状部材であることを特徴とする付記7または8に記載の多層配線基板構造。
以上のように、本発明に係る多層配線基板の製造方法及び多層配線基板構造は、電気特性の悪影響を低減し、基板に形成するビアの形成作業及び基板の製造作業を容易とする多層配線基板の製造方法及び多層配線基板構造に適する。
1、1A、1A´、1B 多層配線基板
2、11、14、21、31、41、51 貫通孔
3、12、13 ビア
5 導体層
6 導電パターン
10 第一の配線基板
20 第二の配線基板
30 接合シート
40 第二の接合シート
50 第三の配線基板
2、11、14、21、31、41、51 貫通孔
3、12、13 ビア
5 導体層
6 導電パターン
10 第一の配線基板
20 第二の配線基板
30 接合シート
40 第二の接合シート
50 第三の配線基板
Claims (9)
- 多層の配線基板内にビアを備えた多層配線基板の製造方法であって、
内部に導電皮膜が形成された第一の貫通孔を有するビアを備えた第一の配線基板を作成する第一のステップと、
前記第一の貫通孔の形成位置とほぼ一致する位置に形成された第二の貫通孔を備えた第二の配線基板を作成する第二のステップと、
前記第一の貫通孔及び前記第二の貫通孔とほぼ一致する位置に形成された第三の貫通孔を備えた接合シートを作成する第三のステップと、
前記第一の配線基板及び第二の配線基板とを前記接合シートを介在させた状態で積層させ、当該第一の配線基板及び第二の配線基板とを加熱圧着させる加熱圧着ステップと
を含むことを特徴とする多層配線基板の製造方法。 - 前記接合シートは、ノンフロータイプの樹脂を用いたプリプレグであることを特徴とする請求項1に記載の多層配線基板の製造方法。
- 前記接合シートは、ノンフロータイプ或いはローフロータイプの樹脂を用いたシート状部材であることを特徴とする請求項1に記載の多層配線基板の製造方法。
- 前記第一の貫通孔の径寸法は、多層配線基板の導電パターンと電気接続するプレスフィットコネクタの接合ピンが圧入接合可能な径寸法として形成されることを特徴とする請求項1、2または3に記載の多層配線基板の製造方法。
- 多層の配線基板内にビアを備えた多層配線基板の製造方法であって、
内部に導電皮膜が形成された第一の貫通孔を有するビアを備えた第一の配線基板を作成する第一のステップと、
前記第一の貫通孔の形成位置とほぼ一致する位置に形成された第二の貫通孔を備えた第二の配線基板を作成する第二のステップと、
前記第一の貫通孔及び前記第二の貫通孔とほぼ一致する位置に形成された第三の貫通孔を備えた第一の接合シートを作成する第三のステップと、
前記第二の配線基板の第二の貫通孔とほぼ一致する位置に形成された第四の貫通孔を備えた第三の配線基板を作成する第四のステップと、
前記第二の配線基板の第二の貫通孔及び前記第三の配線基板の第四の貫通孔とほぼ一致する位置に形成された第五の貫通孔を備えた第二の接合シートを作成する第五のステップと、
前記第一の配線基板及び第二の配線基板とを前記第一の接合シートを介在させた状態で積層させ、且つ、前記第二の配線基板の下面と前記第三の配線基板の上面との間に前記第二の接合シートを介在させた状態で加熱圧着させる加熱圧着ステップと
を含むことを特徴とする多層配線基板の製造方法。 - 多層の配線基板内の所定位置にビアを備えた多層配線基板構造であって、
前記多層配線基板は、
内部に導電皮膜が形成された第一の貫通孔を有するビアを備えた第一の配線基板と、
前記第一の貫通孔の形成位置とほぼ一致する位置に形成された第二の貫通孔を備えた第二の配線基板と、
前記第一の貫通孔及び前記第二の貫通孔とほぼ一致する位置に形成された第三の貫通孔を備えるとともに、前記第一の配線基板と前記第二の配線基板との間に介在される接合シートとから構成されることを特徴とする多層配線基板構造。 - 前記多層配線基板は、
前記第一の配線基板と前記第二の配線基板との間に前記接合シートを介在した状態で加熱圧着により構成されることを特徴とする請求項6に記載の多層配線基板構造。 - 前記接合シートは、ノンフロータイプの樹脂を用いたプリプレグであることを特徴とする請求項6または7に記載の多層配線基板構造。
- 前記接合シートは、ノンフロータイプ或いはローフロータイプの樹脂を用いたシート状部材であることを特徴とする請求項6または7に記載の多層配線基板構造。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007337395A JP2009158815A (ja) | 2007-12-27 | 2007-12-27 | 多層配線基板の製造方法および多層配線基板構造 |
TW097130678A TW200930207A (en) | 2007-12-27 | 2008-08-12 | Multilayer wiring board and method of manufacturing the same |
EP08162233A EP2076106A3 (en) | 2007-12-27 | 2008-08-12 | Multilayer wiring board and method of manufacturing the same |
US12/198,396 US20090166080A1 (en) | 2007-12-27 | 2008-08-26 | Multilayer wiring board and method of manufacturing the same |
CN2008102159110A CN101472408B (zh) | 2007-12-27 | 2008-09-09 | 多层布线板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007337395A JP2009158815A (ja) | 2007-12-27 | 2007-12-27 | 多層配線基板の製造方法および多層配線基板構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009158815A true JP2009158815A (ja) | 2009-07-16 |
Family
ID=40512531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007337395A Withdrawn JP2009158815A (ja) | 2007-12-27 | 2007-12-27 | 多層配線基板の製造方法および多層配線基板構造 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20090166080A1 (ja) |
EP (1) | EP2076106A3 (ja) |
JP (1) | JP2009158815A (ja) |
CN (1) | CN101472408B (ja) |
TW (1) | TW200930207A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012019049A (ja) * | 2010-07-07 | 2012-01-26 | Toshiba Corp | プリント配線基板の製造方法 |
JP2022547264A (ja) * | 2020-08-14 | 2022-11-11 | 博敏▲電▼子股▲分▼有限公司 | Pcb段差溝底部に無電解ニッケル置換金メッキを行う加工方法 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010038489A1 (ja) * | 2008-09-30 | 2010-04-08 | イビデン株式会社 | 電子部品内蔵配線板及びその製造方法 |
US8431831B2 (en) * | 2008-10-08 | 2013-04-30 | Oracle America, Inc. | Bond strength and interconnection in a via |
EP2420115B1 (en) * | 2009-04-13 | 2015-04-08 | Hewlett-Packard Development Company, L.P. | Back drill verification feature |
US9202783B1 (en) * | 2011-03-24 | 2015-12-01 | Juniper Networks, Inc. | Selective antipad backdrilling for printed circuit boards |
JP5506737B2 (ja) * | 2011-05-27 | 2014-05-28 | 株式会社日立製作所 | 信号伝送回路 |
CN103096643B (zh) * | 2011-11-03 | 2015-04-22 | 北大方正集团有限公司 | 检测pcb背钻孔的方法和pcb在制板 |
CN102523703A (zh) * | 2012-01-06 | 2012-06-27 | 汕头超声印制板公司 | 一种pcb板上背钻孔的制作方法 |
US9691636B2 (en) * | 2012-02-02 | 2017-06-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interposer frame and method of manufacturing the same |
JP6117492B2 (ja) * | 2012-07-06 | 2017-04-19 | シャープ株式会社 | 構造体 |
CN104754886B (zh) * | 2013-12-27 | 2019-06-14 | 中兴通讯股份有限公司 | Pcb加工方法及pcb |
JP2016213136A (ja) * | 2015-05-13 | 2016-12-15 | 富士通株式会社 | 配線基板、電子装置および配線基板の製造方法 |
CN106550542B (zh) | 2015-09-17 | 2021-10-26 | 奥特斯(中国)有限公司 | 插入保护结构并且靠近保护结构具有纯介质层的部件载体 |
CN106550554B (zh) * | 2015-09-17 | 2020-08-25 | 奥特斯(中国)有限公司 | 用于制造部件载体的上面具有伪芯和不同材料的两个片的保护结构 |
CN106550532A (zh) * | 2015-09-17 | 2017-03-29 | 奥特斯(中国)有限公司 | 用于制造部件载体的包括低流动性材料的保护结构 |
CN106559960B (zh) * | 2015-09-29 | 2020-11-06 | 中兴通讯股份有限公司 | 双面阶梯孔电路板及其实现方法 |
US10251270B2 (en) * | 2016-09-15 | 2019-04-02 | Innovium, Inc. | Dual-drill printed circuit board via |
CN108770200A (zh) * | 2018-06-14 | 2018-11-06 | 生益电子股份有限公司 | 一种pcb |
CN108770210A (zh) * | 2018-06-14 | 2018-11-06 | 生益电子股份有限公司 | 一种pcb的制作方法 |
CN110418505B (zh) * | 2019-07-24 | 2021-10-26 | 信丰迅捷兴电路科技有限公司 | 一种精密pcb毛胚板及其加工成型方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0358491A (ja) | 1989-07-26 | 1991-03-13 | Fujitsu Ltd | プリント配線板 |
US5282312A (en) * | 1991-12-31 | 1994-02-01 | Tessera, Inc. | Multi-layer circuit construction methods with customization features |
JP2000022032A (ja) | 1998-06-30 | 2000-01-21 | Pfu Ltd | 電子部品およびその実装方法 |
US6455784B1 (en) * | 1999-10-27 | 2002-09-24 | Asahi Kasei Kabushiki Kaisha | Curable sheet for circuit transfer |
US6441313B1 (en) * | 1999-11-23 | 2002-08-27 | Sun Microsystems, Inc. | Printed circuit board employing lossy power distribution network to reduce power plane resonances |
US6541712B1 (en) * | 2001-12-04 | 2003-04-01 | Teradyhe, Inc. | High speed multi-layer printed circuit board via |
KR100975258B1 (ko) * | 2002-02-22 | 2010-08-11 | 가부시키가이샤후지쿠라 | 다층 배선 기판, 다층 배선 기판용 기재, 프린트 배선기판 및 그 제조 방법 |
CA2455024A1 (en) * | 2003-01-30 | 2004-07-30 | Endicott Interconnect Technologies, Inc. | Stacked chip electronic package having laminate carrier and method of making same |
US6995322B2 (en) * | 2003-01-30 | 2006-02-07 | Endicott Interconnect Technologies, Inc. | High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same |
JP4742485B2 (ja) * | 2003-03-24 | 2011-08-10 | 富士通株式会社 | 多層プリント配線板及びその製造方法 |
US7013452B2 (en) * | 2003-03-24 | 2006-03-14 | Lucent Technologies Inc. | Method and apparatus for intra-layer transitions and connector launch in multilayer circuit boards |
US20040214006A1 (en) * | 2003-04-25 | 2004-10-28 | Matsushita Electric Industrial Co., Ltd. | Member for a circuit board, method of manufacturing the same, and methods of manufacturing circuit boards |
TW200505304A (en) * | 2003-05-20 | 2005-02-01 | Matsushita Electric Ind Co Ltd | Multilayer circuit board and method for manufacturing the same |
JP2006013172A (ja) | 2004-06-25 | 2006-01-12 | Matsushita Electric Works Ltd | 多層配線板の製造方法 |
JP4291279B2 (ja) * | 2005-01-26 | 2009-07-08 | パナソニック株式会社 | 可撓性多層回路基板 |
US20060180346A1 (en) * | 2005-02-17 | 2006-08-17 | Suzanne Knight | High aspect ratio plated through holes in a printed circuit board |
US7952365B2 (en) * | 2005-03-23 | 2011-05-31 | Nec Corporation | Resonator, printed board, and method for measuring complex dielectric constant |
US20070037432A1 (en) * | 2005-08-11 | 2007-02-15 | Mershon Jayne L | Built up printed circuit boards |
-
2007
- 2007-12-27 JP JP2007337395A patent/JP2009158815A/ja not_active Withdrawn
-
2008
- 2008-08-12 TW TW097130678A patent/TW200930207A/zh unknown
- 2008-08-12 EP EP08162233A patent/EP2076106A3/en not_active Withdrawn
- 2008-08-26 US US12/198,396 patent/US20090166080A1/en not_active Abandoned
- 2008-09-09 CN CN2008102159110A patent/CN101472408B/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012019049A (ja) * | 2010-07-07 | 2012-01-26 | Toshiba Corp | プリント配線基板の製造方法 |
JP2022547264A (ja) * | 2020-08-14 | 2022-11-11 | 博敏▲電▼子股▲分▼有限公司 | Pcb段差溝底部に無電解ニッケル置換金メッキを行う加工方法 |
JP7256927B2 (ja) | 2020-08-14 | 2023-04-12 | 博敏▲電▼子股▲分▼有限公司 | Pcb段差溝底部に無電解ニッケル置換金メッキを行う加工方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2076106A2 (en) | 2009-07-01 |
TW200930207A (en) | 2009-07-01 |
US20090166080A1 (en) | 2009-07-02 |
CN101472408B (zh) | 2011-09-28 |
EP2076106A3 (en) | 2011-02-16 |
CN101472408A (zh) | 2009-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009158815A (ja) | 多層配線基板の製造方法および多層配線基板構造 | |
CA2616793C (en) | Bending-type rigid printed wiring board and process for producing the same | |
EP1601053A1 (en) | Wired circuit board and connection structure of wired circuit board | |
WO2016013431A1 (ja) | プリント配線板 | |
JPH04212494A (ja) | 剛性/可撓性プリント回路構造体の製作方法とこの方法により製作された多層可撓性回路基板 | |
KR20110066044A (ko) | 다층인쇄회로기판 및 그 제조방법 | |
TW201531175A (zh) | 印刷電路板及連接該電路板的連接器 | |
KR20040061409A (ko) | 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법 | |
US6802120B2 (en) | Method of manufacturing a printed wiring board having a non-through mounting hole | |
CN107645853B (zh) | 多层电路板的制作方法及多层电路板 | |
JP2011040607A (ja) | 多層フレキシブルプリント配線板およびその製造方法 | |
JP2006269979A (ja) | フレックスリジッドプリント配線板およびフレックスリジッドプリント配線板の製造方法 | |
JP2004319962A (ja) | フレックスリジッドプリント配線板及びその製造方法 | |
JP5118238B2 (ja) | 耐食性と歩留まりを向上させたプリント基板 | |
TW201526729A (zh) | 印刷電路板及連接該電路板的連接器 | |
JP2001036200A (ja) | 印刷配線板、印刷配線板の製造方法、および小形プラスチック成型品の製造方法 | |
WO2022062218A1 (zh) | 一种电路板及其制造方法 | |
US20120168221A1 (en) | Relay board for transmission connector use | |
JP5204871B2 (ja) | 部分多層フレキシブルプリント配線板 | |
JP4482613B2 (ja) | 多層配線基板の製造方法 | |
KR20140148111A (ko) | 경연성 인쇄회로기판 및 그 제조방법 | |
US11317521B2 (en) | Resin flow restriction process and structure | |
WO2010029611A1 (ja) | 多層フレキシブルプリント配線基板及び電子装置 | |
JP2006253372A (ja) | 多層プリント配線基板とその製造方法 | |
JPH10270860A (ja) | 多層プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100820 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120127 |