TW200845340A - Method of manufacturing wiring substrate and method of manufacturing electronic component device - Google Patents

Method of manufacturing wiring substrate and method of manufacturing electronic component device Download PDF

Info

Publication number
TW200845340A
TW200845340A TW097104994A TW97104994A TW200845340A TW 200845340 A TW200845340 A TW 200845340A TW 097104994 A TW097104994 A TW 097104994A TW 97104994 A TW97104994 A TW 97104994A TW 200845340 A TW200845340 A TW 200845340A
Authority
TW
Taiwan
Prior art keywords
layer
wiring
metal foil
peelable
wiring layer
Prior art date
Application number
TW097104994A
Other languages
English (en)
Inventor
Kazuhiro Kobayashi
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200845340A publication Critical patent/TW200845340A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Description

200845340 九、發明說明： 【發日月所屬之技術領域】 發明領域 本發明係有關於製造配線基板的方法以及製造電子元 5件裝置的方法，且更特別的是，有關於製造可應用於電子 元件女裝基板之配線基板的方法，以及製造用於安裝電子 元件於該配線基板上之電子元件裝置的方法。 L先前技術j 發明背景 ίο 在先前技術中，關於裝上電子元件的配線基板，已提 出的方法是：可剝離地形成預定增層配線層（built-up wiring layer)於臨時基板上，然後分離該增層配線層與該臨時基板 以得到該配線基板。在專利文獻丨（專利申請公開第 (KOKAI)2005-236244號，第1圖至第6圖）中，提出的方法 15是：用結構上是以可剝離層黏著兩片銅箔的載體經由銅箔 來形成增層配線層於樹脂基板上，然後藉由使銅箔與樹脂 基板沿著載體的邊界剝離來分離上銅箔與該增層配線層以 付到配線基板。 此外，在專利文獻1(專利申請公開第 20 (ΚΟΚΑΙ)2〇〇5·236244號，第7圖至第1〇圖）中，也提出另一 種方式的方法：銅猪的周邊用黏著層黏著於樹脂基板以及 形成增層配線層於其上，然後藉由切掉配線基板中之黏著 層的内側部份來使該銅箔、該增層配線層與該樹脂基板分 離以得到配線基板。 5 200845340 此外，在專利文獻2(專利申請公開第 (KOKAI)2004-235323號）中，也提出以下方法：第一金屬層 與第二金屬層係經層壓成可用黏合膜貼在核心基板(core substrate)上使得第一金屬層的外圍位於第二金屬層的内側 5而不是外圍，然後形成增層配線層於第二金屬層上，然後 藉由切掉配線基板之第一金屬層的周圍部份來使第二金屬 層、增層配線層與第一金屬層及核心基板分離。 此外，在專利文獻3(專利申請公開第 (KOKAI)2004-87701號）中，也提出以下方法：大小小於載 10 板(carrier plate)的離型膜(release film)與大小大體等於該載 板的金屬基底都用黏著層貼在該載板上，然後形成金屬塾 於金屬基底上，然後藉由切掉配線基板之離型膜的周圍部 份來使金屬基底與離型膜及載板分離。 不過，在上述專利文獻1、2中，增層配線層的剛性都 15很弱。因此，當增層配線層與不同的基板分離時，在有些 情形下，增層配線層可能變形，或者接線或絕緣層受損。 結果，沒有完全令人滿意的製造良率及可靠度。
【明内容；J 發明概要 20 本發明的目標是要提供一種用於製造配線基板的方 法，在藉由使增層配線層與臨時基板分離來得到配線基板 的‘ie方法中於可剝離地形成增層配線層於臨時基板上 之後，增層配線層與臨時基板能夠以良率高、可靠度良好 的方式分離，以及是要提供一種製造供安裝電子元件於配 6 200845340 線基板上之電子元件裝置的方法。 本發明係有關於一種用於製造配線基板的方法，其係 包含下列步驟：得到一結構，其中係配置一下層（underlying layer)於一臨時基板之一配線形成區中，以及配置一大小大 5 於該下層的可剝離多層金屬箔於該下層上且部份黏著於該 臨時基板之該配線形成區的外圍部份，該可剝離多層金屬 箔係以可剝離地暫時黏著一第一金屬箔與一第二金屬箔的 方式構成；在該可剝離多層金屬ίΙ上形成一增層配線層； 以及，使該可剝離多層金屬箔與該臨時基板分離，此係藉 10 由切掉有該下層、該可剝離多層金屬箔、以及該增層配線 層形成於該臨時基板上的結構之一部份來完成，該部份係 對應至該下層之周圍部份，藉此得到一有該增層配線層形 成於該可剝離多層金屬箔上的配線構件. 在本發明之一較佳方式中，該半固化預浸料 15 (semi-cured prepreg)用來作為該臨時基板的材料。該下層 (該金屬箔、該離型膜、或該脫模劑(release agent))係配置於 該預浸料之該配線形成區中，以及經由該下層來配置該可 剝離多層金屬箔於該預浸料上使得大小大於該下層的該可 剝離多層金屬箔會在該配線形成區外與該預浸料的外圍部份 20 接觸。用以下方式來構成該可剝離多層金屬箔：該第一金屬 箔與該第二金屬箔係暫時黏著成處於可相互剝離的狀態。 然後，藉由加熱/加壓該預浸料、該下層、以及該可剝 離多層金屬箔來固化該預浸料，藉此得到該臨時基板。同 時，該下層與該可剝離多層金屬箔的周圍部份都黏著至該 7 200845340 臨時基板。此時，當該下層由該金屬箔形成時，這兩片金 屬箔只在重疊區域相互接觸。就此情形而言，該下層與該 可剝離多層金屬箔同樣可用該黏著層黏在該臨時基板上。 然後，與該可剝離多層金屬箔連接的預定增層配線層 5 係形成於該可剝離多層金屬箔上。然後，切掉其中有該下 層、該可剝離多層金屬箔、以及該增層配線層形成於該臨 時基板上的結構中之一部份，該部份係對應至該下層之周 邊。因此，可得到該下層與該可剝離多層金屬箔相互重疊 的區域，而且該下層與該可剝離多層金屬箔可輕易分離。 10 以此方式，藉由使該可剝離多層金屬箔與該臨時基板分離 即可得到其中有該增層配線層形成於該可剝離多層金屬箔 上的配線構件。 在本發明中，有相對大剛性的可剝離多層厚銅箔存在 於與該臨時基板分離的配線構件中。因此，當該配線構件 15 與該臨時基板分離時，該第一金屬箔作為該增層配線層的 支撐板。因此，當該配線構件與該臨時基板分離時，可防 止該增層配線層變形或者該配線層或該層間絕緣層受損的 情形。結果，該配線構件與該臨時基板可以良率高、可靠 度良好的方式分離。 20 此外，當該臨時基板是由該預浸料形成時，利用在該 預浸料固化期間產生的黏著功能即可使該下層與該可剝離 多層金屬箔的周圍部份黏著於該臨時基板上，而不需特別 提供黏著層。因此，用極其簡單的方法即可得到有該下層 與該可剝離多層金屬箔黏著於該臨時基板上的結構。此 8 200845340 外，在本發明較佳方式的可剝離多層金屬箔中，該第一金 屬箔之膜厚係經設定成比該第二金屬箔的膜厚厚。可黏著 該可剝離多層金屬箔與該臨時基板使得該第一金屬箔面向 該臨時基板，反之，可黏著該可剝離多層金屬箔與該臨時 5基板使得該第二金屬箔面向該臨時基板。當黏著該可剝離 多層金屬箔與該臨時基板使得該第一金屬箔面向該臨時基 板時，在該配線構件與該臨時基板分離後剝離該第一金屬 箔，然後用露出的第二金屬箔來形成與該增層配線層連接 的配線層。例如，用以該第二金屬箔作為種子層的半加成 10法(semi-additive method)來形成有預定膜厚的配線層。 相較之下，當黏著該可剝離多層金屬羯與該臨時基板 使得該第二金屬箔面向該臨時基板時，該配線構件與該臨 時基板分離後剝離該第二金屬猪，然後藉由照原樣圖樣化 露出的第一金屬箔來形成該配線層。以此方式，可製成無 15 核心基板的撓性配線基板。 在本發明的配線基板中’電子元件（半導體晶片）係以覆 晶方式(flip-chip)連接至該配線最上層或者該配線最下層， 而該等外部連接端子均設於配線層的反面。如此可完成該 電子元件裝置。 20 絲電子元件的«可設定在得_別配線基板之後 或在臨時基板上形成增層配線層後。若在臨時基板仍然存 在的狀悲下女I電子元件時，該結構幾乎不受曲折(b〇wing) 影響因而容易輸送及處理。結果，能可靠地裝上該電子元件。 另外，可在該增層配線層形成於該可剝離多層金屬箔 9 200845340 上的配線構件與該臨時基板分離後裝上該電子元件。在此 一模式的情形下，該可剝離多層金屬箔係用作該增層配線 層的支撐板。因此，曲折難以影響該結構而不會在該可剝 離多層金屬箔之第一金屬箔不存在的狀態下安裝該電子元 5 件，而且可以可靠度良好的方式裝上電子元件。 關於在形成該增層配線層於該臨時基板上或在該配線 構件與該臨時基板分離後（在移除該可剝離多層金屬箔之 前)安裝電子元件的較佳方法，連接電極應設於有該可剝離 多層金屬箔形成於上之該增層配線層的最底面，然後，在 10 裝上電子元件之該配線構件與該臨時基板分離後，應藉由 移除該可剝離多層金屬箔來暴露該等連接電極。 如上述，根據本發明，可順利地製成無核心基板的配 線基板。 圖式簡單說明 15 第1A圖至第1N圖的橫截面圖（部份為平面圖）係根據本 發明之第一具體實施例圖示製造配線基板的方法； 第2A圖至第2C圖的橫截面圖係根據本發明之第一具 體實施例圖示在製造配線基板的方法中形成第一配線層的 另一種方法； 20 第3A圖至第3D圖的橫截面圖係根據本發明之第一具 體實施例圖示在製造配線基板的方法中形成第一配線層的 另一種方法； 第4圖的橫截面圖係根據本發明之第一具體實施例圖 示一電子元件裝置； 10 200845340 第5A圖至第51圖的橫截面圖（部份為平面圖）係根據本 發明之第二具體實施例圖示製造配線基板的方法； 第6A圖至第6G圖的橫截面圖係根據本發明之第三具 體實施例圖示製造電子元件裝置的方法； 5 第7A圖至第7C圖的橫截面圖係根據本發明第三具體 實施例之一變體圖示製造電子元件裝置的方法；以及， 第8A圖至第8C圖的橫截面圖係根據本發明之第三具 體實施例圖示用製造電子元件裝置之方法來得到配線基板 的方法。 10 【實施方式】 較佳實施例之詳細說明 下文以參考附圖來解釋本發明的具體實施例。 (第一具體實施例） 第1A圖至第1N圖的橫截面圖（部份為平面圖）係根據本 15 發明之第一具體實施例圖示製造配線基板的方法，而第4圖 係根據本發明之第一具體實施例圖示一電子元件裝置的橫 截面圖。 在根據本具體實施例來製造配線基板的方法中，如第 1A圖所示，首先，製備由玻璃纖維布（織布）、玻璃不織布、 20 芳綸纖維(aramid fiber)、或其類似物形成、用樹脂(例如， 環氧樹脂或其類似物）浸潰的預浸料l〇a。使用處於B級（半 固化狀態）的預浸料l〇a。 在預浸料l〇a的兩面上都界定一配線形成區A與一外圍 部份B。可在預浸料10a的兩面上界定單一配線形成區A， 11 200845340 或界定多個配線形成區A。 然後，如第m圖所示，可製備一下層2〇與— =銅:3〇(可剝離多層则。可使用諸如鋼落之類的金; '泊離型膜、或脫模劑作為下層20。可使 5 日$製㈣聚醋或PET膜作為離型膜。此外，可使用 夕氣樹脂的脫模劑或氣基脫模劑作為脫模劑。 可刺離多層銅㈣是用膜剽㈣ 的第二_由可剝離層㈣)33黏貼=) 微米⑼至微米較佳）的第 係圖示第-銅fl32_大μ I①本、體只施例 銅落30。^ ⑼膜厚的可剥離多層 厂曰的夕以 ―㈣32膜厚小於第二鋼落34膜 多：:或第-嶋2膜厚等於第二铜— 15 20 在可剝離多層鋼箔3〇中， 薄膜處理以及支撺會==下=吏:第二_4容易以 而古，文的增層配線層。就此情形 而…亥銅伯的表現為可剥 用作配線層時，可使用不同的金屬層 假右可 區於觸杨的配線形成 線形成區Α及外圍部^曰的大二〇有能夠覆蓋預浸料伽之配 大些。 ]、，且經設定成大小比下層20 12 200845340 然後，由底部依序各在預浸料l〇a的兩面上配置下層20 及可剝離多層銅箔30。本具體實施例的可剝離多層銅箔30 係經配置成第一銅箔32的位置是在預浸料10a的那一面 上。下層20係經配置成與預浸料10a的配線形成區A相對 5 應。可剝離多層銅箔30係經配置成與下層20重疊使得它的 周圍部份與預浸料10a的外圍部份B接觸。然後，以190至 200°C的溫度在真空氣氛中由兩面加熱/加壓預浸料l〇a、下 層20、以及可剝離多層銅箔30。 因此，如第1C圖所示，當預浸料10a固化時，可得到由 10 玻璃環氧樹脂、或其類似物製成的臨時基板10。此外，通 過預浸料l〇a的固化，下層20及可剝離多層銅箔30會黏著於 臨時基板10的兩面。下層20的整個表面都黏著於臨時基板 10的配線形成區A，而可剝離多層銅箔30的周圍部份部份黏 著於臨時基板10的外圍部份B。下層20與可剝離多層銅箔30 15 只在重疊區域相互接觸，藉此，如下述，該區可使下層20 與可剝離多層銅箔30易於分離。 就此情形而言，當脫模劑用作下層20時，塗佈或喷灑 上述脫模劑於可剝離多層銅箔30的底面區域（下層20配置 於其上的區域)上，然後藉助脫模劑來配置可剝離多層銅箱 20 30於預浸料10a上並藉由加熱/加壓來黏上它們。因此，可剝 離多層銅箔30與臨時基板1〇在有脫模劑（下層20)的區域處 可輕易分離。 以此方式，在本具體實施例中，藉由配置下層20及玎 剝離多層銅箔3 0於預浸料10 a上然後加熱/加壓它們，儘管沒 13 200845340 有特別使用黏著層’仍可得到有下層2G及可_多層銅箱 30黏著於臨時基板_結構。結果，可減少黏著材料的成 本，可簡化使下層20及可剝離多層銅幻_著於臨時基板 10的步驟，而且可降低製造成本。 5 在此，當可以使用黏著層時，下層20與可剝離多層銅 羯30的周圍部份可經由黏著層12來黏著於臨時基板1〇，如 第1D圖所示。就此情形而言，不必使用作為臨時基板_ 預浸料，而且可使用不同的材料，例如固化樹脂及其類似 物。在第1D圖的結構中，與第1C圖類似，下層2〇及可剝離 10多層銅羯30只在重疊區域相互接觸，藉此下層2〇與可剝離 多層銅箱3 0可在該區域輕易分離。 然後，如第1E圖所，例如，分別在臨時基板1〇兩面 上的可剝離多層銅猪30係貼上由環氧樹脂、聚亞酸胺、或 其類似物製成的樹脂膜。因此，各在臨時基板1〇的兩面上 15形成第一層間絕緣層40。然後，用雷射、乾蝕刻或其類似 者處理在臨時基板10兩面上的第一層間絕緣層40。因此， 可形成數個各自到達可剝離多層銅箔30的第一導通孔 vm。 然後，如第1F圖所示，在第一層間絕緣層4〇上形成數 20 個經由第一導通孔VH1而連接至可剝離多層鋼箱％之第二 銅箔34的第二配線層52。如後述，在後面幾個步驟中，用 可剝離多層銅箔30的部份第二銅箔34來形成配置於第二配 線層52下面的第一配線層。 例如，該等第二配線層52是用半加成法形成。更詳細 14 200845340 言之，在該等第一導通孔VH1中以及在第一層間絕緣層4〇 上形成種子層（未圖示），然後形成其中之開口均形成於第二 配線層52之形成區域中的阻膜（未圖示）。然後，利用以該種 子層為電鍵功率饋送層的電鍍法，在阻膜的開口部份中形 5成金屬圖松層（未圖示）。然後，移除該阻膜，然後以金屬圖 樣層為遮罩餘刻掉該種子層。因此，可形成由銅或其類似 物製成的第二配線層52。 在此，關於形成本具體實施例中之各個配線層的方 法，除了半加成法以外，可使用不同的配線形成法，例如 10 削減法及其類似者。 然後，如第1G圖所示，藉由重覆相同的步驟，各在臨 時基板ίο的兩面上形成其中之第二導通孔VH2均設於第二 配線層52上的第二層間絕緣層42。然後，各在臨時基板1〇 兩面上的第二層間絕緣層42上，形成各自經由第二導通孔 15 VH2而與第二配線層52連接的第三配線層54。 然後，各在臨時基板1〇兩面上的第二層間絕緣層Μ上 形成其中之開口部份59x均設於第三配線層54之連接部份 上的阻焊膜(solder resist)59。然後，藉由各自在阻焊膜外 之開口部份59x中鍍上第三配線層54以由底部依序形成鎳 層”銅層’藉此可形成接觸層（contact layer，未圖示）。 以此方式，可各在臨時基板1〇兩面上的可剝離多層鋼 名30上形成預定的增層配線層。在上述實施例中，係於可 剝離夕層銅箔3〇上形成兩層式增層配線層（第二及第三配 線層52、54)。然而，可形成η層式增層配線層（其中，11為1 15 200845340 或更大的整數）。此外，可只在臨時基板ίο的一面上形成該 增層配線層。 如上述，在本具體實施例中，下層20與可剝離多層銅 名30只在重叠區域相互接觸。因此，當形成增層配線層於 ^離夕層銅、冶上時，如果臨時基板10與增層配線層之 熱膨脹係數的差異很大，在有些情形下，由於兩面有不同 的熱膨脹程度而會在增層配線層中產生皺紋。 就此一方面而言，臨時基板10最好用由浸潰樹脂之玻 璃不織布環氧樹脂基板或其類似物製成的基板(預浸料)。該 10玻璃不織布環氧樹脂基板的熱膨脹係數等於30至50 PPm/ c，而與增層配線層的平均熱膨脹係數(2〇至5〇卯瓜/它）相 似。增層配線層中之配線層（Cu)的熱膨脹係數約為18ρ_ c，而纟巴緣層（樹脂）的熱膨脹係數等於5〇至6〇卯…。c。 在這些條件下，即使在製造步驟中受熱，臨時基板10 15與增層配線層會有相同的熱膨服程度。因此，可防止增層 配線層產生皺紋。結果，可改善增層配線層的製造良率及 可靠度。 然後，如第1H圖所示，藉由切掉第1(3圖結構中對應至 下層20周邊的部份來移除包含可剝離多層銅镇％之周圍部 份的外圍部份B。因此，如第„圖所示，可得到只訂⑽ 與可剝離多層織3G相互接觸的配線形成區八，而且可^易 分離可剝離多層鋼箔3〇與下層2〇。 箔3〇分離， 鋼箔30以及 以此方式，藉由使下層20與可剝離多層銅 從臨時基板10的兩面可各自得到由可剝離多層 16 200845340 :成於該可剝離多層銅㈣上之增層配線層構成的配線構 〇田在Es日守基板1〇上界定多個配線形成區A時，從臨時 基板1〇的兩面可各自個別地得到多個配線構件60。 與，具體實施例不同地，當待與臨時基板1〇分離的配 士疋由薄銅v苔與开>成於該薄銅猪上之增層配線層構成 時，配線構件本身的剛性會很弱。因此，在配線構件與臨 時基板10分離時，有時要麼配線構件可能變形，就是可能 損傷配線層或層間絕緣層。結果，有有些情形下，可能無 法實現令人滿意的製造良率及可靠度。 0 不過，在本具體實施例中，在與臨時基板10分離的配 線構件60中有臈厚足以使其具有相對大之剛性、包含第一 銅箱32的可剝離多層銅箱3〇。因此，在配線構件6〇與臨時 基板10分離後，可剝離多層銅箔3〇可用作支撐板。結果， 田配線構件60與臨時基板1〇分離時，可防止配線構件⑼變 15形或者配線層或層間絕緣層受損的情形。 然後，如第1J圖所示，由配線構件6〇的可剝離多層銅 箔30剝離第一銅箔32及可剝離層33。因此，與第二配線層 52連接的苐一銅羯34會在配線構件60的外表面上露出。 然後’如第1K圖所示，在外露的第二銅箔34上形成在 20形成第一配線層之區域中設有數個開口部份39x的抗電鍍 阻膜(plating resist)39。然後，如第1L圖所示，使用以第二 銅治34為電錄功率饋送路徑(piating p0wer fee(jing path)的 電鍍法在抗電鍍阻膜39的開口部份39x中形成金屬圖樣層 36。例如，金屬圖樣層36是使用鍍銅層。 17 200845340 然後，如第1M圖所示，移除抗電鍍阻膜39，然後使用 以金屬圖樣層36為遮罩的蝕刻法移除第二銅羯34。因此， 可在弟一層間絕緣層40上形成與第二配線層％連接的第一 配線層50。在第1M圖中，第一配線層5〇係圖示成單層，然 5而其係由第二銅箔34與金屬圖樣層36構成。 然後，如第1N圖所示，形成其中之開口部份59x均設於 第一配線層50之連接部份上的阻焊膜59。然後，藉由各自 在阻焊膜59之開口部份59x中鍍上第一配線層5〇以由底部 依序形成鎳層與銅層，藉此可形成接觸層（未圖示）。 10 用上述方式，可製成第一具體實施例的配線基板1。 在本具體實施例的較佳方式中，各在臨時基板1〇的兩 面上界定多個配線形成區A，以及整體地配置下層20於由多 個配線形成區A構成的塊狀區域中。在這種情況下，可剝離 多層鋼箱30的周圍邊緣係部份黏著於塊狀區域的最外圍部 伤然後’各自在該等配線形成區A中形成增層配線層。然 後’由配線構件60移除第一銅箔32，此係藉由切掉與此一 結構之下層20周邊對應的部份，然後在第一配線層50形成 後將結構分割成個別的配線基板來得到該配線構件6 0。 就此情形而言，當不需形成第一配線層50時，藉由由 〇配線構件60移除第二銅箔34以由第一導通孔VH1露出的第 二配線層52可用來作為焊s〇and)。 此外’ ^弟一銅箔34實際上是用來作為第一配線層5〇 曰寸，可藉由圖樣化第二鋼箔34來形成第一配線層5〇。亦即， 如第2八圖所示，首先，在第1J圖的步驟之後，圖樣化在第 18 200845340 一銅、/白34上的抗钱阻膜(etching奶㈣撕。然後，如第a 圖所示，藉由姓刻第二_34同時用抗姓阻膜地作為遮罩 祕到第-配線層50。然後，移除該抗錄膜39a。然後， 如第2C圖所示，形成其中之開口部份59χ均設於第一配線層 5 50之連接部份上的阻焊膜59，然後在開口部份59χ中之第二 配線層50上形成接觸層（未圖示）。 此外可it #在第二銅猪34上形成鑛銅層，然後藉 由圖樣化鍍銅層及第二鋼猪34可形成第一配線層5〇。= 即，如第3A圖所示’首先，在第圖的步驟之後，用電鑛 1〇法在第二銅猪34上形成由具有任一膜厚之銅或其類似者形 成的金屬塗裝層(metalplatingIayer)37。然後，如第3B圖所 示’圖樣化在金屬塗裝層37上的抗雜膜撕。 然後，如第3C圖所示，用抗姓阻膜39a作為遮罩來敍刻 金屬塗裝層37及第二銅||34,然後移除該抗敍阻膜他。因 15此’可得到由第二銅箱34與金屬塗裝層州冓成的第一配線 層50。然後，如第3D圖所示，形成其中之開口部份％均設 於第-配線層50之連接部份上的阻焊膜分，然後在開口部 份59χ中之第一配線層5〇上形成接觸層（未圖示）。 在此一方式的情形下，當作為配線層之第二銅箱湖 2〇膜厚很薄時，可通過另外形成金屬塗裝層37來設定想要的 膜厚。 第4圖係根據本具體實施例圖示藉由安裝電子元件於 配線基板上來構成的電子元件裝置。如第4圖所示，在本具 體實施例的電子元件裝置2中，半導體晶片％的凸塊 19 200845340 (bump)70a係以覆晶方式越過配線基板丨連接至第一配線層 50的連接部份。在配線基板丨、半導體晶片7〇之間的餘隙中 填入底填樹脂(underfill resin)72。 此外，在配線基板1下，利用安裝錫球(solderball)、或 5其類似物於第一配線層50的連接部份上可提供外部連接端 子74。第二配線層54可用來作為外部連接端子而不提供外 部連接端子74。圖中的電子元件為半導體晶片（LSI晶片卜 然而可安裝被動元件，例如電容器晶片。 就此情形而言，反之，外部連接端子74可越過配線基 1〇板1裝設於第一配線層50的連接部份，而半導體晶片7〇可在 配線基板1下以覆晶方式連接至第三配線層54的連接部 份。另外，半導體晶片70可以覆晶方式連接至分別在配線 基板1之兩面上的第一及第三配線層50、54，而高度大於半 導體晶片70之厚度的外部連接端子74可裝設於其中一面的 15 配線層。 如上述，在本具體實施例的製造配線基板方法中，各 在預浸料10a的兩面上配置/堆疊下層2〇以及大小大於該下 層的可剝離多層銅箔30，以及藉由加熱/加壓來固化預浸料 l〇a藉此形成臨時基板1〇，以及使下層2〇的整個表面與可剝 20離多層銅箔3〇的外圍部份黏著於臨時基板10。 然後，在可剝離多層銅箔30上形成增層配線層。然後， 藉由切掉此一結構對應至下層2〇周邊的部份來使下層2〇與 可剝離多層銅箔30相互分離。因此，從臨時基板1〇的兩面 可各自得到由可剝離多層銅箔3〇與形成於其上之增層配線 20 200845340 層構成的配線構件60。 此日守在配線構件60中有包含用作支撐板之第一銅箱 32的可剝離多層鋼箔。因此，在配線構件6〇不會有任何 問題下，配線構件6〇與臨時基板1〇可以可靠度良好和良率 5高的方式分離。 此外’在本具體實施例中，有黏著功能的預浸料l〇a係 用作臨時基板10的材料。因此，有助於下層20與可剥離多 層銅箱30的黏著步驟而且可降低製造成本。 (第二具體實施例） 1〇 第5A圖至第51圖的橫截面圖係根據本發明之第二具體 實施例圖示製造配線基板的方法。第二具體實施例的特徵 在於：以用於第一具體實施例之可剝離多層銅箔3〇上下相 反的方式配置可剝離多層銅箔3〇於臨時基板上，以及配線 構件從臨時基板分離出來，然後移除第二銅箔，並且圖樣 15化其餘的第一銅箔用來作為配線層。在第二具體實施例 中，省略與弟一具體實施例相同之步驟及元件的詳細解釋。 如第5A圖所示，首先，製備與第一具體實施例相同的 預浸料10a。然後，如第5B圖所示，與第一具體實施例一樣， 依序由底面在預浸料10a的兩面上配置下層20與可剝離多 20層銅箔30。在第二具體實施例中，以與第一具體實施例是 上下相反的方式配置可剝離多層銅箔30，以及在預浸料1 〇a 的上表面中，配置第二銅箔34於底面以及配置第一銅羯32 於上表面。亦即，可剝離多層銅箔30係經配置成作為薄膜 的第二銅箔34是位在預浸料l〇a的那一面上。 21 200845340 然後，如第5C圖所示，與第一具體實施例—樣，用加 熱/加壓來固化賤料丨_此形絲時基板_及使下層 20與可剝離多層銅㈣的外圍部份黏著於臨時基板。二 此情形而言’與第-具體實施例的第_-樣，下層2〇與 可剝離多層銅㈣可用黏著層來黏著於臨時基板1G。’、 然後，如第5D圖所示，用與第一具體實施例相同的方 法，於各在臨時基板10兩面上的可剝離多層銅落％上形成 增層配線層（第二及第三配線層52,54，第_及第 10 15 20 緣層40 ’ 42 ’以及阻焊膜59)。然後，如第圖所示:藉由 切掉第5DH結構中對應至下層_邊的部份來移除包:可 剝離多層銅箱30之周圍部份的外圍部份B。因此如第讣 圖所不’從臨時基板1G的兩面可各自得到其中有增 形成於可剝離多編30上的配線構件6〇a。在第：具體； 施例的配線構件6Gat，第_觸32係連接至第二配線層^。 然後，如第5G圖所示，由第5F圖配線構件6如剝離第二 銅箔34與可剝離層33以暴露第一銅箔32。 然後，如第5H圖所示，圖樣化第一銅箔32上的阻膜（未 圖示），然後用作為遮罩的阻臈來蝕刻第一銅箔32，然後移 除。亥阻膜。因此’可在第_層間絕緣層4Q上形成與第二配 線層52連接的第一配線層50。 然後，如第51圖所示，與第一具體實施例一樣，形成 其中之開口部份59x均設於第一配線層50之連接部份 阻焊膜59。 乃 ' 用以上方式可製成第二具體實施例的配線基板&。在 22 200845340 第一具體實施例的製造方法中，與第一具體實施例一樣， 在配線構件6〇a與臨時基板1〇分離後包含用作支撐板之第 銅名32的可剝離多層銅箔3〇(其狀態係與第一具體實施 例的上下相反)係存在於配線構件60中。因此，配線構件60a /、基板1〇可以製造良率高和可靠度良好的方式分離。 此外，在第二具體實施例中，可輕易施加於配線層以 及連接至第二配線層52的厚第一銅箱％係藉由移除可剝離 夕層鋼落30的第二銅箱34而留下。結果，只藉由圖樣化第 銅4 32即可形成與弟一配線層52連接的第一配線層50， 1〇也可用比第一具體實施例短的時間製成配線基板。 與第一具體實施例一樣，在第二具體實施例的配線基 =中。亥半導體晶片係以覆晶方式連接至配線最上層與配 線最下層中之任一，而在反面裝上配線層的外部連接端子。 (第三具體實施例） 15 第6A圖至第6G圖的橫截面圖係根據本發明之第三具 體實施例圖示製造電子元件裝置的方法。 第一及第二具體實施例係解釋在得到個別配線基板後 4於電子元件其中的方式。在第三具體實施例中，為了 偟里避免安裝電子元件所產生之曲折的影響，該電子元件 係、、、工女裴成疋處於增層配線層下仍留著臨時基板或可剝離 多層铜箔的狀態。 如第6A圖所示，首先，用與第一具體實施例相同的方 法，在臨時基板10的兩面上得到其中黏著下層2〇以及大小 大於該下層之可剝離多層銅箔3〇的結構。然後，如第63圖 23 200845340 所示’在時基板1 〇兩面上的可剝離多層銅箱3 〇上夂自开^ 成有數個開口部份69x設於其中的阻焊膜69。取代阻焊膜 69，可用與第一具體實施例之第一層間絕緣層4〇相同的樹 脂形成有數個開口部份設於其中的絕緣層。 5 然後，用以可剝離多層銅箔30為電鍍功率饋送路徑的 電鍍法，通過在開口部份69x中形成金屬層來得到類似焊墊 的第一配線層50a。第一配線層50a係由金(Au)、鎳(Ni)、錫 (Sn)、或其類似物形成。替換地，藉由用電鍍形成依序從底 面由金層/鎳層、金層/鈀(Pd)層/鎳層、或其類似物形成的層 10壓膜可形成第一配線層5加。在第三具體實施例中，第一配 線層50a係用作外接電極。 然後，如第6C圖所示，用與第一具體實施例相同的方 法在臨時基板10兩面上的第一配線層5〇a上形成與第一配 線層50a連接的增層配線層（第二及第三配線層52、％，第 15 一及第一層間絕緣層40、42，以及阻焊膜59)。因此，外部 連接端子（第一配線層50a)都裝在增層配線層的最底面。 然後，如第6D圖所示，半導體晶片70的凸塊70a都在臨 怜基板10的兩面上以覆晶方式連接至第三配線層54的連接 部份。此時，由於臨時基板1〇是在增層配線層下，該結構 成乎不叉曲折影響因而容易輸送及處理，以致能以可靠度 良好的方式裝上半導體晶片7Q。然後，半導體晶片 70下的 餘隙填入底填樹脂72。 然後’藉由切掉第6D圖結構中對應至下層2〇周邊的部 份來移除外圍部份B。 24 200845340 因此，如第6E圖所示，半導體晶片7〇安裝於其中有增 層配線層形成於可剝離多層銅箔3〇上之配線構件6〇b的結構 係與臨時基板ίο的兩面分離。然後，如第6F圖所示，由第6E 圖結構剝離第一銅箔32及可剝離層33以暴露第二銅箔料。 5 然後，通過使用三氯化鐵(iron (III) chloride)水溶液、 二氯化銅（copper (II) chloride)水溶液、過硫酸銨(amm〇nium peroxodisulfate)水溶液、或其類似物的濕蝕刻相對於第一配 線層50a(金墊或其類似物)與阻焊膜69選擇性地移除第二銅 箔34。因此，如第6G圖所示，暴露第一配線層5〇a的底面以構 ίο成外接電極c，從而製成本具體實施例的電子元件裝置2a。 第6G圖係圖示用外接類型作為LGA(焊盤栅格陣列）類 型以及用外接電極C作為焊盤的實施例。在用外接類型作為 BGA(球式柵格陣列）類型時，通過各自安裝錫球或其類似物 於外接電極C上來提供外部連接端子。此外，在用外接類型 15作為PGA(針型栅格陣列）類型時，則提供引針(lead pin)給外 接電極C。 在第6D圖步驟中未裝上半導體晶片7〇的配線構件6肋 與臨時基板10分離以作為第三具體實施例的變體，如第7A 圖所示。然後，如第7B圖所示，半導體晶片7〇係以覆晶方 20式連接至配線構件60b的第三配線層54,以及將底填樹脂72 填入下餘隙(lower clearance)。然後，如第7C圖所示，同樣， 藉由移除可剝離多層銅箔3〇來暴露第一配線層5〇a的底面 以得到外接電極c。結果，可製成電子元件裝置2a。 至於此一變體，在安裝半導體晶片70後，用作支撐板 25 200845340 的可剝離多層銅1130係存在於配線構件6财。因此，糾 構同樣幾乎不受曲折影響，而能以可靠度良好的方式Z 半導體晶片70。 第三具體實施例係解釋在仍然留下臨時基板1〇或可剝 5離多層銅猪30的情形下安裳半導體晶片70之方式的較佳方 法。此外，在第-及第二具體實施例中，在仍然留下臨時 基板戦可麟多層銅㈣的㈣T(在第-具體實施例 的第1G圖或第11圖之步驟後，或在第二具體實施例的第5D 圖或第5F圖之步驟後），安裳半導體晶片％。然後，可藉由執 1〇行相同的步驟H㈣32或第二銅糾來形成配線層。 此外，可用第三具體實施例的製造方法來形成配線基 板。亦即，如第8A圖所示，首先，在第6C圖步驟之後尚未 安裝半導體晶片70的情形下，藉由切掉第6c圖結構中對應 至下層20周邊的部份來得到配線構件6此。 “ 15《後，如第剛所*，_第—_32與可_層33 以暴露第二銅箱34。然後，如第8C圖所示，藉由移除第二 銅落34來暴露第-配線層5〇a的底面以得到外接電極c。因 此’可得到配線基板lb。 在應用該製造方法時，在得到配線構件嶋後只藉由 20移除薄第二銅猪34就可得到具有外接電紅的配線基板 化。結果，可以短時間完成銅落的移除製程，這可改盖配 線基板的生產力’以及降低配線基板的損傷。 山就此情形而言，外接電極c可用來作為用以安裝晶片的 糕子，而第二配線層54可用作外部連接端子。 26 200845340 【圖式簡單說明3 第1A圖至第1N圖的橫截面圖（部份為平面圖）係根據本 發明之第一具體實施例圖示製造配線基板的方法； 第2A圖至第2C圖的橫截面圖係根據本發明之第一具 5 體實施例圖示在製造配線基板的方法中形成第一配線層的 另一種方法； 第3A圖至第3D圖的橫截面圖係根據本發明之第一具 體實施例圖示在製造配線基板的方法中形成第一配線層的 另一種方法； 10 第4圖的橫截面圖係根據本發明之第一具體實施例圖 示一電子元件裝置； 第5A圖至第51圖的橫截面圖（部份為平面圖）係根據本 發明之第二具體實施例圖示製造配線基板的方法； 第6A圖至第6G圖的橫截面圖係根據本發明之第三具 15 體實施例圖示製造電子元件裝置的方法； 第7A圖至第7C圖的橫截面圖係根據本發明第三具體 實施例之一變體圖示製造電子元件裝置的方法；以及， 第8 A圖至第8 C圖的橫截面圖係根據本發明之第三具 體實施例圖示用製造電子元件裝置之方法來得到配線基板 20 的方法。 27 200845340 【主要元件符號說明】 1…配線基板 2···電子元件裝置 2a…電子元件裝置 10…臨時基板 10a…預浸料 12…黏著層 20…下層 3 0…可剝離多層銅猪 32…第一銅猪 33…可剝離層 34…第二銅箔 36…金屬圖樣層 37…金屬塗裝層 39…抗電鍍阻膜 39a···抗餘阻膜 39x…開口部份 40…第一層間絕緣層 42…第二層間絕緣層 50…第一配線層 50a···第一配線層 52…第二配線層 54…第三配線層 59…阻焊膜 59x···開口部份 60…配線構件 60a···配線構件 60b…配線構件 69…阻焊膜 69x…開口部份 70…半導體晶片 70a…凸塊 72…底填樹脂 74…外部連接端子 A…配線形成區 B···外圍部份 C…外接電極 VH1···第一導通孔 VH2···第二導通孔 28

Claims (1)

  1. 200845340 十、申請專利範圍： 1. 一種用於製造配線基板的方法，其係包含下列步驟： 得到一結構，其中係配置一下層於一臨時基板之一 配線形成區中，以及配置一大小大於該下層的可剝離多 層金屬箔於該下層上且部份黏著於該臨時基板之該配 線形成區的外圍部份，該可剝離多層金屬箔係以可剝離 地暫時黏著一第一金屬箔與一第二金屬箔的方式構成； 在該可剝離多層金屬箔上形成一增層配線層；以及， 使該可剝離多層金屬箔與該臨時基板分離，此係藉 由切掉有該下層、該可剝離多層金屬箔、以及該增層配 線層形成於該臨時基板上的結構之一部份來完成，該部 份係對應至該下層之周圍部份，藉此得到一有該增層配 線層形成於該可剝離多層金屬箔上的配線構件。 2. 如申請專利範圍第1項所述用於製造配線基板的方法， 其中，在得到該下層及該可剝離多層金屬箔都黏著於該 臨時基板上之結構的步驟中，該下層與該可剝離多層金 屬箔係堆疊及配置於一半固化預浸料上，然後以加熱/ 加壓來固化該預浸料，藉此形成該臨時基板以及黏著該 下層及該可剝離多層銅箔於該臨時基板。 3. 如申請專利範圍第1項所述用於製造配線基板的方法， 其中該第一金屬箔之膜厚係經設定成比該第二金屬箔 的膜厚厚，以及黏著該可剝離多層金屬箔與該臨時基板 使得該第一金屬箔面向該臨時基板，以及 在得到該配線構件的步驟之後，更包含下列步驟： 29 200845340 藉由剝離該第一金屬箔來暴露該第二金屬箔；以及， 用該第二金屬箔來形成一與該增層配線層連接的 配線層。 4. 如申請專利範圍第3項所述用於製造配線基板的方法， 其中得到與該增層配線層連接之該配線層的步驟係包 含下列步驟： 形成一其中有數個開口部份形成於該第二金屬箔 上的阻膜， 用以該第二金屬箔作為電鍍功率饋送路徑的電鍍 法來形成一金屬圖樣層於該等開口部份中， 移除該阻膜，以及 用該金屬圖樣層作為遮罩來14刻移除該第二金屬箔。 5. 如申請專利範圍第3項所述用於製造配線基板的方法， 其中得到與該增層配線層連接之該配線層的步驟係包 含：藉由圖樣化該第二金屬箔來得到該配線層。 6. 如申請專利範圍第3項所述用於製造配線基板的方法， 其中得到與該增層配線層連接之該配線層的步驟係包 含下列步驟： 在該第二金屬箔上形成一金屬塗裝層；以及， 藉由圖樣化該金屬塗裝層以及該第二金屬箔來得 到該配線層。 7. 如申請專利範圍第1項所述用於製造配線基板的方法， 其中該第一金屬箔之膜厚係經設定成比該第二金屬箔 的膜厚厚，以及黏著該可剝離多層金屬箔與該臨時基板 30 200845340 使得該第一金屬箔面向該臨時基板，以及連接電極都設 於該增層配線層之最底面，以及在得到該配線構件的步 驟之後，更包含下列步驟： 藉由剝離該第一金屬箔來暴露該第二金屬箔；以及， 用蝕刻法移除該第二金屬箔來暴露該等連接電極。 8. 如申請專利範圍第1項所述用於製造配線基板的方法， 其中該第一金屬箔之膜厚係經設定成比該第二金屬箔 的膜厚厚，以及黏著該可剝離多層金屬箔與該臨時基板 使得該第二金屬猪面向該臨時基板’以及在得到該配線 構件的步驟之後，更包含下列步驟： 藉由剝離該第二金屬箔來暴露該第一金屬箔；以及， 藉由圖樣化該第一金屬箔來得到與該增層配線層 連接之該配線層。 9. 如申請專利範圍第1項所述用於製造配線基板的方法， 其中該下層係由一金屬箔、一離型膜、或一脫模劑形成。 10. —種製造電子元件裝置的方法，其係包含下列步驟： 用如申請專利範圍第3項至第9項中之任一項所述 的製造方法來得到該配線基板；以及， 安裝一電子元件以使其連接至連接至該配線基板 的配線最上層或最下層。 11. 一種製造電子元件裝置的方法，其係包含下列步驟： 得到一結構，其中係配置一下層於一臨時基板之一 配線形成區中，以及配置一大小大於該下層的可剝離多 層金屬箔於該下層上且部份黏著於該臨時基板之該配 31 200845340 線形成區的外圍部份，該可剝離多層金屬箔係以可剝離 地暫時黏著一第一金屬箔與一第二金屬箔的方式構成； 在該可剝離多層金屬猪上形成一增層配線層； 使該可剝離多層金屬箔與該臨時基板分離，此係藉 由切掉有該下層、該可剝離多層金屬猪、以及該增層配 線層形成於該臨時基板上的結構之一部份來完成，該部 份係對應至該下層之周圍部份，藉此得到一有該增層配 線層形成於該可剝離多層金屬箔上的配線構件；以及， 在形成該增層配線層的步驟之後，或在得到該配線 構件的步驟之後，安裝一電子元件以使其連接至該增層 配線層的配線最上層。 12. 如申請專利範圍第11項所述用於製造電子元件裝置的 方法，其中該第一金屬箔之膜厚係經設定成比該第二金 屬箔的膜厚厚，以及黏著該可剝離多層金屬箔與該臨時 基板使得該第一金屬箔面向該臨時基板，以及 在得到有該電子元件裝在其上之該配線構件的步 驟之後，更包含下列步驟： 藉由剝離該第一金屬箔來暴露該第二金屬箔；以及， 用該第二金屬箔來形成一與該增層配線層連接的 配線層。 13. 如申請專利範圍第12項所述用於製造電子元件裝置的 方法，其中得到與該增層配線層連接之該配線層的步驟 係包含下列步驟： 形成一其中有數個開口部份形成於該第二金屬箔 32 200845340 上的阻膜，用以該第二金屬箔作為電鍍功率饋送路徑的 電鍍法來形成一金屬圖樣層於該等開口部份中， 移除該阻膜，以及 用該金屬圖樣層作為遮罩來#刻移除該第二金屬络。 14. 如申請專利範圍第12項所述用於製造電子元件裝置的 方法，其中得到與該增層配線層連接之該配線層的步驟 係包含：藉由圖樣化該第二金屬箔來得到該配線層。 15. 如申請專利範圍第12項所述用於製造電子元件裝置的 方法，其中得到與該增層配線層連接之該配線層的步驟 係包含下列步驟： 在該第二金屬箔上形成一金屬塗裝層；以及 藉由圖樣化該金屬塗裝層以及該第二金屬箔來得 到該配線層。 16. 如申請專利範圍第11項所述用於製造電子元件裝置的 方法，其中該等連接電極均設於該增層配線層之最底 面，以及 在得到有該電子元件裝在其上之該配線構件的步 驟之後，更包含：由有該電子元件裝在其上之該配線構 件移除該可剝離多層金屬箔的步驟；以及， 其中在移除該可剝離多層金屬箔的步驟中，該等連 接電極無掩蔽。 17. 如申請專利範圍第11項所述用於製造電子元件裝置的 方法’其中該電子元件為一半導體晶片’而且該半導體 晶片係以覆晶方式連接至該配線層。 33
TW097104994A 2007-02-28 2008-02-13 Method of manufacturing wiring substrate and method of manufacturing electronic component device TW200845340A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007049362A JP4866268B2 (ja) 2007-02-28 2007-02-28 配線基板の製造方法及び電子部品装置の製造方法

Publications (1)

Publication Number Publication Date
TW200845340A true TW200845340A (en) 2008-11-16

Family

ID=39714539

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097104994A TW200845340A (en) 2007-02-28 2008-02-13 Method of manufacturing wiring substrate and method of manufacturing electronic component device

Country Status (5)

Country Link
US (1) US8176627B2 (zh)
JP (1) JP4866268B2 (zh)
KR (1) KR20080079997A (zh)
CN (1) CN101257775A (zh)
TW (1) TW200845340A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI419380B (zh) * 2009-09-25 2013-12-11 Toshiba Kk 半導體發光裝置的製造方法及半導體發光裝置
US8707554B2 (en) 2009-12-28 2014-04-29 Ngk Spark Plug Co., Ltd. Method of manufacturing multilayer wiring substrate
TWI474450B (zh) * 2013-09-27 2015-02-21 Subtron Technology Co Ltd 封裝載板及其製作方法
TWI503060B (zh) * 2011-03-30 2015-10-01 Mitsui Mining & Smelting Co 多層印刷配線板的製造方法及以該製造方法所得之多層印刷配線板
TWI511633B (zh) * 2011-03-30 2015-12-01 Mitsui Mining & Smelting Co 多層印刷配線板的製造方法及以該製造方法所得之多層印刷配線板
TWI832667B (zh) * 2023-01-10 2024-02-11 大陸商芯愛科技（南京）有限公司 電子封裝件及其製法

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8238114B2 (en) 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
TWI387027B (zh) 2009-02-16 2013-02-21 Advanced Semiconductor Eng 無核心封裝基板及其製造方法
CN101826469B (zh) * 2009-03-04 2012-01-11 日月光半导体制造股份有限公司 无核心封装基板及其制造方法
TWI365026B (en) * 2009-06-11 2012-05-21 Unimicron Technology Corp Method for fabricating packaging substrate and base therefor
CN101924037B (zh) * 2009-06-16 2012-08-22 日月光半导体制造股份有限公司 无核心封装基板的制造方法
KR101058621B1 (ko) * 2009-07-23 2011-08-22 삼성전기주식회사 반도체 패키지 및 이의 제조 방법
KR101015762B1 (ko) * 2009-07-23 2011-02-22 삼성전기주식회사 반도체 패키지의 제조 방법
KR101097741B1 (ko) 2009-09-14 2011-12-22 아페리오(주) 일층의 도전층 양면에 다이 접속을 위한 패드와 솔더 볼 접속을 위한 패드를 형성하는 방법 및 이를 이용한 패키지 기판
KR101022873B1 (ko) * 2009-09-14 2011-03-16 삼성전기주식회사 인쇄회로기판의 제조방법
JP5700241B2 (ja) * 2009-11-09 2015-04-15 日立化成株式会社 多層配線基板及びその製造方法
KR101044197B1 (ko) * 2009-11-12 2011-06-28 삼성전기주식회사 인쇄회로기판의 제조방법
KR101055571B1 (ko) * 2009-11-30 2011-08-08 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101055473B1 (ko) * 2009-12-15 2011-08-08 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
TWI400025B (zh) * 2009-12-29 2013-06-21 Subtron Technology Co Ltd 線路基板及其製作方法
KR101055462B1 (ko) * 2010-01-07 2011-08-08 삼성전기주식회사 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
TWI393494B (zh) * 2010-06-11 2013-04-11 Unimicron Technology Corp 具有線路的基板條及其製造方法
CN102315202B (zh) * 2010-07-02 2016-03-09 欣兴电子股份有限公司 具有线路的基板条及其制造方法
TWI411073B (zh) * 2010-08-13 2013-10-01 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
KR101140982B1 (ko) * 2010-09-07 2012-05-03 삼성전기주식회사 단층 인쇄회로기판 및 그 제조 방법
JP5896200B2 (ja) * 2010-09-29 2016-03-30 日立化成株式会社 半導体素子搭載用パッケージ基板の製造方法
KR101282965B1 (ko) * 2010-11-05 2013-07-08 주식회사 두산 신규 인쇄회로기판 및 이의 제조방법
KR101537837B1 (ko) * 2011-01-13 2015-07-17 주식회사 두산 신규 인쇄회로기판 및 이의 제조방법
JP2013030603A (ja) * 2011-07-28 2013-02-07 Hitachi Chem Co Ltd 配線基板の製造方法
KR101302380B1 (ko) * 2012-01-30 2013-09-06 주식회사 심텍 박형 인쇄회로기판 및 이의 제조 방법
JP6054080B2 (ja) 2012-07-20 2016-12-27 新光電気工業株式会社 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体
KR101321185B1 (ko) * 2012-09-13 2013-10-23 삼성전기주식회사 캐리어 부재
JP5887561B2 (ja) * 2012-11-29 2016-03-16 パナソニックＩｐマネジメント株式会社 金属張積層板の製造方法
US9554468B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
US9434135B2 (en) 2013-12-19 2016-09-06 Intel Corporation Panel with releasable core
US9522514B2 (en) 2013-12-19 2016-12-20 Intel Corporation Substrate or panel with releasable core
US9554472B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
CN204014250U (zh) * 2014-05-16 2014-12-10 奥特斯(中国)有限公司 用于生产电子元件的连接系统的半成品
WO2015183184A1 (en) * 2014-05-30 2015-12-03 Nguyen Phu Cuong Dao Compact substrate and method for making the same
DE202014103821U1 (de) * 2014-07-09 2014-09-09 Carmen Diegel Flexible elektrische Leiterstruktur
JP6497149B2 (ja) * 2015-03-18 2019-04-10 凸版印刷株式会社 配線基板積層体、これを用いた半導体装置及び半導体装置の製造方法
KR102425753B1 (ko) * 2015-06-01 2022-07-28 삼성전기주식회사 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지
TWI571994B (zh) * 2015-06-30 2017-02-21 旭德科技股份有限公司 封裝基板及其製作方法
US10586746B2 (en) 2016-01-14 2020-03-10 Chip Solutions, LLC Semiconductor device and method
US9922949B2 (en) 2015-07-15 2018-03-20 Chip Solutions, LLC Semiconductor device and method
US20170018448A1 (en) 2015-07-15 2017-01-19 Chip Solutions, LLC Semiconductor device and method
CN106550542B (zh) 2015-09-17 2021-10-26 奥特斯(中国)有限公司 插入保护结构并且靠近保护结构具有纯介质层的部件载体
CN106550554B (zh) * 2015-09-17 2020-08-25 奥特斯(中国)有限公司 用于制造部件载体的上面具有伪芯和不同材料的两个片的保护结构
CN106550532A (zh) * 2015-09-17 2017-03-29 奥特斯(中国)有限公司 用于制造部件载体的包括低流动性材料的保护结构
US9899239B2 (en) * 2015-11-06 2018-02-20 Apple Inc. Carrier ultra thin substrate
WO2017123870A1 (en) * 2016-01-14 2017-07-20 Chip Solutions, LLC Releasable carrier and method
EP3206229B1 (en) 2016-02-09 2020-10-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Methods of manufacturing flexible electronic devices
CN106211638B (zh) * 2016-07-26 2018-07-24 上海美维科技有限公司 一种超薄多层印制电路板的加工方法
EP3496138B1 (en) * 2016-08-05 2024-01-17 Mitsubishi Gas Chemical Company, Inc. Support substrate and method for manufacturing package substrate for mounting semiconductor element
KR101932326B1 (ko) * 2016-12-20 2018-12-24 주식회사 두산 인쇄회로기판 및 이의 제조방법
US11183479B2 (en) * 2017-03-30 2021-11-23 Mitsubishi Electric Corporation Semiconductor device, method for manufacturing the same, and power conversion device
DE102018102734A1 (de) 2018-01-18 2019-07-18 Schreiner Group Gmbh & Co. Kg Flexible elektrische Schaltung mit Verbindung zwischen elektrisch leitfähigen Strukturelementen
KR102049176B1 (ko) * 2018-07-02 2019-11-26 경일대학교산학협력단 플렉서블 디바이스 및 그 디바이스의 제조 방법
CN111354650A (zh) * 2018-12-21 2020-06-30 深南电路股份有限公司 一种埋入式元件电路板及其制作方法
CN112786515B (zh) * 2019-11-11 2022-12-13 上海新微技术研发中心有限公司 一种薄膜器件的加工方法
CN112786513B (zh) * 2019-11-11 2023-06-09 上海新微技术研发中心有限公司 一种薄膜器件的加工方法及薄膜器件
CN111800945B (zh) * 2020-06-24 2021-06-08 珠海越亚半导体股份有限公司 一种临时承载板及使用其制造无芯基板的方法
CN113286439A (zh) * 2021-07-22 2021-08-20 深圳市志金电子有限公司 一种内置引线电镀线路板制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087701A (ja) 2002-08-26 2004-03-18 Nec Toppan Circuit Solutions Toyama Inc 多層配線構造の製造方法および半導体装置の搭載方法
JP3811680B2 (ja) * 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
US7320173B2 (en) * 2003-02-06 2008-01-22 Lg Electronics Inc. Method for interconnecting multi-layer printed circuit board
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
KR100674319B1 (ko) * 2004-12-02 2007-01-24 삼성전기주식회사 얇은 코어층을 갖는 인쇄회로기판 제조방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI419380B (zh) * 2009-09-25 2013-12-11 Toshiba Kk 半導體發光裝置的製造方法及半導體發光裝置
US8707554B2 (en) 2009-12-28 2014-04-29 Ngk Spark Plug Co., Ltd. Method of manufacturing multilayer wiring substrate
TWI475940B (zh) * 2009-12-28 2015-03-01 Ngk Spark Plug Co 多層配線基板之製造方法及多層配線基板
TWI503060B (zh) * 2011-03-30 2015-10-01 Mitsui Mining & Smelting Co 多層印刷配線板的製造方法及以該製造方法所得之多層印刷配線板
TWI511633B (zh) * 2011-03-30 2015-12-01 Mitsui Mining & Smelting Co 多層印刷配線板的製造方法及以該製造方法所得之多層印刷配線板
TWI561138B (en) * 2011-03-30 2016-12-01 Mitsui Mining & Smelting Co Method of manufacturing multi-layer printed wiring board and multi-layer printed wiring board obtained by the manufacturing method
TWI474450B (zh) * 2013-09-27 2015-02-21 Subtron Technology Co Ltd 封裝載板及其製作方法
US9578750B2 (en) 2013-09-27 2017-02-21 Subtron Technology Co., Ltd. Package carrier and manufacturing method thereof
TWI832667B (zh) * 2023-01-10 2024-02-11 大陸商芯愛科技（南京）有限公司 電子封裝件及其製法

Also Published As

Publication number Publication date
US8176627B2 (en) 2012-05-15
JP2008218450A (ja) 2008-09-18
US20080202661A1 (en) 2008-08-28
KR20080079997A (ko) 2008-09-02
JP4866268B2 (ja) 2012-02-01
CN101257775A (zh) 2008-09-03

Similar Documents

Publication Publication Date Title
TW200845340A (en) Method of manufacturing wiring substrate and method of manufacturing electronic component device
JP4897281B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP4334005B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP6358887B2 (ja) 支持体、配線基板及びその製造方法、半導体パッケージの製造方法
JP5795415B1 (ja) 配線基板及びその製造方法
JP3773896B2 (ja) 半導体装置の製造方法
JP4635033B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
US9253897B2 (en) Wiring substrate and method for manufacturing the same
EP2261974B1 (en) Electronic component used for wiring and method for manufacturing the same
US7936061B2 (en) Semiconductor device and method of manufacturing the same
JP6691451B2 (ja) 配線基板及びその製造方法と電子部品装置
TW200924595A (en) Wiring substrate and manufacturing method thereof
KR20110002807A (ko) 반도체칩 및 포스트를 밀봉하는 밀봉층을 구비하는 반도체장치 및 반도체장치의 제조방법
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
US7030033B2 (en) Method for manufacturing circuit devices
US20040106288A1 (en) Method for manufacturing circuit devices
JP2003229450A (ja) 半導体装置及びその製造方法
JP4086607B2 (ja) 回路装置の製造方法
US7202421B2 (en) Electronic elements, method for manufacturing electronic elements, circuit substrates, method for manufacturing circuit substrates, electronic devices and method for manufacturing electronic devices
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
JP6689691B2 (ja) 配線基板及びその製造方法
JP4549692B2 (ja) 配線基板の製造方法
TW201244561A (en) Multilayer wiring board
JP4549693B2 (ja) 配線基板の製造方法