TWI387027B - 無核心封裝基板及其製造方法 - Google Patents

無核心封裝基板及其製造方法 Download PDF

Info

Publication number
TWI387027B
TWI387027B TW098104876A TW98104876A TWI387027B TW I387027 B TWI387027 B TW I387027B TW 098104876 A TW098104876 A TW 098104876A TW 98104876 A TW98104876 A TW 98104876A TW I387027 B TWI387027 B TW I387027B
Authority
TW
Taiwan
Prior art keywords
layer
buried
dielectric layer
conductive layer
line
Prior art date
Application number
TW098104876A
Other languages
English (en)
Other versions
TW201032281A (en
Inventor
Chien Hao Wang
Ming Chiang Lee
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW098104876A priority Critical patent/TWI387027B/zh
Priority to US12/691,502 priority patent/US8416577B2/en
Publication of TW201032281A publication Critical patent/TW201032281A/zh
Application granted granted Critical
Publication of TWI387027B publication Critical patent/TWI387027B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

無核心封裝基板及其製造方法
本發明係關於一種封裝基板及其製造方法，詳言之，係關於一種無核心封裝基板及其製造方法。
參考圖1及圖2，顯示習知封裝基板之製造方法。首先，提供一核心基板11，該核心基板11包括一芯層111、一第一線路層112、一第二線路層113及至少一穿導孔114。該芯層111包括一第一表面1111及一第二表面1112。該第一線路層112位於該芯層111之第一表面1111。該第二線路層113位於該芯層111之第二表面1112。該穿導孔114係貫穿該芯層111，且電性導通該第一線路層112及該第二線路層113。
接著，分別形成一第一介電層12及一第二介電層13於該第一線路層112及該第二線路層113上，其中該第一介電層12具有至少一第一開口121以顯露該第一線路層112，該第二介電層13具有至少一第二開口131以顯露該第二線路層113。接著，形成一第一導電金屬14於該第一介電層12及顯露之第一線路層112上，並形成一第二導電金屬15於該第二介電層13及顯露之第二線路層113上。最後，進行一圖案化及電鍍製程，以於該第一導電金屬14上形成一第三線路層16及至少一第一導電孔17，且於該第二導電金屬15上形成一第四線路層18及至少一第二導電孔19，以製得一習知封裝基板1。
該習知封裝基板1之製造方法之缺點如下。該製造方法係由該核心基板11開始，其具有一定厚度，故所得之習知封裝基板1佈線密度低。此外，該核心基板11經過鑽孔、鍍金屬、塞孔、線路成型等製程完成內層結構，使該製程步驟繁複，且製作成本昂貴。
因此，有必要提供一種無核心封裝基板及其製造方法，以解決上述問題。
本發明提供一種無核心封裝基板。該基板包括一第一介電層、一第一內埋線路、至少一第一銲墊及一第一防銲層。該第一介電層，具有一第一表面及一第二表面。該第一內埋線路，位於該第一介電層內，且顯露於該第一表面。該第一銲墊，位於該第一介電層之第一表面上，且電性連接該第一內埋線路。該第一防銲層，覆蓋該第一介電層之第一表面及該第一內埋線路，且顯露該至少一第一銲墊。
本發明另提供一種無核心封裝基板。該基板包括一第一介電層、一第一內埋線路、至少一第一銲墊、一第一防銲層、至少一第一導通孔、至少一積層線路、至少一下銲墊及一下防銲層。該第一介電層具有一第一表面及一第二表面。該第一內埋線路位於該第一介電層內，且顯露於該第一表面。該第一銲墊位於該第一介電層之第一表面及該第一內埋線路上，且電性連接該第一內埋線路。該第一防銲層位於該第一介電層之第一表面及該第一內埋線路上，且顯露該至少一第一銲墊。該第一導通孔係電性連接該第一內埋線路。該積層線路位於該第一介電層之第二表面下方，其包括一積層介電層、一積層內埋線路及至少一積層導通孔。該積層介電層具有一第一表面及一第二表面。該積層內埋線路位於該積層介電層內，且顯露於該第一表面。該積層導通孔位於該積層介電層內，且電性連接該積層內埋線路至該第一內埋線路。該下銲墊位於該積層線路之表面，且電性連接該積層線路之積層導通孔。該下防銲層位於該積層線路之表面，且顯露該下銲墊。
藉此，本發明之無核心封裝基板可提高線路佈線密度，減少製作成本，且降低產品厚度。
本發明再提供一種無核心封裝基板之製造方法。該製造方法包括以下步驟：(a)提供一載板及一第一導電層，該載板具有一第一表面及一第二表面，該第一導電層係位於該載板之第一表面；(b)形成一第一內埋線路於該第一導電層上；(c)形成一第一介電層，以覆蓋該第一內埋線路；(d)移除該載板；(e)移除部分該第一導電層，以形成至少一第一銲墊；及(f)形成一第一防銲層，以覆蓋該第一內埋線路及該第一介電層，並顯露該至少一第一銲墊。
參考圖3至圖8，顯示本發明無核心封裝基板之第一實施例之製造方法之示意圖。參考圖3，提供一載板21及一第一導電層221，該載板21具有一第一表面211及一第二表面212，該第一導電層221係位於該載板21之第一表面211。在本實施例中，該載板21係包括一芯層213及一第一銅層214，該第一銅層214係位於該芯層213之表面，且該第一導電層221覆蓋該第一銅層214。
在本實施例中，在該載板21之第二表面212更包括一第二銅層214a及一下導電層221a，該第二銅層214a係與該第一銅層214對應，該下導電層221a係與該第一導電層221對應，且進行相同之製程。藉此，利用一個載板21即可同時製造兩個無核心封裝基板。在此，由於在該第一銅層214及該第二銅層214a上之製程相同，僅就在該第一銅層214上所做的製程作說明。
一般而言，該第一導電層221係用以保護該第一銅層214，以避免其刮傷，然而，在本發明中，由於該第一導電層221及該第一銅層214之間具有一定結合力，但又可輕易分離。因此，於該第一導電層221上形成線路後，再由該第一導電層221及該第一銅層214之介面(即該載板21之第一表面211)移除該載板21，即可形成一無核心封裝基板2(圖8)。藉此，移除該載板21後，該第一導電層221之表面不會有殘留物，且該載板21可再次應用於其他產品中。
接著，形成一第一內埋線路23(圖5)於該第一導電層221上。在本實施例中，形成該第一內埋線路23之步驟如後所述。參考圖4，形成一第一乾膜231於該第一導電層221上，並移除部分該第一乾膜231，以形成一第一圖案232，而顯露部分該第一導電層221。參考圖5，電鍍一第一導電材料233於該第一圖案232(圖4)，以形成該第一內埋線路23，接著，移除該第一乾膜231(圖4)，最後，形成一第一介電層24，以覆蓋該第一內埋線路23。在其他應用中，形成該第一內埋線路23之後，亦可再形成一棕化/黑化層(Brown/Black Oxide Layer)(圖中未示)以覆蓋該第一內埋線路23及該第一導電層221。參考圖6，移除該載板21(圖5)。
接著，翻轉180度後，移除部分該第一導電層221，以形成至少一第一銲墊22(圖8)。在本實施例中，形成該第一銲墊22之步驟如後所述。參考圖7，形成一第二乾膜222於該第一導電層221上，並移除部分該第二乾膜222，以形成一第二圖案223，而顯露部分該第一導電層221。參考圖8，蝕刻顯露之部分該第一導電層221(圖7)，接著，移除該第二乾膜222(圖7)，以形成該第一銲墊22，最後，形成一第一防銲層25，以覆蓋該第一內埋線路23及該第一介電層24，並顯露該至少一第一銲墊22。在其他應用中，更可於該第一銲墊22之表面形成一鍍鎳/金層(圖中未示)。
再參考圖8，顯示本發明無核心封裝基板之第一實施例之剖面示意圖。該無核心封裝基板2包括一第一介電層24、一第一內埋線路23、至少一第一銲墊22及一第一防銲層25。該第一介電層24具有一第一表面241及一第二表面242。該第一內埋線路23位於該第一介電層24內，且顯露於該第一表面241。該第一銲墊22位於該第一介電層24之第一表面241及該第一內埋線路23上，且電性連接該第一內埋線路23。該第一防銲層25位於該第一介電層24之第一表面241及該第一內埋線路23上，且顯露該第一銲墊22。
在本實施例中，該第一內埋線路23係利用電鍍形成，該第一內埋線路23及該第一銲墊22之材料係為銅。在其他應用中，該無核心封裝基板2更包括一棕化/黑化層(Brown/Black Oxide Layer)(圖中未示)，其位於該第一介電層24及該第一內埋線路23之間。
參考圖9至圖15，顯示本發明無核心封裝基板之第二實施例之製造方法之示意圖。參考圖9，提供一載板21及一第一導電層221，該載板21具有一第一表面211及一第二表面212，該第一導電層221係位於該載板21之第一表面211。參考圖10，形成一第一內埋線路23於該第一導電層221上，並形成一第一介電層24，以覆蓋該第一內埋線路23。在本實施例中，形成該第一介電層24後，更包括以下步驟。參考圖11，形成一第二導電層261於該第一介電層24上，接著，於該第一介電層24形成至少一第一開孔271，該第一開孔271係貫穿該第二導電層261，且顯露部分該第一內埋線路23，最後，形成一第二導電材料272於該第一開孔271內，以形成至少一第一導通孔27。在本實施例中，該第一開孔271係利用雷射形成。參考圖12，移除該載板21(圖11)。
接著，翻轉180度後，移除部分該第一導電層221，以形成至少一第一銲墊22(圖14)。在本實施例中，更移除部分該第二導電層261，以形成至少一第二銲墊26(圖14)，該第二銲墊26係透過該第一導通孔27電性連接至該第一內埋線路23(圖14)。形成該第一銲墊22及該第二銲墊26之步驟如後所述。參考圖13，分別形成一第二乾膜222及一第三乾膜262於該第一導電層221及該第二導電層261上，接著，移除部分該第二乾膜222及部分該第三乾膜262，以形成一第二圖案223及一第三圖案263，而顯露部分該第一導電層221及部分該第二導電層261。參考圖14，蝕刻顯露之部分該第一導電層221(圖13)及部分該第二導電層261(圖13)，接著，移除該第二乾膜222(圖13)及該第三乾膜262(圖13)，以形成該第一銲墊22及該第二銲墊26。
參考圖15，形成一第一防銲層25，以覆蓋該第一內埋線路23及該第一介電層24，並顯露該至少一第一銲墊22。在本實施例中，更形成一第二防銲層28，以覆蓋該第一介電層24，並顯露該至少一第二銲墊26。
再參考圖15，顯示本發明無核心封裝基板之第二實施例之剖面示意圖。本實施例之無核心封裝基板3與第一實施例之無核心封裝基板2(圖8)大致相同，其中相同之元件賦予相同之編號。本實施例與第一實施例之不同處在於該基板3更包括至少一第二銲墊26、至少一第一導通孔27及一第二防銲層28。在本實施例中，該第二銲墊26位於該第一介電層24之第二表面242上，且該第二銲墊26之材料係為銅。該第一導通孔27位於該第一介電層24內，電性連接該第二銲墊26及該第一內埋線路23，且該第一導通孔27之材料係為銅。該第二防銲層28位於該第一介電層24之第二表面242上，且顯露該至少一第二銲墊26。
參考圖16至圖29，顯示本發明無核心封裝基板之第三實施例之製造方法之示意圖。參考圖16，提供一載板21及一第一導電層221，該載板21具有一第一表面211及一第二表面212，該第一導電層221係位於該載板21之第一表面211。
參考圖17，形成一第一內埋線路23於該第一導電層221上。參考圖18，形成一第一介電層24，以覆蓋該第一內埋線路23，並形成一第二導電層261於該第一介電層24上。參考圖19，於該第一介電層24形成至少一第一開孔271，該第一開孔271係貫穿該第二導電層261，且顯露部分該第一內埋線路23。該第一開孔271係利用雷射形成。
接著，形成至少一第一導通孔27及一第二內埋線路29(圖22)，其步驟如後所述。參考圖20，形成一第三乾膜262於該第二導電層261上。參考圖21，移除部分該第三乾膜262，以形成一第三圖案263，而顯露部分該第二導電層261及該第一開孔271，接著，形成該第二導電材料272於該第二導電層261上及該第一開孔271內，以形成該至少一第一導通孔27。參考圖22，移除該第三乾膜262(圖21)，顯露部分該第二導電層261，接著，蝕刻顯露之部分該第二導電層261，以形成該第二內埋線路29。該第二內埋線路29包括該第二導電層261及該第二導電材料272。較佳地，該第二導電材料272及該第二導電層261之材質相同，使得其界面不明顯，故該第二內埋線路29看起來僅有一層。該第二內埋線路29係透過該第一導通孔27電性連接至該第一內埋線路23。
在本實施例中，更形成一第一積層線路30(圖25)，其步驟如後所述。參考圖23，形成一第二介電層31，以覆蓋該第二內埋線路29，並形成一第三導電層321於該第二介電層31上。參考圖24，於該第二介電層31形成至少一第二開孔331，該第二開孔331係貫穿該第三導電層321，且顯露部分該第二內埋線路29。
參考圖25，形成一第三導電材料332於該第二開孔331內，以形成至少一第二導通孔33，同時也形成該第一積層線路30。在本實施例中，該第一積層線路30包括一積層介電層(第二介電層31，圖25)、一積層內埋線路(第二內埋線路29，圖25)及至少一積層導通孔(第二導通孔33，圖25)。
參考圖26，移除該載板21(圖25)，並翻轉180度，如圖27所示。參考圖28，移除部分該第一導電層221(圖27)，以形成至少一第一銲墊22。在本實施例中，更移除部分該第三導電層321(圖27)，以形成至少一下銲墊(第三銲墊32)，該第三銲墊32係透過該第二導通孔33電性連接至該第二內埋線路29。參考圖29，形成一第一防銲層25，以覆蓋該第一內埋線路23及該第一介電層24，並顯露該至少一第一銲墊22。在本實施例中，更形成一下防銲層(第三防銲層34)，以覆蓋該第二介電層31，並顯露該至少一第三銲墊32。
在本實施例中，只形成一層積層線路(該第一積層線路30)，然而在其他應用中，在形成該第一積層線路30後，可重覆圖22至圖25之步驟，以形成一具有多層積層線路(第一積層線路30及第二積層線路40)之無核心封裝基板5，如圖30所示。
再參考圖29，顯示本發明無核心封裝基板之第三實施例之剖面示意圖。該無核心封裝基板4包括一第一介電層24、一第一內埋線路23、至少一第一銲墊22、一第一防銲層25、至少一第一導通孔27、至少一積層線路(第一積層線路30)、至少一下銲墊(第三銲墊32)及一下防銲層(第三防銲層34)。
該第一介電層24具有一第一表面241及一第二表面242。該第一內埋線路23位於該第一介電層24內，且顯露於該第一表面241。該第一銲墊22位於該第一介電層24之第一表面241及該第一內埋線路23上，且電性連接該第一內埋線路23。該第一防銲層25位於該第一介電層24之第一表面241及該第一內埋線路23上，且顯露該第一銲墊22。該第一導通孔27係電性連接該第一內埋線路23及該積層線路(第一積層線路30)。
該至少一積層線路位於該第一介電層24之第二表面242下方，其包括一積層介電層、一積層內埋線路及至少一積層導通孔。在本實施例中，只有一層積層線路，其係為一第一積層線路30，該第一積層線路30包括一積層介電層(第二介電層31)、一積層內埋線路(第二內埋線路29)及至少一積層導通孔(第二導通孔33)。該第二介電層31具有一第一表面311及一第二表面312。該第二內埋線路29位於該第二介電層31內，且顯露於該第一表面311。該第二導通孔33位於該第二介電層31內，且電性連接該第二內埋線路29。
該下銲墊(第三銲墊32)位於該第一積層線路30之表面，且電性連接該第一積層線路30之第二導通孔27。該下防銲層(第三防銲層34)位於該第一積層線路30之表面，且顯露該下銲墊(第三銲墊32)。
參考圖30，顯示本發明無核心封裝基板之第四實施例之剖面示意圖。本實施例之無核心封裝基板5與第三實施例之無核心封裝基板4(圖29)大致相同，其中相同之元件賦予相同之編號。本實施例與第三實施例之不同處在於該基板5更包括一第二積層線路40，該下銲墊係為一第四銲墊37，該下防銲層係為一第四防銲層39。
該第二積層線路40位於該第一積層線路30之表面，其包括一積層介電層(第三介電層36)、一積層內埋線路(第三內埋線路35)及至少一積層導通孔(第三導通孔38)。該第三介電層36具有一第一表面361及一第二表面362。該第三內埋線路35位於該第三介電層36內，且顯露於該第一表面361。該第三導通孔38位於該第三介電層36內，且電性連接該第三內埋線路35。該下銲墊(第四銲墊37)位於該第二積層線路40之表面，且電性連接該第二積層線路40之第三導通孔38。該下防銲層(第四防銲層39)位於該第二積層線路40之表面，且顯露該下銲墊(第四銲墊37)。
藉此，本發明之無核心封裝基板2,3,4,5可提高線路佈線密度，減少製作成本，且降低產品厚度。
惟上述實施例僅為說明本發明之原理及其功效，而非用以限制本發明。因此，習於此技術之人士對上述實施例進行修改及變化仍不脫本發明之精神。本發明之權利範圍應如後述之申請專利範圍所列。
1．．．習知封裝基板
2．．．本發明無核心封裝基板之第一實施例
3．．．本發明無核心封裝基板之第二實施例
4．．．本發明無核心封裝基板之第三實施例
5．．．本發明無核心封裝基板之第四實施例
11．．．核心基板
12．．．第一介電層
13．．．第二介電層
14．．．第一導電金屬
15．．．第二導電金屬
16．．．第三線路層
17．．．第一導電孔
18．．．第四線路層
19．．．第二導電孔
21．．．載板
22．．．第一銲墊
23．．．第一內埋線路
24．．．第一介電層
25．．．第一防銲層
26．．．第二銲墊
27．．．第一導通孔
28．．．第二防銲層
29．．．第二內埋線路
30．．．第一積層線路
31．．．第二介電層
32．．．第三銲墊
33．．．第二導通孔
34．．．第三防銲層
35．．．第三內埋線路
36．．．第三介電層
37．．．第四銲墊
38．．．第三導通孔
39．．．第四防銲層
40．．．第二積層線路
111．．．芯層
112．．．第一線路層
113．．．第二線路層
114．．．穿導孔
121．．．第一開口
131．．．第二開口
211．．．第一表面
212．．．第二表面
213．．．芯層
214．．．第一銅層
214a．．．第二銅層
221．．．第一導電層
221a．．．下導電層
222．．．第二乾膜
223．．．第二圖案
231．．．第一乾膜
232．．．第一圖案
233．．．第一導電材料
241．．．第一表面
242．．．第二表面
261．．．第二導電層
262．．．第三乾膜
263．．．第三圖案
271．．．第一開孔
272．．．第二導電材料
311．．．第一表面
312．．．第二表面
321．．．第三導電層
331．．．第二開孔
332．．．第三導電材料
361．．．第一表面
362．．．第二表面
1111．．．第一表面
1112．．．第二表面
圖1及圖2顯示習知封裝基板之製造方法之示意圖；
圖3至圖8顯示本發明無核心封裝基板之第一實施例之製造方法之示意圖；
圖9至圖15顯示本發明無核心封裝基板之第二實施例之製造方法之示意圖；
圖16至圖29顯示本發明無核心封裝基板之第三實施例之製造方法之示意圖；及
圖30顯示本發明無核心封裝基板之第四實施例之剖面示意圖。
2．．．本發明無核心封裝基板之第一實施例
22．．．第一銲墊
23．．．第一內埋線路
24．．．第一介電層
25．．．第一防銲層
241．．．第一表面
242．．．第二表面

Claims (17)

  1. 一種無核心封裝基板之製造方法，包括：(a)提供一載板及一第一導電層，該載板具有一第一表面及一第二表面，該第一導電層係位於該載板之第一表面；(b)形成一第一內埋線路於該第一導電層上；(c)形成一第一介電層，以覆蓋該第一內埋線路；(d)移除該載板；(e)移除部分該第一導電層，以形成至少一第一銲墊；及(f)形成一第一防銲層，以覆蓋該第一內埋線路及該第一介電層，並顯露該至少一第一銲墊。
  2. 如請求項1之方法，其中該步驟(b)包括：(b1)形成一第一乾膜於該第一導電層上；(b2)移除部分該第一乾膜，以形成一第一圖案，而顯露部分該第一導電層；(b3)電鍍一第一導電材料於該第一圖案，以形成該第一內埋線路；及(b4)移除該第一乾膜。
  3. 如請求項1之方法，其中該步驟(b)之後更包括一形成一棕化/黑化層(Brown/Black Oxide Layer)以覆蓋該第一內埋線路及該第一導電層之步驟。
  4. 如請求項1之方法，其中該步驟(e)包括：(e1)形成一第二乾膜於該第一導電層上；(e2)移除部分該第二乾膜，以形成一第二圖案，而顯露 部分該第一導電層；(e3)蝕刻顯露之部分該第一導電層；及(e4)移除該第二乾膜，以形成該第一銲墊。
  5. 如請求項1之方法，其中該步驟(c)之後更包括：(c1)形成一第二導電層於該第一介電層上；(c2)於該第一介電層形成至少一第一開孔，該第一開孔係貫穿該第二導電層，且顯露部分該第一內埋線路；及(c3)形成一第二導電材料於該第一開孔內，以形成至少一第一導通孔。
  6. 如請求項5之方法，其中該步驟(c2)中該第一開孔係利用雷射形成。
  7. 如請求項5之方法，其中該步驟(e)更包括一移除部分該第二導電層之步驟，以形成至少一第二銲墊，該第二銲墊係透過該第一導通孔電性連接至該第一內埋線路，該步驟(f)更包括一形成一第二防銲層之步驟，以覆蓋該第一介電層，並顯露該至少一第二銲墊。
  8. 如請求項7之方法，其中該步驟(e)更包括：(e1')形成一第三乾膜於該第二導電層上；(e2')移除部分該第三乾膜，以形成一第三圖案，而顯露部分該第二導電層；(e3')蝕刻顯露之部分該第二導電層；及(e4')移除該第三乾膜，以形成該第二銲墊。
  9. 如請求項5之方法，其中該步驟(c3)中，該第二導電材料 更於該第一介電層之一表面上形成一第二內埋線路，該步驟(c3)之後更包括一形成至少一積層線路之步驟，其中該積層線路包括一積層介電層、一積層內埋線路及至少一積層導通孔。
  10. 如請求項9之方法，其中該步驟(c3)包括：(c31)形成一第三乾膜於該第二導電層上；(c32)移除部分該第三乾膜，以形成一第三圖案，而顯露部分該第二導電層及該第一開孔；(c33)形成該第二導電材料於該第二導電層上及該第一開孔內，以形成該至少一第一導通孔；(c34)移除該第三乾膜，顯露部分該第二導電層；及(c35)蝕刻顯露之部分該第二導電層，以形成該第二內埋線路，該第二內埋線路係透過該第一導通孔電性連接至該第一內埋線路。
  11. 如請求項9之方法，其中該步驟(c3)之後包括：(c4)形成一第二介電層，以覆蓋該第二內埋線路；(c5)形成一第三導電層於該第二介電層上；(c6)於該第二介電層形成至少一第二開孔，該第二開孔係貫穿該第三導電層，且顯露部分該第二內埋線路；及(c7)形成一第三導電材料於該第二開孔內，以形成至少一第二導通孔。
  12. 如請求項10之方法，其中該步驟(e)更包括一移除部分該第三導電層之步驟，以形成至少一第三銲墊，該第三銲 墊係透過該第二導通孔電性連接至該第二內埋線路，該步驟(f)更包括一形成一第三防銲層之步驟，以覆蓋該第二介電層，並顯露該至少一第三銲墊。
  13. 一種無核心封裝基板，包括：一第一介電層，具有一第一表面及一第二表面；一第一內埋線路，位於該第一介電層內，且顯露於該第一表面；至少一第一銲墊，位於該第一介電層之第一表面上，且電性連接該第一內埋線路；及一第一防銲層，覆蓋該第一介電層之第一表面及該第一內埋線路，且顯露該至少一第一銲墊。
  14. 如請求項13之基板，更包括一棕化/黑化層(Brown/Black Oxide Layer)，其位於該第一介電層及該第一內埋線路之間。
  15. 如請求項13之基板，其中該第一內埋線路係利用電鍍形成。
  16. 如請求項13之基板，更包括：至少一第二銲墊，位於該第一介電層之第二表面上；至少一第一導通孔，位於該第一介電層內，且該第二銲墊透過該第一導通孔電性連接至該第一內埋線路；及一第二防銲層，覆蓋該第一介電層之第二表面，且顯露該至少一第二銲墊。
  17. 一種無核心封裝基板，包括：一第一介電層，具有一第一表面及一第二表面； 一第一內埋線路，位於該第一介電層內，且顯露於該第一表面；至少一第一銲墊，位於該第一介電層之第一表面及該第一內埋線路上，且電性連接該第一內埋線路；一第一防銲層，位於該第一介電層之第一表面及該第一內埋線路上，且顯露該至少一第一銲墊；至少一第一導通孔，係電性連接該第一內埋線路；至少一積層線路，位於該第一介電層之第二表面下方，該積層線路包括：一積層介電層，具有一第一表面及一第二表面；一積層內埋線路，位於該積層介電層內，且顯露於該第一表面；及至少一積層導通孔，位於該積層介電層內，且電性連接該積層內埋線路至該第一內埋線路；至少一下銲墊，位於該積層線路之表面，且電性連接該積層線路之積層導通孔；及一下防銲層，位於該積層線路之表面，且顯露該下銲墊。
TW098104876A 2009-02-16 2009-02-16 無核心封裝基板及其製造方法 TWI387027B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098104876A TWI387027B (zh) 2009-02-16 2009-02-16 無核心封裝基板及其製造方法
US12/691,502 US8416577B2 (en) 2009-02-16 2010-01-21 Coreless substrate and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098104876A TWI387027B (zh) 2009-02-16 2009-02-16 無核心封裝基板及其製造方法

Publications (2)

Publication Number Publication Date
TW201032281A TW201032281A (en) 2010-09-01
TWI387027B true TWI387027B (zh) 2013-02-21

Family

ID=42558934

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098104876A TWI387027B (zh) 2009-02-16 2009-02-16 無核心封裝基板及其製造方法

Country Status (2)

Country Link
US (1) US8416577B2 (zh)
TW (1) TWI387027B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230899B2 (en) * 2011-09-30 2016-01-05 Unimicron Technology Corporation Packaging substrate having a holder, method of fabricating the packaging substrate, package structure having a holder, and method of fabricating the package structure
US9210816B1 (en) * 2013-12-18 2015-12-08 Stats Chippac Ltd. Method of manufacture of support system with fine pitch
US9147662B1 (en) 2013-12-20 2015-09-29 Stats Chippac Ltd. Integrated circuit packaging system with fiber-less substrate and method of manufacture thereof
WO2015183184A1 (en) * 2014-05-30 2015-12-03 Nguyen Phu Cuong Dao Compact substrate and method for making the same
US9502267B1 (en) 2014-06-26 2016-11-22 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with support structure and method of manufacture thereof
US9412624B1 (en) 2014-06-26 2016-08-09 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with substrate and method of manufacture thereof
TWI611523B (zh) * 2014-09-05 2018-01-11 矽品精密工業股份有限公司 半導體封裝件之製法
EP4185078A4 (en) * 2020-07-31 2024-07-03 Huawei Tech Co Ltd PRINTED CIRCUIT BOARD ASSEMBLY AND PROCESSING METHOD THEREFOR, AND ELECTRONIC DEVICE

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200601914A (en) * 2004-06-30 2006-01-01 Advanced Semiconductor Eng Method for forming solder mask for circuit board
TW200637438A (en) * 2005-04-04 2006-10-16 Advanced Semiconductor Eng Halogen-free printed circuit board and method of making the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW471067B (en) * 2000-08-31 2002-01-01 Advanced Semiconductor Eng Integrated circuit package board which integrates de-coupled capacitor
US7220490B2 (en) * 2003-12-30 2007-05-22 E. I. Du Pont De Nemours And Company Polyimide based adhesive compositions useful in flexible circuit applications, and compositions and methods relating thereto
JP4866268B2 (ja) 2007-02-28 2012-02-01 新光電気工業株式会社 配線基板の製造方法及び電子部品装置の製造方法
CN101351086B (zh) 2007-07-17 2010-06-16 欣兴电子股份有限公司 内埋式线路结构工艺

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200601914A (en) * 2004-06-30 2006-01-01 Advanced Semiconductor Eng Method for forming solder mask for circuit board
TW200637438A (en) * 2005-04-04 2006-10-16 Advanced Semiconductor Eng Halogen-free printed circuit board and method of making the same

Also Published As

Publication number Publication date
TW201032281A (en) 2010-09-01
US20100206618A1 (en) 2010-08-19
US8416577B2 (en) 2013-04-09

Similar Documents

Publication Publication Date Title
TWI387027B (zh) 無核心封裝基板及其製造方法
TWI507096B (zh) 多層電路板及其製作方法
KR100836653B1 (ko) 회로기판 및 그 제조방법
TWI413475B (zh) 電氣結構製程及電氣結構
CN103702519B (zh) 制造刚柔性印刷电路板的方法
JP2010287874A (ja) パッケージ基板の製造方法
JP2010130003A (ja) 多層印刷回路基板及びその製造方法
TW201206294A (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
JP2010192781A5 (zh)
TWI434638B (zh) 線路基板製程
TW201526722A (zh) 剛性可撓性印刷電路板及其製造方法
TWI358981B (en) Method for fabricating circuit board
TWI419627B (zh) 線路板結構及其製作方法
TWI606763B (zh) 電路板及其製作方法
TW201811136A (zh) 具厚銅線路的電路板及其製作方法
US20090090548A1 (en) Circuit board and fabrication method thereof
CN101826469B (zh) 无核心封装基板及其制造方法
JP4672290B2 (ja) 回路基板、パッケージ基板の製造方法及びパッケージ基板
CN102054709B (zh) 封装基板的制法
TW201108877A (en) Printed circuit board and fabrication method thereof
TWI605741B (zh) 線路板及其製作方法
TWI580331B (zh) 具有凹槽的多層線路板與其製作方法
TWI337398B (en) Packaging substrate structure and method for fabricating thereof
TW201438524A (zh) 印刷電路板及應用其之製造方法
US8720053B2 (en) Process of fabricating a circuit board