TW201438524A - 印刷電路板及應用其之製造方法 - Google Patents

印刷電路板及應用其之製造方法 Download PDF

Info

Publication number
TW201438524A
TW201438524A TW102128999A TW102128999A TW201438524A TW 201438524 A TW201438524 A TW 201438524A TW 102128999 A TW102128999 A TW 102128999A TW 102128999 A TW102128999 A TW 102128999A TW 201438524 A TW201438524 A TW 201438524A
Authority
TW
Taiwan
Prior art keywords
layer
circuit
isolation
pattern
circuit pattern
Prior art date
Application number
TW102128999A
Other languages
English (en)
Inventor
Dong-Uk Lee
Young-Gon Kim
Seung-Hyun Noh
Original Assignee
Samsung Electro Mech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mech filed Critical Samsung Electro Mech
Publication of TW201438524A publication Critical patent/TW201438524A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

此處揭露之印刷電路板，包括：一隔離層，具有第一及第二表面；一第一電路層，形成於隔離層之第一表面上，且包含至少一第一電路圖案；一第二電路層，形成於第一電路層上，且包含至少一第二電路圖案；以及一隔離膜，形成在第一及第二電路層之一隔離區域中。

Description

印刷電路板及其製造方法
本發明是有關於一種印刷電路板及其製造方法。
印刷電路板係一種電性連接複數個元件至電氣及電子裝置的板子，以允許元件相互電性連接而相互交換電源或電訊號。印刷電路板已被廣泛使用在電氣及電子裝置，如行動電話、膝上型電腦、顯示裝置、及類似物。
印刷電路板的一個例子包含電路層係僅形成在基板的一面的單面印刷電路板、電路層形成在基板雙面的雙面印刷電路板、及多層電路層形成在基板上的多層印刷電路板。一般而言，基板包含形成於其上的電路層、及埋藏(bury)在電路層中的隔離層。電路層及隔離層係重覆被堆疊(stack)，以使多層印刷電路板得以形成(美國專利申請號第05837427號)。在此架構中，當一電路層的圖案相互連接時，由於圖案為了彼此電性隔離而應被設計為相互分開一間隔，導致板子需要很大的面積。
本發明係被製成以致力於提供一有較小設計面積的 印刷電路板及其製造方法。
再者，本發明係被製成以致力於提供一具有改進之設計自由度的印刷電路板及其製造方法。
再者，本發明係被製成以致力於提供一具有穩定雙層結構的印刷電路板及其製造方法。
依據本發明一較佳實施例，提供一種印刷電路板，包括：一隔離層，具有第一及第二表面；一第一電路層，形成於該隔離層之該第一表面上，且包含至少一第一電路圖案；一第二電路層，形成於該第一電路層上，且包含至少一第二電路圖案；以及一隔離膜，形成在該第一及該第二電路層之一隔離區域中。
隔離膜可被形成以將第一電路圖案涵蓋(enclose)在隔離區域中。
第一電路層可被形成在隔離層之第一表面上。
第一電路層更包含第一及第二連接圖案。
第二電路圖案電性連結第一及第二連接圖案至彼此。
第一電路層可埋藏(bury)在隔離層之第一表面中，第一電路層包含至少一第一電路圖案，且第一電路層可被形成以使其之一上表面暴露至隔離層之第一表面的外面。
印刷電路板可更包含一第一防焊層(solder resist)形成在隔離層之第一表面、第一電路層、及第二電路層上。
第二電路圖案與第一電路圖案在隔離區域中相互交 錯。
第二電路圖案具有一下表面，此下表面與隔離層之第一表面接觸。
印刷電路板可更包括一第三電路層形成在隔離層之第二表面上，第三電路層包含至少一第三電路圖案。
印刷電路板可更包括一第二防焊層形成在隔離層之第二表面及第三電路層上。
印刷電路板可更包括至少一內部電路層形成在隔離層中。
根據本發明之另一較佳實施例，提出一種印刷電路板，包括：一隔離層，具有第一及第二表面；一第一電路層，埋藏在隔離層之第一表面中，第一電路層可被形成以使其之一上表面暴露至隔離層之第一表面的外面；一第二電路層，形成於第一電路層上，且包含至少一第二電路圖案；以及一隔離膜，形成在第一及第二電路層之一隔離區域中。
隔離層可被形成以將第一電路圖案涵蓋在隔離區域中。
第二電路圖案具有一下表面，此下表面與隔離層之第一表面接觸。
印刷電路板更包括一第三電路層形成在隔離層之第二表面上，第三電路層包含至少一第三電路圖案。
根據本發明之再一較佳實施例，提出一種印刷電路 板之製造方法，包括：準備一隔離層，隔離層具有第一及第二表面；形成一第一電路層於隔離層之第一表面上，第一電路層包含至少一第一電路圖案；形成一隔離膜以將第一電路圖案涵蓋在一隔離區域中；以及形成一第二電路層，第二電路層係被形成於隔離膜上，第二電路層包含至少一第二電路圖案。
在形成隔離膜的步驟中，隔離膜可被形成在隔離區域中第二電路圖案所堆疊(stack)於其上之該第一電路圖案之上。
在形成隔離膜的步驟中，隔離膜可藉由噴墨(inkjet)印表方式而被形成。
形成第二電路層包括：藉由一無電鍍(electroless plating)法形成一種子層在隔離層之第一表面及第一電路層上；形成一防鍍層(plating resist)，防鍍層具有一開口部分形成於其中，以使第二電路圖案之一區域被露出；執行電鍍在露出的開口部分，以形成該第二電路圖案；移除防鍍層；以及藉由被移除之防鍍層移除暴露在外面之種子層。
第一電路層可被形成在隔離層之第一表面上。
第一電路層可被形成以被埋藏在隔離層之第一表面中，且第一電路層可被形成以使其之一上表面暴露至隔離層之第一表面的外面。
在形成該第二電路層之後，更包括形成一第一防焊層在該隔離層之該第一表面、該第一電路層、及該第二電路層上。
此方法更包括在形成第一電路層時形成一第三電路 層在隔離層之第二表面上，第三電路層包含一第三電路圖案。
此方法在形成第三電路層後更包括形成一第二防焊層在隔離層之第二表面上及第三電路層下。
在形成第一電路層的步驟中，第一電路層更包含第一及第二連接圖案。
在形成第二電路圖案的步驟中，第二電路圖案可被形成以電性連結第一及第二連接圖案至彼此。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
100、200、300‧‧‧印刷電路板
110、210‧‧‧隔離層
111、211‧‧‧第一表面
112、212‧‧‧第二表面
113、213‧‧‧隔離區域
115、116‧‧‧導孔
120、220‧‧‧第一電路層
121、221‧‧‧第一連接圖案
122、222‧‧‧第二連接圖案
123、223、323‧‧‧第一電路圖案
130、230‧‧‧第三電路層
131、231‧‧‧第三電路圖案
132、232‧‧‧第三連接圖案
140、240‧‧‧隔離膜
151、152、251、252‧‧‧種子層
161、162、261、262‧‧‧防鍍層
170、270、370‧‧‧第二電路圖案
181、182、281、282‧‧‧防焊層
321、322、371、372‧‧‧連接圖案
第1圖繪示依照本發明一較佳實施例之印刷電路板的平面圖。
第2圖繪示依照本發明一較佳實施例之印刷電路板的剖面圖。
第3圖至第9圖繪示依照本發明一較佳實施例之印刷電路板之製造方法的圖。
第10圖繪示依照本發明另一較佳實施例之印刷電路板的平面圖。
第11圖繪示依照本發明另一較佳實施例之印刷電路板的剖面圖。
第12圖至第18圖繪示依照本發明另一較佳實施例之印刷電路板之製造方法的圖。
第19圖繪示依照本發明較佳實施例之印刷電路板的平面圖。
以下針對較佳實施例之詳細說明，並配合所附圖 式，以對本發明之目標、特徵、及優點有更佳的瞭解。所附圖式中，相同的標號係用以指定相同或相仿的元件，其重覆的敘述將予以省略。再者，在以下的說明中，有關術語”第一”、”第二”、”一邊”、”另一邊”及類似用語係用以區別一特定元件與其他元件，然此種元件之架構應不受術語所限制。再者，在本發明之說明中，當相關技藝之細部敘述被視為會混淆本發明之意旨時，其敘述將予以省略。
在此，將配合所附圖式說明本發明較佳實施例。
第1圖繪示依照本發明一較佳實施例之印刷電路板的平面圖。
請參照第1圖，印刷電路板100可包含隔離層110、第一電路層120、第二電路圖案170、及隔離膜140。
隔離層110可由經常使用為層間(interlayer)隔離材料的複合聚合物樹脂(composite polymer resin)所製成。舉例來說，隔離層110可由黏合片(prepreg)、味之素组成薄膜(Ajinomoto Build-up.Film,ABF)、基於環氧樹酯之樹脂如FR-4、雙馬來醯亞胺-三氮雜苯(bismaleimide-triazine,BT)樹脂、或類似物所製成。此外，隔離層110可具有基板或薄膜的形式。然而，本發明較佳實施例中，隔離層110之材料及形式並不限於此。
隔離層110可包含隔離區域113。隔離區域113可 被形成以使第一電路層120與第二電路圖案170相互交錯，並成為一個第一電路層120及第二電路圖案170係相互電性隔離的區域。
第一電路層120可被形成在隔離層110上。第一電 路層120可包含第一連接圖案121、第二連接圖案122、及第一電路圖案123。
第一及第二連接圖案121與122可為相互電性連接 的元件。第一及第二連接圖案121與122分別可為形成在隔離層110之導孔(via)的接墊(pad)。替代性地，第一及第二連接圖案121與122可為一般圖案。如上所述，第一及第二連接圖案121與122可為相互電性連接的任何元件。
第一電路圖案123可被形成以用於未繪示於第1圖 中的其他元件之間的電性連接。替代性地，第一電路圖案123可為個別(individual)圖案。
第二電路層可包含第二電路圖案170。第二電路圖 案170可使第一及第二連接圖案121與122相互電性連接。當第二電路圖案170使第一及第二連接圖案121與122相互電性連接時，第二電路圖案170在如第1圖所示之第一電路圖案123上，可以其與第一電路圖案123相互交錯的方式而被堆疊(stack)。此處，第二電路圖案170與第一電路圖案123可被形成而在隔離區域113中相互交錯。
依據本發明較佳實施例，第一電路層120及第二電 路層可由導電金屬所製成。此處，導電金屬可為通常使用於電路圖案的任何金屬，如銅、鎳、金、或類似物。
隔離膜140可被形成在第一及第二電路圖案123與170之間。隔離膜140可被形成在隔離層110的隔離區域113中。亦即，隔離膜140可被形成在第一及第二電路圖案123與170相互交錯的地方，以使第一及第二電路圖案123與170相互電性隔離。隔離膜140相仿於隔離層110可由一般層間隔離材料所製成。舉例來說，隔離膜140可由黏合片、味之素组成薄膜(Ajinomoto Build-up.Film,ABF)、基於環氧樹酯之樹脂如FR-4、雙馬來醯亞胺-三氮雜苯(bismaleimide-triazine,BT)樹脂、或類似物所製成。
依據本發明較佳實施例，當第一及第二連接圖案121與122相互電性連接時，第二電路圖案170可被形成以與第一電路圖案123在第一電路圖案123的上面相互交錯。如此，相較於習知技藝中第一及第二電路圖案123與170係形成以相互間隔而非相互交疊(overlap)，面積可被減少。再者，第二電路圖案170係藉由隔離膜140與第一電路圖案123隔離，使得第二電路圖案170形成位置的限制得以減低，從而使得增加設計自由度成為可能。亦即，第一電路層120與第二電路圖案170可被自由地相互連接。
依據本發明較佳實施例，雖未繪示，用於保護第一電路層120與第二電路圖案170的防焊層(solder resist)可更被形 成。對於具有通常知識者而言，能清楚了解電路層及防焊層可被更形成在隔離層110的另一表面、與隔離層110上第一電路層120所形成的表面。
第2圖繪示依照本發明一較佳實施例之印刷電路板的剖面圖。
第2圖繪示沿第1圖之印刷電路板100線段A-B的剖面圖。
請參照第2圖印刷電路板100可更包含隔離層110、第一電路層120、第二電路圖案170、第三電路層130、及隔離膜140。
隔離層110可被形成而具有第一及第二表面111與112。隔離層110可由經常使用為層間隔離材料的複合聚合物樹脂所製成。舉例來說，隔離層110可由舉例來說，隔離層110可由黏合片、味之素组成薄膜(Ajinomoto Build-up.Film,ABF)、基於環氧樹酯之樹脂如FR-4、雙馬來醯亞胺-三氮雜苯(bismaleimide-triazine,BT)樹脂、或類似物所製成。再者，隔離層110可具有基板或薄膜的形式。然而，本發明較佳實施例中，隔離層110之材料及形式並不限於此。
隔離層110可包含隔離區域113。隔離區域113可被形成以使第一電路層120與第二電路圖案170相互交錯，並成為一個第一電路層120及第二電路圖案170係相互電性隔離的區域。
第一電路層120可被形成在隔離層110的第一表面 111上。形成在隔離層110上的第一電路層120可包含第一連接圖案121、第二連接圖案122、及第一電路圖案123。在此，第一及第二連接圖案121與122可為藉由第一電路圖案123或第二電路圖案170相互電性連接的元件。如圖所示，第一及第二連接圖案121與122分別可為形成在隔離層110中之第一及第二導孔115與116的接墊。然而，此僅為一個例子。亦即，第一及第二連接圖案121與122並不限制在通孔的接墊。亦即，第一及第二連接圖案121與122可為相互電性連接的任何圖案。
第二電路層可包含第二電路圖案170。第二電路圖 案170可被形成在第一隔離層110之第一表面111與第一電路圖案123上。此處，第二電路圖案170可被形成以使其一端接觸第一連接圖案121。再者，第二電路圖案170可被形成以使其另一端接觸第二連接圖案122。依上述方式形成之第二電路圖案170可使第一與第二連接圖案121與122相互電性連接。
隔離膜140可被形成在隔離層110之隔離區域113中。再者，隔離膜140可被形成在第一與第二電路圖案123與170之間。亦即，隔離膜140可被形成在第一及第二電路圖案123與170相互交錯的地方，以使第一及第二電路圖案123與170相互電性隔離。隔離膜140可被形成以將第一電路圖案123涵蓋(enclose)在第二電路圖案170與第一電路圖案123交錯的區域。隔離膜140在第一及第二電路圖案123與170並非相互交錯的區 域中，可不被形成在第一電路圖案123上。
隔離膜140相仿於隔離層110可由一般層間隔離材 料所製成。舉例來說，隔離膜140可由黏合片、味之素组成薄膜(Ajinomoto Build-up.Film,ABF)、基於環氧樹酯之樹脂如FR-4、雙馬來醯亞胺-三氮雜苯(bismaleimide-triazine,BT)樹脂、或類似物所製成。
第三電路層130可包含至少一第三電路圖案131與 第三連接圖案132。第三連接圖案132可不僅是一般電路圖案，而且是形成在隔離層110中之第一及第二導孔115與116的接墊。
依據本發明較佳實施例，第一電路層120、第二電 路層、及第三電路層130可由導電金屬所製成。此處，導電金屬可為通常使用於電路圖案的任何金屬，如銅、鎳、金、或類似物。
雖未繪示於第1圖，依據本發明較佳實施例之印刷 電路板100可更包含第一及第二防焊層181與182。第一及第二防焊層181與182可被形成以保護第一電路層120、第二電路圖案170、及第三電路層130。再者，第一及第二防焊層181與182可具有開口部分形成於其中，以使用於連接至外部的區域被露出。第一及第二防焊層181與182可由一般熱阻塗佈(heat resistant coating)材料所製成。
雖然第三電路層130形成在隔離層110的第二表面 112的情況係繪示在本發明較佳實施例中，然本發明並不限於此。亦即，堆疊而相互交錯的電路圖案，如形成在隔離層110之 第一表面111上的第一電路層120與第二電路圖案170，也可形成在隔離層110的第二表面112上。
第3圖至第9圖繪示依照本發明一較佳實施例之印刷電路板之製造方法的圖。
請參照第3圖，隔離層110係被提供。隔離層110可被形成而具有第一及第二表面111與112。隔離層110可由經常使用為層間隔離材料的複合聚合物樹脂所製成。舉例來說，隔離層110可由舉例來說，隔離層110可由黏合片、味之素组成薄膜(Ajinomoto Build-up.Film,ABF)、基於環氧樹酯之樹脂如FR-4、雙馬來醯亞胺-三氮雜苯(bismaleimide-triazine,BT)樹脂、或類似物所製成。再者，隔離層110可具有基板或薄膜的形式。然而，本發明較佳實施例中，隔離層110之材料及形式並不限於此。
隔離層110可包含隔離區域113。隔離區域113可被形成以使第一電路層120與第二電路圖案170相互交錯，並成為一個第一電路層120及第二電路圖案170係相互電性隔離的區域。
隔離層110可具有第一電路層120形成在隔離層110的第一表面111上。形成在隔離層110上之第一電路層120可包含第一連接圖案121、第二連接圖案122、及第一電路圖案123。在此，第一及第二連接圖案121與122可為藉由第一電路圖案123或第二電路圖案170相互電性連接的元件。如圖所示，第一及第 二連接圖案121與122分別可為形成在隔離層110中之第一及第二導孔115與116的接墊。然而，此僅為一個例子。亦即，第一及第二連接圖案121與122並不限制在通孔的接墊。亦即，第一及第二連接圖案121與122可為相互電性連接的任何圖案。
隔離層110可具有第三電路層130形成在其之第二 表面112上。第三電路層130可包含至少一第三電路圖案131與第三連接圖案132。第三連接圖案132可不僅是一般電路圖案，而且是形成在隔離層110中之第一及第二導孔115與116的接墊。
第一及第三電路層120與130可藉由半加成製程 (semi-additive process,SAP)與改良式半加成製程(modified semi-additive process,MSAP)而被形成。然而，第一及第三電路層120與130並不限定以上述製程所製成，而可被任何一般電路圖案形成方式之任何一種所製成。
請參照第4圖，隔離膜140可被形成在第一電路圖案123上。隔離膜140可被形成在隔離層110的隔離區域113中。再者，隔離膜140可被形成以涵蓋第一電路圖案123。隔離膜140相仿於隔離層110可由一般層間隔離材料所製成。舉例來說，隔離層110可由黏合片、味之素组成薄膜(Ajinomoto Build-up.Film,ABF)、基於環氧樹酯之樹脂如FR-4、雙馬來醯亞胺-三氮雜苯(bismaleimide-triazine,BT)樹脂、或類似物所製成。隔離膜140可藉由噴墨(inkjet)印表方式形成。亦即，隔離膜140可藉由使用噴墨將液相隔離材料使用在第一電路圖案123而被製成。如上所 述之噴墨印表方式僅係一個例子，而隔離膜140的製造方法並不限於此。隔離膜140可藉由任何使用一般隔離材料的方式以及噴墨印表方式而被製成。雖未繪示，隔離膜140在將被依序製成之第一及第二電路圖案123與170並非相互交錯的區域中，可不被形成在第一電路圖案123上。
請參照第5圖，第一及第二種子層151及152可被 形成。第一種子層151可被形成在隔離層110的第一表面111及第一電路層120上。第二種子層152可被形成在隔離層110的第二表面112及第三電路層130上。第一及第二種子層151及152可由用於形成種子層之一般電氣導電材料所製成。舉例來說，第一及第二種子層151及152可由選自銅、鎳、金、銀、鋅、鈀、釕、銠、鉛及錫之至少一所組合的群組所製成的。在此，第一種子層151可形成在第一連接圖案121、第二連接圖案122、及隔離膜140上。在此，第一種子層151可被電性連接至第一及第二連接圖案121與122。然而，第一種子層151可處於其係藉由隔離膜140與第一電路圖案123隔離的狀態。
雖然第一與第二種子層151與152兩者係於本發明 較佳實施例中被製成，本發明亦不限於此。亦即，形成第二種子層152的操作可藉由具有通常知識者的選擇而被省略。
第一與第二種子層151與152可藉由無電鍍 (electroless plating)法而被形成。然而，形成第一與第二種子層151與152的方式並不限於無電鍍法。第一與第二種子層151與 152可藉由一般沉積方式而被形成。舉例來說，第一與第二種子層151與152可藉由乾式鍍(dry plating)法如濺鍍(sputtering)法與濕式鍍(wet plating)法如無電鍍法而被形成。
請參照第6圖，第一防鍍層161可形成在第一種子 層151上。第一防鍍層161可具有開口部分圖案化(patterned)於其中，以使第二電路圖案170將被形成在第一種子層151之一區域被露出。
第二防鍍層162可被形成在第二種子層152上。於 此架構，由於電路圖案並非形成在第二種子層152上，第二防鍍層162可被形成在整個第二種子層152上。於另一例子中，當電路圖案被形成在第二種子層152上時，第二防鍍層162也可具有開口部分圖案化於其中。
請參照第7圖，第二電路圖案170即第二電路層可 被形成。第二電路圖案170可藉由電鍍(electroplating)方式被形成在第二防鍍層162的開口部分。在此，第二電路圖案170可藉由形成一般電路圖案的任何方式及電鍍方式而被形成。第二電路圖案170可由用於形成電路圖案之一般電氣導電材料所製成。舉例來說，第二電路圖案170可由選自銅、鎳、金、銀、鋅、鈀、釕、銠、鉛及錫之至少一所組合的群組所製成的。
依上述製成的第二電路圖案170可形成在第一電路 層120上。第二電路圖案170可被形成以使其一端接觸第一連接圖案121。再者，第二電路圖案170可被形成以使其另一端接觸 第二連接圖案122。依上述方式形成之第二電路圖案170可使第一與第二連接圖案121與122相互電性連接。在此，形成在第一電路圖案123上的第二電路圖案170可處於其係藉由隔離膜140與第一電路圖案123隔離的狀態。
請參照第8圖，第一與第二防鍍層161與162可被 移除。再者，藉由移除第一防鍍層161而暴露出之第一種子層151可被移除。更者，藉由移除第二防鍍層162而暴露出之第二種子層152可被移除。移除第一與第二種子層152與152的方式並非被特別限制。亦即，第一與第二種子層152與152可藉由一般業界周知之方式而被移除。舉例來說，第一與第二種子層152與152可藉由使用強鹼如NaOH或KOH之快速蝕刻(quick etching)法而被移除。再者，第一與第二種子層152與152可藉由閃蝕(flash etching)法而被移除。
請參照第9圖，第一與第二防焊層181與182可被形成。第一防焊層181可被形成以保護第一電路層120及第二電路圖案170。第二防焊層182可被形成以保護第三電路層130。再者，第一及第二防焊層181與182可具有開口部分形成於其中，以使用於連接至外部的區域被露出。第一及第二防焊層181與182可由一般熱阻塗佈材料所製成。
第10圖繪示依照本發明另一較佳實施例之印刷電路板的平面圖。
請參照第10圖，印刷電路板200可包含隔離層 210、第一電路層220、第二電路圖案270、及隔離膜240。
隔離層210可由經常使用為層間隔離材料的複合聚 合物樹脂所製成。舉例來說，隔離層210可由黏合片、味之素组成薄膜(Ajinomoto Build-up.Film,ABF)、基於環氧樹酯之樹脂如FR-4、雙馬來醯亞胺-三氮雜苯(bismaleimide-triazine,BT)樹脂、或類似物所製成。此外，隔離層210可具有基板或薄膜的形式。
隔離層210可包含隔離區域213。隔離區域213可 被形成以使第一電路層220與第二電路圖案270相互交錯，並成為一個第一電路層220及第二電路圖案270係相互電性隔離的區域。
第一電路層220可被形成在隔離層210中。依據本 發明另一較佳實施例，第一電路層220可被形成以埋藏在隔離層210的第一表面211。在此，第一電路層220可被形成以使其一上表面暴露至隔離層210之第一表面211的外面。
第一電路層220可包含第一連接圖案221、第二連 接圖案222、及第一電路圖案223。
第一與第二連接圖案221與222可為相互電性連接 的元件。第一及第二連接圖案221與222分別可為形成在隔離層210之導孔的接墊(未繪示)。替代性地，第一及第二連接圖案221與222可為一般圖案。如上所述，第一及第二連接圖案221與222可為相互電性連接的任何元件。
第一電路圖案223可被形成以用於未繪示於第10 圖中的其他元件之間的電性連接。替代性地，第一電路圖案223可為個別圖案。
第二電路層可包含第二電路圖案270。第二電路圖 案270可使第一及第二連接圖案221與222相互電性連接。第二電路圖案270可被形成以使其與第一電路圖案223部分地交錯。
第一電路層220及第二電路層可由導電金屬所製 成。此處，導電金屬可為通常使用於電路圖案的任何金屬，如銅、鎳、金、或類似物。
隔離膜240可被形成在隔離層210的隔離區域213 中。再者，隔離膜240可被形成在第一與第二電路圖案223與270之間。亦即，隔離膜240可被形成在第一及第二電路圖案223與270相互交錯的地方，以使第一及第二電路圖案223與270相互電性隔離。隔離膜240相仿於隔離層210可由一般層間隔離材料所製成。舉例來說，隔離膜240可由黏合片、味之素组成薄膜(Ajinomoto Build-up.Film,ABF)、基於環氧樹酯之樹脂如FR-4、雙馬來醯亞胺-三氮雜苯(bismaleimide-triazine,BT)樹脂、或類似物所製成。
依據本發明較佳實施例，當第一及第二連接圖案 221與222相互電性連接時，第二電路圖案270可被形成以與第一電路圖案223在第一電路圖案223的上面相互交錯。如此，相較於習知技藝中第一及第二電路圖案223與270係形成以相互間隔而非相互交疊，設計面積可被減少。再者，第二電路圖案270 係藉由隔離膜240與第一電路圖案223隔離，使得第二電路圖案270形成位置的限制得以減低，從而使得增加設計自由度成為可能。亦即，第一電路層220與第二電路圖案270可被自由地相互連接。
依據本發明另一較佳實施例，雖未繪示，用於保護 第一電路層220與第二電路圖案270的防焊層可更被形成。對於具有通常知識者而言，能清楚了解電路層及防焊層可被更形成在隔離層210的另一表面、與隔離層210上第一電路層220所形成的表面。
第11圖繪示依照本發明另一較佳實施例之印刷電路板的剖面圖。
第11圖繪示沿第10圖之印刷電路板200線段C-D的剖面圖。
請參照第11圖印刷電路板200可更包含隔離層210、第一電路層220、第二電路圖案270、第三電路層230、及隔離膜240。
隔離層210可被形成而具有第一及第二表面211與212。隔離層210可由經常使用為層間隔離材料的複合聚合物樹脂所製成。舉例來說，隔離層210可由舉例來說，隔離層110可由黏合片、味之素组成薄膜(Ajinomoto Build-up.Film,ABF)、基於環氧樹酯之樹脂如FR-4、雙馬來醯亞胺-三氮雜苯(bismaleimide-triazine,BT)樹脂、或類似物所製成。再者，隔離層 210可具有基板或薄膜的形式。然而，本發明較佳實施例中，隔離層210之材料及形式並不限於此。
隔離層210可包含隔離區域213。隔離區域213可 被形成以使第一電路層220與第二電路圖案270相互交錯，並成為一個第一電路層220及第二電路圖案270係相互電性隔離的區域。
第一電路層220可被形成在隔離層210的第一表面 211上。在此，第一電路層220可被形成以使其上表面暴露至隔離層210之第一表面211的外面。形成在隔離層210上的第一電路層220可包含第一連接圖案221、第二連接圖案222、及第一電路圖案223。在此，第一及第二連接圖案221與222可為藉由第一電路圖案223或第二電路圖案270相互電性連接的元件。如圖所示，第一及第二連接圖案221與222分別可為形成在隔離層210中之第一及第二導孔215與216的接墊。然而，此僅為一個例子。亦即，第一及第二連接圖案221與222並不限制在通孔的接墊。亦即，第一及第二連接圖案221與222可為相互電性連接的任何圖案。
第二電路層可包含第二電路圖案270。第二電路圖 案270可被形成在第一隔離層210之第一表面211與第一電路圖案223上。此處，第二電路圖案270可被形成以使其一端接觸第一連接圖案221。再者，第二電路圖案270可被形成以使其另一端接觸第二連接圖案222。依上述方式形成之第二電路圖案270 可使第一與第二連接圖案221與222相互電性連接。
隔離膜240可被形成在隔離層210之隔離區域213 中。再者，隔離膜240可被形成在第一與第二電路圖案223與270之間。隔離膜240可被形成在第一及第二電路圖案223與270相互交錯的地方，以使第一及第二電路圖案223與270相互電性隔離。在此情況下，隔離膜240可被形成以將第一電路圖案223涵蓋在第二電路圖案270與第一電路圖案223交錯的區域。雖未繪示於第11圖，隔離膜240在第一及第二電路圖案223與270並非相互交錯的區域中，可不被形成在第一電路圖案223上。
隔離膜240相仿於隔離層210可由一般層間隔離材 料所製成。舉例來說，隔離膜240可由黏合片、味之素组成薄膜(Ajinomoto Build-up.Film,ABF)、基於環氧樹酯之樹脂如FR-4、雙馬來醯亞胺-三氮雜苯(bismaleimide-triazine,BT)樹脂、或類似物所製成。
第三電路層230可被形成在隔離層210的第二表面 212。第三電路層230可包含至少一第三電路圖案231與第三連接圖案232。第三連接圖案232可不僅是一般電路圖案，而且是形成在隔離層210中之第一及第二導孔215與216的接墊。
依據本發明另一較佳實施例，第一電路層220、第 二電路層、及第三電路層230可由導電金屬所製成。此處，導電金屬可為通常使用於電路圖案的任何金屬，如銅、鎳、金、或類似物。
雖未繪示於第10圖，依據本發明另一較佳實施例之 印刷電路板200可更包含第一及第二防焊層281與282。第一及第二防焊層281與282可被形成以保護第一電路層220、第二電路圖案270、及第三電路層230。再者，第一及第二防焊層281與282可具有開口部分形成於其中，以使用於連接至外部的區域被露出。第一及第二防焊層281與282可由一般熱阻塗佈材料所製成。
雖然第三電路層230形成在隔離層210的第二表面 212的情況係繪示在本發明另一較佳實施例中，然本發明並不限於此。亦即，堆疊而相互交錯的電路圖案，如形成在隔離層210之第一表面211上的第一電路層220與第二電路圖案270，也可形成在隔離層210的第二表面212上。
依據本發明另一較佳實施例，當第一電路層220係 被形成以埋藏在隔離層210中時，因隔離膜240及第二電路圖案270之形成而產生之其他層之間的步驟可被縮小。再者，板子的厚度可被減小。更者，第一電路層220可被形成以埋藏在隔離層210中，以使第二電路圖案270可被穩定地(stably)形成。
第12圖至第18圖繪示依照本發明另一較佳實施例之印刷電路板之製造方法的圖。
請參照第12圖，隔離層210係被提供。隔離層210可被形成而具有第一及第二表面211與212。隔離層210可由經常使用為層間隔離材料的複合聚合物樹脂所製成。舉例來說，隔 離層210可由舉例來說，隔離層110可由黏合片、味之素组成薄膜(Ajinomoto Build-up.Film,ABF)、基於環氧樹酯之樹脂如FR-4、雙馬來醯亞胺-三氮雜苯(bismaleimide-triazine,BT)樹脂、或類似物所製成。再者，隔離層210可具有基板或薄膜的形式。 然而，本發明較佳實施例中，隔離層210之材料及形式並不限於此。
隔離層210可包含隔離區域213。隔離區域213可 被形成以使第一電路層220與第二電路圖案270相互交錯，並成為一個第一電路層220及第二電路圖案270係相互電性隔離的區域。
隔離層210可具有第一電路層220形成在隔離層 210的第一表面211上。在此，第一電路層220可被形成以使其一上表面暴露在隔離層210之第一表面211的外面。依上述方式形成之第一電路層220可更含第一連接圖案221、第二連接圖案222、及第一電路圖案223。在此，第一及第二連接圖案221與222可為藉由第一電路圖案223或第二電路圖案270相互電性連接的元件。如圖所示，第一及第二連接圖案221與222分別可為形成在隔離層210中之第一及第二導孔215與216的接墊。然而，此僅為一個例子。亦即，第一及第二連接圖案221與222並不限制在通孔的接墊。亦即，第一及第二連接圖案221與222可為相互電性連接的任何圖案。
隔離層210可具有第三電路層230形成在其之第二 表面212上。第三電路層230可包含至少一第三電路圖案231與第三連接圖案232。第三連接圖案232可不僅是一般電路圖案，而且是形成在隔離層210中之第一及第二導孔215與216的接墊。
第一及第三電路層220與230可藉由半加成製程 (semi-additive process,SAP)與改良式半加成製程(modified semi-additive process,MSAP)而被形成。然而，第一及第三電路層220與230並不限定以上述製程所製成，而可被任何一般電路圖案形成方式之任何一種所製成。
請參照第13圖，隔離膜240可被形成在第一電路圖 案223上。隔離膜240可被形成在隔離層210的隔離區域213中。 再者，隔離膜240可被形成在暴露至隔離層210之第一表面211的第一電路圖案223上。隔離膜240相仿於隔離層210可由一般層間隔離材料所製成。舉例來說，隔離層210可由黏合片、味之素组成薄膜(Ajinomoto Build-up.Film,ABF)、基於環氧樹酯之樹脂如FR-4、雙馬來醯亞胺-三氮雜苯(bismaleimide-triazine,BT)樹脂、或類似物所製成。隔離膜240可藉由噴墨印表方式形成。亦即，隔離膜240可藉由使用噴墨將液相隔離材料使用在第一電路圖案223而被製成。如上所述之噴墨印表方式僅係一個例子，而隔離膜240的製造方法並不限於此。隔離膜240可藉由任何使用一般隔離材料的方式以及噴墨印表方式而被製成。雖未繪示，隔離膜240在將被依序製成之第一及第二電路圖案223與270並非相互交錯的區域中，可不被形成在第一電路圖案223上。
請參照第14圖，第一及第二種子層251及252可被 形成。第一種子層251可被形成在隔離層210的第一表面211及第一電路層220上。第二種子層252可被形成在隔離層210的第二表面212及第三電路層230上。第一及第二種子層251及252可由用於形成種子層之一般電氣導電材料所製成。舉例來說，第一及第二種子層251及252可由選自銅、鎳、金、銀、鋅、鈀、釕、銠、鉛及錫之至少一所組合的群組所製成的。在此，第一種子層251可形成在第一連接圖案221、第二連接圖案222、及隔離膜240上。在此，第一種子層251可被電性連接至第一及第二連接圖案221與222。然而，第一種子層251可處於其係藉由隔離膜240與第一電路圖案223隔離的狀態。
雖然第一與第二種子層251與252兩者係於本發明 另一較佳實施例中被形成，本發明亦不限於此。亦即，形成第二種子層252的操作可藉由具有通常知識者的選擇而被省略。
第一與第二種子層251與252可藉由無電鍍法而被 形成。然而，形成第一與第二種子層251與252的方式並不限於無電鍍法。第一與第二種子層251與252可藉由一般沉積方式而被形成。舉例來說，第一與第二種子層251與252可藉由乾式鍍法如濺鍍法與濕式鍍法如無電鍍法而被形成。
請參照第15圖，第一防鍍層261可形成在第一種子 層251上。第一防鍍層261可具有開口部分圖案化於其中，以使第二電路圖案270將被形成在第一種子層251之一區域被露出。
第二防鍍層262可被形成在第二種子層252上。於 此架構，由於電路圖案並非形成在第二種子層252上，第二防鍍層262可被形成在整個第二種子層252上。於另一例子中，當電路圖案被形成在第二種子層252上時，第二防鍍層262也可具有開口部分圖案化於其中。
請參照第16圖，第二電路圖案270即第二電路層可 被形成。第二電路圖案270可藉由電鍍方式被形成在第二防鍍層262的開口部分。在此，第二電路圖案270可藉由形成一般電路圖案的任何方式及電鍍方式而被形成。第二電路圖案270可由用於形成電路圖案之一般電氣導電材料所製成。舉例來說，第二電路圖案270可由選自銅、鎳、金、銀、鋅、鈀、釕、銠、鉛及錫之至少一所組合的群組所製成的。
依上述製成的第二電路圖案270可形成在第一電路 層220上。第二電路圖案270可被形成以使其一端接觸第一連接圖案221。再者，第二電路圖案270可被形成以使其另一端接觸第二連接圖案222。依上述方式形成之第二電路圖案270可使第一與第二連接圖案221與222相互電性連接。在此，形成在第一電路圖案223上的第二電路圖案270可處於其係藉由隔離膜240與第一電路圖案223隔離的狀態。
請參照第17圖，第一與第二防鍍層261與262可被 移除。再者，藉由移除第一防鍍層261而暴露出之第一種子層251可被移除。更者，藉由移除第二防鍍層262而暴露出之第二種子 層252可被移除。移除第一與第二種子層252與252的方式並非被特別限制。亦即，第一與第二種子層252與252可藉由一般業界周知之方式而被移除。舉例來說，第一與第二種子層252與252可藉由使用強鹼如NaOH或KOH之快速蝕刻法而被移除。再者，第一與第二種子層252與252可藉由閃蝕法而被移除。
請參照第18圖，第一與第二防焊層281與282可被 形成。第一防焊層281可被形成以保護第一電路層220及第二電路圖案270。第二防焊層282可被形成以保護第三電路層230。 再者，第一及第二防焊層281與282可具有開口部分形成於其中，以使用於連接至外部的區域被露出。第一及第二防焊層281與282可由一般熱阻塗佈材料所製成。
第19圖繪示依照本發明較佳實施例之印刷電路板 的平面圖。
請參照第19圖，印刷電路板300可包含第一電路圖 案323及第二電路圖案370。
第一電路圖案323可使第1-1個及第1-2個連接圖 案321及322相互電性連接。再者，第二電路圖案370可使第2-1個及第2-2個連接圖案371及372相互電性連接。當第二電路圖案370被形成時，其可被形成以與第一電路圖案323相互交錯。 依據本發明較佳實施例，隔離膜(未繪示)可形成在第一及第二電路圖案323與370相互交錯的區域。因此，即使第一及第二電路圖案323及370係藉由隔離膜340被堆疊而相互交錯，第一及第 二電路圖案323及370可處於他們是相互電性隔離的狀態。如上所述，第一及第二電路圖案323及370係被堆疊以相互交錯，從而使得增加形成電路圖案之設計自由度成為可能。再者，使用於形成電路圖案的板子的面積數量可減小。
藉由依據本發明較佳實施例之印刷電路板及其製造 方法，電路圖案可被形成在雙層結構，從而使得減小設計面積成為可能。
再者，藉由依據本發明較佳實施例之印刷電路板及 其製造方法，第一及第二電路圖案可被自由地相互連接，從而使得改良設計自由得成為可能。
更者，藉由依據本發明較佳實施例之印刷電路板及 其製造方法，第一電路圖案具有其係埋藏在隔離層中的結構，從而使得穩定形成第二電路圖案在第一電路圖案上成為可能。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧印刷電路板
110‧‧‧隔離層
113‧‧‧隔離區域
120‧‧‧第一電路層
121、122‧‧‧連接圖案
123‧‧‧第一電路圖案
140‧‧‧隔離膜
170‧‧‧第二電路圖案

Claims (27)

  1. 一種印刷電路板，包括：一隔離層，具有第一及第二表面；一第一電路層，形成於該隔離層之該第一表面上，且包含至少一第一電路圖案；一第二電路層，形成於該第一電路層上，且包含至少一第二電路圖案；以及一隔離膜，形成在該第一及該第二電路層之一隔離區域中。
  2. 如申請專利範圍第1項所述之印刷電路板，其中該隔離膜係被形成以將該第一電路圖案涵蓋(enclose)在該隔離區域中。
  3. 如申請專利範圍第1項所述之印刷電路板，其中該第一電路層係被形成在該隔離層之該第一表面上。
  4. 如申請專利範圍第1項所述之印刷電路板，其中該第一電路層更包含第一及第二連接圖案。
  5. 如申請專利範圍第4項所述之印刷電路板，其中該第二電路圖案電性連結該第一及第二連接圖案至彼此。
  6. 如申請專利範圍第1項所述之印刷電路板，其中該第一電路層係埋藏(bury)在該隔離層之該第一表面中，且該第一電路層係被形成以使其之一上表面暴露至該隔離層之該第一表面的外面。
  7. 如申請專利範圍第1項所述之印刷電路板，更包含一第一防焊層(solder resist)形成在該隔離層之該第一表面、該第一電路 層、及該第二電路層上。
  8. 如申請專利範圍第1項所述之印刷電路板，其中該第二電路圖案與該第一電路圖案在該隔離區域中相互交錯。
  9. 如申請專利範圍第1項所述之印刷電路板，其中該第二電路圖案具有一下表面，該下表面與該隔離層之該第一表面接觸。
  10. 如申請專利範圍第1項所述之印刷電路板，更包括一第三電路層形成在該隔離層之該第二表面上，該第三電路層包含至少一第三電路圖案。
  11. 如申請專利範圍第8項所述之印刷電路板，更包括一第二防焊層形成在該隔離層之該第二表面及該第三電路層上。
  12. 如申請專利範圍第1項所述之印刷電路板，更包括至少一內部電路層形成在該隔離層中。
  13. 一種印刷電路板，包括：一隔離層，具有第一及第二表面；一第一電路層，埋藏在該隔離層之該第一表面中，該第一電路層包含至少一第一電路圖案，該第一電路層係被形成以使其之一上表面暴露至該隔離層之該第一表面的外面；一第二電路層，形成於該第一電路層上，且包含至少一第二電路圖案；以及一隔離膜，形成在該第一及該第二電路層之一隔離區域中。
  14. 如申請專利範圍第13項所述之印刷電路板，其中該隔離層係被形成以將該第一電路圖案涵蓋在該隔離區域中。
  15. 如申請專利範圍第13項所述之印刷電路板，其中該第二電路圖案具有一下表面，該下表面與該隔離層之該第一表面接觸。
  16. 如申請專利範圍第13項所述之印刷電路板，更包括一第三電路層形成在該隔離層之該第二表面上，該第三電路層包含至少一第三電路圖案。
  17. 一種印刷電路板之製造方法，包括：準備一隔離層，該隔離層具有第一及第二表面；形成一第一電路層於該隔離層之該第一表面上，該第一電路層包含至少一第一電路圖案；形成一隔離膜以將該第一電路圖案涵蓋在一隔離區域中；以及形成一第二電路層，該第二電路層係被形成於該隔離膜上，該第二電路層包含至少一第二電路圖案。
  18. 如申請專利範圍第17項所述之方法，其中在形成該隔離膜的步驟中，該隔離膜係被形成在該隔離區域中該第二電路圖案所堆疊(stack)於其上之該第一電路圖案之上。
  19. 如申請專利範圍第17項所述之方法，其中在形成該隔離膜的步驟中，該隔離膜係藉由噴墨(inkjet)印表方式而被形成。
  20. 如申請專利範圍第17項所述之方法，其中形成該第二電路層包括：藉由一無電鍍(electroless plating)法形成一種子層在該隔離 層之該第一表面及該第一電路層上；形成一防鍍層(plating resist)，該防鍍層具有一開口部分形成於其中，以使該第二電路圖案之一區域被露出；執行電鍍在露出的開口部分，以形成該第二電路圖案；移除該防鍍層；以及藉由被移除之防鍍層移除暴露在外面之該種子層。
  21. 如申請專利範圍第17項所述之方法，其中該第一電路層係被形成在該隔離層之該第一表面上。
  22. 如申請專利範圍第17項所述之方法，其中該第一電路層係被形成以被埋藏在該隔離層之該第一表面中，且該第一電路層係被形成以使其之一上表面暴露至該隔離層之該第一表面的外面。
  23. 如申請專利範圍第17項所述之方法，在形成該第二電路層之後，更包括形成一第一防焊層在該隔離層之該第一表面、該第一電路層、及該第二電路層上。
  24. 如申請專利範圍第17項所述之方法，更包括在形成該第一電路層時形成一第三電路層在該隔離層之該第二表面上，該第三電路層包含一第三電路圖案。
  25. 如申請專利範圍第17項所述之方法，在形成該第三電路層後，更包括形成一第二防焊層在該隔離層之該第二表面上及該第三電路層下。
  26. 如申請專利範圍第17項所述之方法，其中在形成該第一 電路層的步驟中，該第一電路層更包含第一及第二連接圖案。
  27. 如申請專利範圍第17項所述之方法，其中在形成該第二電路圖案的步驟中，該第二電路圖案係被形成以電性連結該第一及第二連接圖案至彼此。
TW102128999A 2013-03-28 2013-08-13 印刷電路板及應用其之製造方法 TW201438524A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130033612A KR20140118161A (ko) 2013-03-28 2013-03-28 인쇄회로기판 및 인쇄회로기판 제조 방법

Publications (1)

Publication Number Publication Date
TW201438524A true TW201438524A (zh) 2014-10-01

Family

ID=51619693

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102128999A TW201438524A (zh) 2013-03-28 2013-08-13 印刷電路板及應用其之製造方法

Country Status (3)

Country Link
US (1) US20140290982A1 (zh)
KR (1) KR20140118161A (zh)
TW (1) TW201438524A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106102303A (zh) * 2016-06-28 2016-11-09 广东欧珀移动通信有限公司 Pcb板及具有其的移动终端

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220031398A (ko) * 2020-09-04 2022-03-11 삼성전기주식회사 인쇄회로기판

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615949A (en) * 1968-11-05 1971-10-26 Robert E Hicks Crossover for large scale arrays
US3693251A (en) * 1970-12-03 1972-09-26 Bell Telephone Labor Inc Method of forming closely spaced conductive layers
US5829127A (en) * 1996-06-24 1998-11-03 Circuitronics, Inc. Latticework with plurality of overlying lines
KR101022873B1 (ko) * 2009-09-14 2011-03-16 삼성전기주식회사 인쇄회로기판의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106102303A (zh) * 2016-06-28 2016-11-09 广东欧珀移动通信有限公司 Pcb板及具有其的移动终端
CN106102303B (zh) * 2016-06-28 2019-09-13 Oppo广东移动通信有限公司 Pcb板及具有其的移动终端

Also Published As

Publication number Publication date
KR20140118161A (ko) 2014-10-08
US20140290982A1 (en) 2014-10-02

Similar Documents

Publication Publication Date Title
KR100856209B1 (ko) 집적회로가 내장된 인쇄회로기판 및 그 제조방법
US20140102767A1 (en) Multi-layer type printed circuit board and method of manufacturing the same
WO2009004855A1 (ja) 配線基板の製造方法
US9572250B2 (en) Printed circuit board and method for manufacturing the same
TWI478642B (zh) 具有內埋元件的電路板及其製作方法
CN103687344A (zh) 电路板制作方法
TW201206294A (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
TW201247072A (en) Method of manufacturing multilayer wiring substrate
TWI699143B (zh) 印刷電路板及製造印刷電路板之方法
JP2014082441A (ja) 多層型コアレス基板及びその製造方法
US8674232B2 (en) Device-embedded flexible printed circuit board and manufacturing method thereof
CN109310014B (zh) 刚性-柔性印刷电路板及其制造方法
KR20110074012A (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
KR20110064216A (ko) 범프를 구비한 회로기판 및 그 제조 방법
TW201438524A (zh) 印刷電路板及應用其之製造方法
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
JP6058988B2 (ja) 配線基板の製造方法
KR20130065473A (ko) 인쇄회로기판 및 그의 제조 방법
TWI463929B (zh) 電路板及其製作方法
KR101283164B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20160057244A (ko) 회로기판 및 그 제조방법
KR101262534B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101251749B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101363076B1 (ko) 인쇄회로기판 및 그 제조 방법
KR20120004210A (ko) 인쇄회로기판 및 그 제조방법