KR102049176B1 - 플렉서블 디바이스 및 그 디바이스의 제조 방법 - Google Patents

플렉서블 디바이스 및 그 디바이스의 제조 방법 Download PDF

Info

Publication number
KR102049176B1
KR102049176B1 KR1020180076615A KR20180076615A KR102049176B1 KR 102049176 B1 KR102049176 B1 KR 102049176B1 KR 1020180076615 A KR1020180076615 A KR 1020180076615A KR 20180076615 A KR20180076615 A KR 20180076615A KR 102049176 B1 KR102049176 B1 KR 102049176B1
Authority
KR
South Korea
Prior art keywords
regions
flexible
thin film
carrier wafer
release tag
Prior art date
Application number
KR1020180076615A
Other languages
English (en)
Inventor
김용대
Original Assignee
경일대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경일대학교산학협력단 filed Critical 경일대학교산학협력단
Priority to KR1020180076615A priority Critical patent/KR102049176B1/ko
Application granted granted Critical
Publication of KR102049176B1 publication Critical patent/KR102049176B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/34—Imagewise removal by selective transfer, e.g. peeling away
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H01L51/0097—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 플렉서블 디바이스 및 그 플렉서블 디바이스의 제조 방법에 대한 것으로, 본 발명의 실시 예에 따른 복수의 플렉서블 디바이스는, 평판 형태의 제1 영역들 및 상기 제1 영역들 사이를 연결하는 복수의 제2 영역, 그리고 상기 복수의 제2 영역을 통해 서로 연결된 상기 제1 영역들의 일단 또는 양단에 형성되는 적어도 하나의 릴리즈 태그를 포함하는 금속박막 기판과, 상기 복수의 제1 영역 상에 각각 적층되는 절연층과, 상기 절연층이 적층된 제1 영역들 각각의 상부에 형성되는 박막 디바이스들을 포함하며, 상기 박막 디바이스가 형성된 각각의 제1 영역은, 각각 별개의 플렉서블 디바이스를 형성하고, 상기 릴리즈 태그는, 상기 복수의 플렉서블 디바이스가 캐리어 웨이러로부터 분리되는 릴리즈 공정이 수행될 때, 상기 서로 연결된 복수의 제1 영역보다 먼저 분리되며, 상기 릴리즈 태그가 당겨지는 힘에 따라 상기 릴리즈 태그와 가까운 플렉서블 디바이스부터 순차적으로 상기 캐리어 웨이퍼로부터 분리되도록 형성되는 것을 특징으로 한다.

Description

플렉서블 디바이스 및 그 디바이스의 제조 방법{FLEXIBLE DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 플렉서블 디바이스 및 그 플렉서블 디바이스의 제조 방법에 대한 것이다.
최근 디스플레이, RFID, 각종 센서 등에서 플렉서블 디바이스에 대한 개발이 활발히 이루어지고 있다. 특히 플렉서블 디스플레이를 적용한 스마트 폰 등 상기 플렉서블 디스플레이를 구비하는 다양한 전자기가 개발될 예정으로, 상기 플렉서블 디스플레이의 수요는 크게 증가할 것으로 예상된다.
한편 디스플레이, RFID, 각종 센서 등을 디바이스를 플렉서블 디바이스 형태로 구현하기 위해서는 상기 디바이스가 형성되는 플렉서블 기판이 가장 중요한 요소이다. 플렉서블 기판으로는 고분자 필름을 위주로 하는 플라스틱 기판(plastic substrate), 금속 호일(metal foil), 초박형 유리 등이 사용될 수 있다.
이 중 얇고 가벼우며, 깨지지 않는 장점 때문에 PI(Polyimide), PET(Polyethylene Terephthalate), PEN (Polyethylene Naphthalate)과 같은 플라스틱 기판이 주로 사용되고 있다.
한편 기존 디스플레이, RFID, 센서 등의 디바이스는 주로 실리콘 기판 또는 유리 기판을 이용하여 반도체 공정을 기반으로 하는 플라즈마 고온 공정, 금속증착 및 다양한 화학적 세정 공정을 이용해 제작이 이루어진다. 그러나 플라스틱 기판은 고온 안정성과 각종 화학 용제에 대한 내화학성 등이 기존 실리콘, 유리 기판에 비해 현저히 떨어진다는 문제가 있다.
한편 초박형 유리기판의 경우 고온 안정성, 내화학성, 반도체공정 적합성 등이 우수하지만 박막화 공정의 구현과 재현에 어려움이 있고, 작은 곡률반경을 얻기 위해 너무 얇게 제작할 경우 쉽게 깨진다는 단점이 있다. 따라서 플렉서블 디바이스용 기판으로 사용하기에 부적합하다.
한편 금속 호일 기판은 기계적 강도, 고온 안정성 등에서 플라스틱 기판에 비해 우수하다는 장점이 있다. 금속 호일 기판을 이용해 플렉서블 디바이스를 제작할 경우 보통 실리콘 또는 유리 등과 같은 캐리어 기판에 임시로 금속 호일을 접착하고, 그 위에 반도체 공정을 통해 디바이스를 형성한 다음 릴리즈(release) 공정을 통해 캐리어 기판으로부터 떼어내게 된다. 이 경우 보통 유기물계 접착제를 이용하여 금속호일을 캐리어 기판에 접착을 하는데, 이 때 유기물계 접착제가 에칭액에 의해 손상되기 때문에 금속호일 기판은 특정 형상으로 에칭을 하지 못하므로 화학적 에칭을 할 수 없다는 문제가 있으며, 고온 증착 공정을 하기 어렵다는 문제가 있다.
그런데 센서, 액츄에이터와 같은 MEMS(Micro Electro Mechanical Systems) 디바이스의 경우, 기판 위에 형성된 소자뿐만 아니라 기판도 에칭공정을 통해 특정 형상으로 제작을 해야 할 필요가 있다. 이 경우 기존 방식의 금속호일 기판은, 상술한 바와 같이 에칭 공정을 수행할 수 없기 때문에 기판을 원하는 모양으로 가공하기 어려우며, 이에 따라 MEMS 디바이스에 적합하지 않다는 문제가 있다.
특히 기존 금속호일을 이용한 방식에서는 공정 진행 후 릴리즈(release) 공정을 통해 금속호일 기판을 캐리어 기판(캐리어 웨이퍼)으로부터 떼어내야 하는데, 크기가 작은 디바이스의 경우 핸들링이 어렵기 때문에 상기 캐리어 웨이퍼로부터 떼어내기 어렵고, 재현성, 수율 등이 떨어지는 단점이 있다.
본 발명은 전술한 문제를 해결하기 위한 것으로, 기존 플라스틱 기판에 비해 고온 안정성 및 내구성이 우수한 박막형 금속기판을 적용한 플렉서블 디바이스 및 그 플렉서블 디바이스의 제조 방법을 제공하기 위한 것이다.
또한 본 발명은 캐리어 웨이퍼 상에 형성된 MEMS 디바이스와 같이 작은 크기의 플렉서블 디바이스를 보다 쉽게 핸들링 할 수 있도록 하는 플렉서블 디바이스의 제조 방법을 제공하기 위한 것이다.
상술한 목적을 달성하기 위한 본 발명의 실시 예에 따른 복수의 플렉서블 디바이스는, 캐리어 웨이퍼 상에 복수개 형성되며, 금속박막 기판과 상기 금속박막 기판 상에 적층되는 절연층, 및 상기 절연층 상에 형성되는 박막 디바이스를 포함하는 플렉서블 디바이스와, 상기 복수개 형성된 플렉서블 디바이스 중 일단에 위치한 플렉서블 디바이스와 연결되도록 형성되는 릴리즈 태그(release tag) 및, 상기 릴리즈 태그가 당겨짐에 따라 상기 복수개의 플렉서블 디바이스가 순차적으로 상기 캐리어 웨이퍼로부터 분리되도록 상기 복수개의 플렉서블 디바이스 사이를 연결하는 복수의 연결부를 포함하는 것을 특징으로 한다.
일 실시 예에 있어서, 상기 플렉서블 디바이스는, 상기 연결부에 의해 상기 복수개의 플렉서블 디바이스가 일방향으로 연결된 띠 형태를 가지는 것을 특징으로 한다.
일 실시 예에 있어서, 상기 플렉서블 디바이스는, 상기 연결부에 의해 상기 복수개의 플렉서블 디바이스가 가로 및 세로 방향으로 연결된 시트 형태를 가지는 것을 특징으로 한다.
일 실시 예에 있어서, 상기 절연층은, 산화금속, 질화규소, 또는 산화규소로 이루어지는 것을 특징으로 한다.
일 실시 예에 있어서, 상기 연결부 및 상기 릴리즈 태그는, 상기 금속박막 기판이 일 방향으로 연장되어 형성되는 것을 특징으로 한다.
일 실시 예에 있어서, 상기 금속박막 기판은, 5 ~ 40μm 두께의 니켈-코발트(Ni-Co) 합금으로 이루어지는 것을 특징으로 한다.
일 실시 예에 있어서, 상기 금속박막 기판은, 특정 모양으로 패터닝(patterning)된 형태를 가지는 것을 특징으로 한다.
일 실시 예에 있어서, 상기 릴리즈 태그는, 상기 복수의 플렉서블 디바이스의 양단에 각각 형성되는 것을 특징으로 한다.
상술한 목적을 달성하기 위한 본 발명의 실시 예에 따른 복수의 플렉서블 디바이스의 제조 방법은, 캐리어 웨이퍼 상에 도금을 위한 시드층을 증착하는 제1 단계와, 상기 시드층위에, 디바이스가 적층될 제1 영역들과, 상기 제1 영역들 사이를 연결하는 복수의 제2 영역, 그리고 상기 복수의 제2 영역을 통해 서로 연결된 상기 제1 영역들의 양단 또는 일단에 형성될 적어도 하나의 릴리즈 태그 영역을 제외한 상기 캐리어 웨이퍼 상의 나머지 영역에, PR(Photo Resist)을 1차 코팅 및 패터닝(patterning)하는 제2 단계와, 상기 PR이 1차 코팅된 시드층 상부를 도금 후 상기 1차 코팅된 PR을 제거하여, 상기 제1 영역들 및 상기 복수의 제2 영역, 그리고 적어도 하나의 상기 릴리즈 태그를 포함하는 도금박막을 생성하는 제3 단계와, 상기 도금박막에 절연층을 증착하는 제4 단계와, 상기 절연층이 증착된 도금박막의 제1 영역들 각각에 박막 디바이스를 형성하고, 상기 도금박막에 상기 PR을 2차 코팅하는 제5 단계와, 상기 절연층을 에칭(etching) 및 상기 2차 코팅된 PR을 제거하는 제6 단계 및, 상기 적어도 하나의 릴리즈 태그로부터 가까운 순서대로 상기 박막 디바이스가 형성된 제1 영역들이 상기 캐리어 웨이퍼로부터 분리되도록, 상기 적어도 하나의 릴리즈 태그를 잡아당기는 제7 단계를 포함하는 것을 특징으로 한다.
일 실시 예에 있어서, 상기 제7 단계는, 상기 적어도 하나의 릴리즈 태그를 먼저 상기 캐리어 웨이퍼로부터 분리하는 제7-1 단계와, 상기 박막 디바이스가 형성된 제1 영역들이 상기 캐리어 웨이퍼로부터 완전히 분리되도록 상기 분리된 적어도 하나의 릴리즈 태그를 잡아당기는 제7-2 단계와, 상기 캐리어 웨이퍼로부터 분리된 제1 영역들로부터 상기 적어도 하나의 릴리즈 태그를 분리하는 제7-3 단계 및, 상기 캐리어 웨이퍼로부터 분리된 제1 영역들 사이를 연결하는 상기 제2 영역들을 절단하여, 상기 캐리어 웨이퍼로부터 분리된 제1 영역마다 별개의 플렉서블 디바이스로 생성하는 제7-4 단계를 포함하는 것을 특징으로 한다.
일 실시 예에 있어서, 상기 박막 디바이스가 형성된 제1 영역들은, 상기 제2 영역들을 통해 서로 일방향으로 연결된 띠 형태를 가지는 것을 특징으로 한다.
일 실시 예에 있어서, 상기 박막 디바이스가 형성된 제1 영역들은, 상기 제2 영역들을 통해 서로 가로 및 세로 방향으로 연결된 시트 형태를 가지는 것을 특징으로 한다.
일 실시 예에 있어서, 상기 제1 영역은, 특정 모양으로 패터닝(patterning)된 형태를 가지는 것을 특징으로 한다.
일 실시 예에 있어서, 상기 제2 영역은, 절단이 용이하도록, 적어도 하나의 빈 공간을 포함하도록 형성되는 것을 특징으로 한다.
본 발명에 따른 플렉서블 디바이스 및 그 다바이스의 제조 방법의 효과에 대해 설명하면 다음과 같다.
본 발명의 실시 예들 중 적어도 하나에 의하면, 본 발명은 금속박막 기판을 유기 접착제를 이용해 캐리어 웨이퍼 상에 접착하지 않으므로, 기존의 반도체 공정 또는 MEMS 공정을 통해 금속박막 기판을 원하는 모양으로 패터닝 할 수 있다는 장점이 있다. 또한 금속박막 위에 절연막을 형성함으로써 화학적 에칭 또는 세정공정에서 금속박막이 손상되는 것을 방지할 수 있다는 장점이 있다.
또한 본 발명의 실시 예들 중 적어도 하나에 의하면, 본 발명은 상기 절연막이 금속박막과 캐리어 웨이퍼 상에 걸쳐서 증착되어 상기 금속박막을 캐리어 웨이퍼 상에 고정함으로써, 고온 공정에서 상기 금속박막이 캐리어 웨이퍼로부터 분리되는 것을 방지되도록 한다. 이에 따라 본 발명은 기존 반도체 또는 MEMS 공정에서 수행하던 공정을 그대로 적용할 수 있다는 장점이 있다.
또한 본 발명의 실시 예들 중 적어도 하나에 의하면, 본 발명은 띠 형태 또는 시트 형태로 복수의 플렉서블 디바이스가 서로 연결되므로 각 플렉서블 디바이스 사이를 순차적으로 절단하여 상기 복수의 플렉서블 디바이스를 보다 손쉽게 핸들링 할 수 있다는 장점이 있다.
도 1은 본 발명의 실시 예에 따른 플렉서블 디바이스의 예를 도시한 개념도이다.
도 2는 본 발명의 실시 예에 따른 플렉서블 디바이스의 단면을 도시한 단면도이다.
도 3은 본 발명의 실시 예에 따른 플렉서블 디바이스의 제조 과정을 설명하기 위한 흐름도이다.
도 4a 내지 도 4c는, 상기 도 3에서 도시한 제조 과정의 각 과정을 설명하기 위한 개념도들이다.
도 5a는 본 발명의 실시 예에 따른 플렉서블 디바이스가 캐리어 웨이퍼 상에 복수개 제작된 예를 도시한 것이다.
도 5b는, 상기 도 5a에서 제작된 복수의 플렉서블 디바이스의 단면을 도시한 단면도이다.
도 6은 본 발명의 실시 예에 따른 플렉서블 디바이스가 캐리어 웨이퍼 상에 시트 형태로 제작된 예를 도시한 것이다.
도 7은 캐리어 웨이퍼로부터 본 발명의 실시 예에 따른 플렉서블 디바이스를 분리하기 위한 릴리즈 공정이 실제 사례를 도시한 예시도이다.
도 8은 본 발명의 실시 예에 따른 플렉서블 디바이스에서 릴리즈 태그를 제거하는 사례를 도시한 예시도이다.
도 9는 본 발명의 실시 예에 따른 플렉서블 디바이스 제조 방법에 따라 제작된 스트레인 게이지(strain gage)의 예를 도시한 예시도이다.
도 10은 본 발명의 실시 예에 따른 플렉서블 디바이스 제조 방법에 따라 제작된 스트레인 게이지가 서로 다른 형태로 제작된 예들을 도시한 예시도이다.
도 11은 본 발명의 실시 예에 따라 제작된 플렉서블 스트레인 게이지가 구조물에 접착된 예를 도시한 개념도이다.
도 12는 발명의 실시 예에 따라 제작된 플렉서블 스트레인 게이지로 형성된 압력 센서와 힘 센서의 예를 도시한 예시도이다.
본 명세서에서 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "구성된다." 또는 "포함한다." 등의 용어는 명세서상에 기재된 여러 구성 요소들, 또는 여러 단계를 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.
이하, 본 발명에 관련된 플렉서블 디바이스에 대하여 도면을 참조하여 보다 상세하게 설명한다. 이하의 설명에서는 서로 다른 실시예라도 동일, 유사한 구성에 대해서는 동일, 유사한 참조번호를 부여하고, 그 설명은 처음 설명으로 갈음하기로 한다.
우선 도 1은 본 발명의 실시 예에 따른 플렉서블 디바이스의 예를 도시한 개념도이다.
도 1을 참조하여 살펴보면, 본 발명의 실시 예에 따른 플렉서블 디바이스(또는 플렉서블 구조체)는 연결부(130)를 통해 서로 연결되는 금속박판(110)에 디바이스(120)가 형성되는 형태로 제조될 수 있다. 상기 디바이스(120)는 마이크로 센서, 마이크로 디스플레이 또는 마이크로 액츄에이터 등, MEMS 디바이스 일 수 있으며, 상기 도 1에서 보이고 있는 바와 같이 각 금속박판(110) 위에 형성된 디바이스(120)로 이루어지는 플렉서블 디바이스들은 연결부(130)를 통해 한 줄로 이어져서, 띠 형태의 플렉서블 디바이스들(100)을 형성할 수 있다. 그리고 상기 띠 형태의 플렉서블 디바이스들(100)이 일단 또는 양단에는 릴리즈 태그(150)가 형성될 수 있다.
여기서 상기 릴리즈 태그(release tag, 150)는, 릴리즈 공정에서 상기 띠 형태의 플렉서블 디바이스들(100)을 캐리어 웨이퍼로부터 분리하기 위해 사용될 수 있다.
예를 들어 상기 릴리즈 공정은 다음과 같이 이루어질 수 있다. 먼저 릴리즈 태그에 물리적 힘 또는 열 등을 가하여 떼어낼 수 있다. 릴리즈 태그는 플렉서블 디바이스들이 캐리어 웨이퍼에서 탈거된 후 제거되는 부분이므로, 릴리즈 태그를 떼어내는 과정에서 릴리즈 태그가 손상되어도 문제가 되지 않는다. 이 후 릴리즈 태그를 픽업툴을 이용하여 계속 잡아당길 수 있으며, 상기 릴리즈 태그가 잡아당겨짐에 따라 릴리즈 태그에 연결된 띠 형태의 플렉서블 디바이스들(100)이 릴리즈 태그와 가까운 위치에 형성된 플렉서블 디바이스부터 순차적으로, 상기 캐리어 웨이퍼로부터 분리될 수 있다.
이에 따라 본 발명은 크기가 매우 작은 디바이스일지라도, 캐리어 웨이퍼로부터 떼어내기 위한 릴리즈 공정이 매우 쉽게 수행될 수 있으며, 별도의 현미경, 특수 집게 등의 장비가 없이도 캐리어 웨이퍼로부터 떼어낸 플렉서블 디바이스들을 개별적으로 핸들링 할 수 있다.
한편 도 1에서 보이고 있는 바와 같이, 각 플렉서블 디바이스는 연결부(130)에 의해 서로 연결되어 있다. 따라서 캐리어 웨이퍼로부터 떼어낸 후 가위 또는 레이저를 이용하거나 또는 이와 유사한 방법으로 상기 연결부를 자름으로써, 상기 띠 형태의 복수의 플렉서블 디바이스를 각각의 플렉서블 디바이스들로 분리할 수 있다. 이후 분리된 디바이스를 전용 픽업툴(pivk-up tool)을 이용하여 핸들링함으로써 시스템 패키징이 가능하다.
가령 각 플렉서블 디바이스 사이를 순차적으로 절단하여 상기 띠 도는 시트 형태로 연결된 복수의 플렉서블 디바이스를 각각의 플렉서블 디바이스로 분리할 수 있다. 따라서 상기 복수의 플렉서블 디바이스 각각의 사이를 순차적으로 절단하는 경우, 상기 복수의 플렉서블 디바이스가 순차적으로 하나씩 분리될 수 있으며, 분리된 각 플렉서블 디바이스를 핸들링할 수 있다. 따라서 플렉서블 디바이스 각각의 사이를 순차적으로 절단하는 공정과, 상기 절단 공정을 통해 순차적으로 분리되는 플렉서블 디바이스를 픽업툴을 이용해 원하는 위치로 이동하는 공정, 그리고 이동된 플렉서블 디바이스를 접착 및, 전극에 전원과 신호선을 연결하는 공정을 자동화하는 경우, 플렉서블 디바이스의 패키징 공정이 자동화 될 수도 있음은 물론이다.
이와 유사한 공정으로 표면실장기술(surface-mount technology, SMT)이 있다. 인쇄 회로 기판 (PCB)의 표면에 직접 실장할 수 있는 표면 실장 부품 (surface mounted components, SMC)을 전자 회로에 부착시키는 방법이다. 크기가 매우 작은 표면실장부품은 보통 수백개에서 수천개의 소자가 종이 테입이나 플라스틱 테입에 부착된 상태로 릴에 감겨서 제공된다. 자동화 장비는 릴로부터 표면실장부품을 떼어내어 인쇄회로기판에 배치시킨 후 리플로우 납땜 오븐으로 운반하여 납땜을 수행한다. 본 발명에서 제시한 띠 형태의 플렉서블 디바이스도 표면실장기술과 유사한 공정을 이용하면 자동화 공정을 이용해 패키징이 가능하다.
따라서 플렉서블 디스플레이의 경우, 연결부(130)를 자른 후 개별 플렉서블 디스플레이를 각각의 프레임에 장착하고 전원 및 신호 선을 연결함으로써 자동으로 패키징하는 공정이 가능할 수 있다. 또는 터치 센서의 경우 연결부(130)를 자른 후 개별 플렉서블 디스플레이를 곡면 구조물에 순차적으로 부착하고 전원 및 신호 선을 연결함으로써 자동으로 패키징하는 공정이 가능할 수 있다.
도 2는 본 발명의 실시 예에 따른 플렉서블 디바이스에서 A-A'의 단면을 도시한 단면도이다.
도 2에서 도시된 단면에서 보이고 있는 바와 같이, 각각의 플렉서블 디바이스는, 금속박막(110) 기판 위에 절연층(200)이 형성되어 있고, 그 위에 반도체 또는 MEMS 공정을 통해 제작한 박막형 디바이스(디스플레이, 센서, 액츄에이터 등, 120)가 형성된 형태를 가질 수 있다. 특히 본 발명의 플렉서블 디바이스들은 각 디바이스가 서로 연결부(130)를 통해 연결되어 있는 띠 형태를 가지며, 캐리어 웨이퍼로부터 떼어내기 위해 띠 형태의 플렉서블 디바이스 한쪽 끝 또는 양쪽 끝에 릴리즈 태그(150)가 형성될 수 있다.
도 3은 본 발명의 실시 예에 따른 플렉서블 디바이스의 제조 과정을 설명하기 위한 흐름도이다. 그리고 도 4a 내지 도 4c는, 상기 도 3에서 도시한 제조 과정의 각 과정을 설명하기 위한 개념도들이다.
도 3 및 도 4a 내지 도 4c를 참조하여 살펴보면, 본 발명의 실시 예에 따른 플렉서블 디바이스의 제조 과정은, 도 4a의 (a) 및 (b)에서 보이고 있는 바와 같이 캐리어 웨이퍼(400) 상에 도금을 위한 시드층(seed layer, 410)을 증착한다(S300). 상기 시드층(410)은 캐리어 웨이퍼(400)의 접착력을 증진할 수 있는 접착층(adhesion layer)과 도금을 위한 금속층(metal layer)으로 이루어질 수 있다.
한편 시드층(410)이 증착되면 시드층(410) 위에 PR(Photo Resist, 420)가 코팅될 수 있다(S302). 여기서 상기 PR(420)이 코팅되는 부분은 도금이 이루어지지 않기 때문에, 상기 PR(420)은 상기 캐리어 웨이퍼(400) 상에서 원하는 일정 영역 또는 일정 형상만을 도금하여 도금 판막을 형성하기 위해 사용될 수 있다. 이에 따라 상기 캐리어 웨이퍼(400) 상에서 원하는 영역만을 PR(420) 코팅하는 경우, 도금 공정 이후 상기 PR(420)을 제거함으로써 특정 모양의 도금박막을 제작할 수 있다.
한편 상기 도금박막은, 상기 도 2에서 도시한 금속박막(110)일 수 있다. 따라서 상기 PR(420)은, 캐리어 웨이퍼(400) 상에서 디바이스가 적층될 기판 영역들에 대응하는 영역에 코팅될 수 있다. 그리고 상기 PR(420)은 상기 기판 영역(405)들 사이를 연결하는 연결부(130)에 대응하는 영역(435)에 코팅될 수 있다. 예를 들어 상기 PR(420)은 도 4a의 (c) 및 도 4c의 (a)에서 보이고 있는 바와 같이, 캐리어 웨이퍼(400) 상에서 금속박막(110)이 형성될 기판 영역(405) 및 연결부(130)가 형성될 영역(415)을 제외한 나머지 영역이 PR(420)로 코팅 및 패터닝(patterning)될 수 있다.
한편, 본 발명의 실시 예에 따르면 상기 도 1에서 보이고 있는 바와 같이 띠 형태로 연결된 복수의 플렉서블 디바이스(100)가 형성될 수 있다. 그리고 상기 띠 형태로 연결된 복수의 플렉서블 디바이스(100)를 한 번에 캐리어 웨이퍼로부터 릴리즈 하기 위해 사용되는 릴리즈 태그(150)가 형성될 수 있다. 따라서 상기 S302 단계는 상기 기판 영역(405), 연결부 영역(415) 및, 상기 릴리즈 태그(150)가 형성될 영역(도시되지 않음)을 제외한 캐리어 웨이퍼(400) 상의 나머지 영역을 PR(420)로 코팅 및 패터닝하는 단계가 될 수 있다.
한편 PR(420)이 코팅되는 상기 S302 단계가 완료되면, 도 4a의 (d)에서 보이고 있는 바와 같이 상기 PR(420)이 코팅 및 패터닝된 시드층(410)에 도금을 실시할 수 있다(S304). 예를 들어 상기 도금은 5 ~ 40μm의 니켈-코발트(Ni-Co) 합금으로 이루어질 수 있다.
이에 따라 도금 공정이 완료되면 이에 따라 상기 도금이 이루어지면 5 ~ 40μm 두께의 니켈-코발트(Ni-Co) 합금으로 이루어진 금속박막 기판(110)이 형성될 수 있다. 그러면 도 4a의 (e)에서 보이고 있는 바와 같이 PR(420)을 제거할 수 있다(S306). 따라서 S306 단계가 완료되면, 도 4a의 (d) 및 도 4c의 (b)에서 보이고 있는 바와 같이 캐리어 웨이퍼(400) 상에 상기 기판 영역(405)에 대응하는 제1 영역(430)과, 복수의 상기 제1 영역(430) 사이를 연결하는 제2 영역(435)들을 가지는 도금박막(425)이 형성될 수 있다.
여기서 상기 제1 영역(430)은 디바이스가 적층되는 금속박막(110)이 될 수 있으며, 상기 제2 영역(435)은 복수의 금속박막(110) 사이를 연결하는 연결부(130)가 될 수 있다. 그리고 상기 제2 영역(435)은 도 4c의 (b)에서 보이고 있는 바와 같이, 차후 절단이 용이하도록 PR(420) 코팅에 따라 도금이 이루어지지 않은 빈 영역(450)을 포함하는 영역이 형성될 수 있다.
한편 상기 S306 단계에서 도금을 통해 도금박막(425)이 생성되면, 도 4a의 (f)에서 보이고 있는 바와 같이, 캐리어 웨이퍼(400) 상의 전 영역에 절연층(440)이 증착될 수 있다(S308). 여기서 절연층(440)은 도금박막(425)과 상기 도금박막(425) 상에 적층될 디바이스와의 절연 역할을 할 수 있다.
그리고 상기 S308 단계에서 절연층(440)이 증착되면, 상기 도금박막(425) 상에 디바이스(455)가 형성될 수 있다(S310). 예를 들어 상기 S310 단계는 반도체공정 또는 MEMS 공정을 통해 생성된 디스플레이, 센서, 액츄에이터 등의 디바이스를, 도 4b의 (g)에서 보이고 있는 바와 같이, 절연층(440)이 증착된 상기 도금박판(425)의 각 제1 영역(430)에 부착하는 과정일 수 있다. 따라서 상기 디바이스(455)는 도 4c의 (c)에서 보이고 있는 바와 같이 도금박막(425)의 각 제1 영역(430) 상에 형성될 수 있다.
그리고 상기 절연층(440)을 패터닝하기 위한 과정이 수행될 수 있다(S312). 이를 위해 상기 S312 단계에서는 상기 절연층(440)에 2차 PR(460)을 코팅한 후 패텅닝을 수행하는 과정이 진행될 수 있다. 따라서 도 4b의 (h)에서 보이고 있는 바와 같이, 절연층(440) 위에 2차 PR(460)이 코팅될 수 있다.
한편 상기 S312 단계가 완료되면, 상기 절연층(440) 및 2차 코팅된 PR(460)을 제거하는 공정이 수행될 수 있다(S314). 여기서 상기 절연층(440)은 에칭(etching) 공정을 통해 이루어질 수 있다. 또한 상기 에칭 공정은, 화학적 에칭을 통해 이루어질 수 있다. 따라서 상기 에칭 공정을 통해 도 4b의 (i)에서 보이고 있는 바와 같이 절연층(440)이 제거되면, 도 4b의 (j)에서 보이고 있는 바와 같이 상기 2차 PR(460)이 제거될 수 있다. 이에 따라 도 1에서 보이고 있는 바와 같이 띠 형태로 연결된 복수의 플렉서블 디바이스(100)가 형성될 수 있다.
한편 상기 S314 단계에서 띠 형태로 연결된 복수의 플렉서블 디바이스(100)가 형성되면, 상기 형성된 복수의 플렉서블 디바이스(100)를 캐리어 웨이퍼(400)로부터 분리하는 릴리즈 공정이 수행될 수 있다(S316). 여기서 상기 릴리즈 공정은 핀셋 암과 같은 툴로, 상기 띠 형태로 연결된 복수의 플렉서블 디바이스(100)에 형성된 릴리즈 태그를 잡아당기는 과정일 수 있다.
본 발명의 실시 예에 따르면, 도 1에서 보이고 있는 바와 같이 띠 형태로 연결된 복수의 플렉서블 디바이스(100)가 형성되므로, 상기 릴리즈 태그(150)를 잡아당기는 경우, 릴리즈 태그(150)가 당겨지는 힘에 따라 릴리즈 태그(150)와 가까운 위치에 형성된 플렉서블 디바이스부터, 복수의 플렉서블 디바이스들이 순차적으로 캐리어 웨이퍼(400) 상에서 분리될 수 있다.
한편 도 5a는 본 발명의 실시 예에 따른 플렉서블 디바이스가 캐리어 웨이퍼 상에 복수개 제작된 예를 도시한 것이다. 그리고 도 5b는, 상기 도 5a에서 제작된 복수의 플렉서블 디바이스의 단면을 도시한 단면도이다.
먼저 도 5a에서 보이고 있는 바와 같이, 본 발명의 실시 예에 따르면, 띠 형태로 연결된 복수의 플렉서블 디바이스(100) 일괄적으로 복수개 동시에 제작될 수도 있다.
도 5b는 도 5a의 단면도 B-B'를 보여주고 있다. 캐리어 웨이퍼(400) 위에 시드층(410)이 형성되어 있고 그 위에 금속박막 기판(110)이 형성될 수 있다. 금속박막 기판(110) 위에는 디바이스(120)와의 전기적 절연을 위한 절연층(200)이 형성될 수 있다. 여기서 절연층(200)은 산화금속(metal oxide) 또는 질화실리콘(silicon nitride, 질화규소) 또는 산화실리콘(silicon oxide, 산화규소) 등으로 형성될 수 있다.
한편 상술한 설명에서는 본 발명의 실시 예에 따른 복수의 플렉서블 디바이스가 연결부(130)를 통해 일방향으로 연결된 띠 형태로 형성되는 예를 설명하였으나, 얼마든지 상기 띠 형태에서 확장된 다른 형태로 플렉서블 디바이스들이 생성될 수 있음은 물론이다. 예를 들어 상기 복수의 플렉서블 디바이스들은, 일 방향으로 연결된 띠 형태 뿐만 아니라 가로 및 세로 방향으로 연결되는 시트 형태로 형성될 수도 있음은 물론이다.
도 6은 이처럼 본 발명의 실시 예에 따른 플렉서블 디바이스가 캐리어 웨이퍼 상에 시트 형태로 제작된 예를 도시한 것이다.
도 6을 참조하여 살펴보면, 도 6은 각각의 플렉서블 디바이스(650)들이 가로 및 세로 방향으로 다른 플렉서블 디바이스와 연결되어 매트릭스 형태 또는 시트 형태(이하 시트 형태)로 생성된 예를 보이고 있는 것이다. 이러한 경우 시트 형태로 생성된 상기 복수의 플렉서블 디바이스는 도 6에서 보이고 있는 바와 같이 하나의 릴리즈 태그(610)에 연결될 수 있다. 따라서 플렉서브 디바이스들이 분리되는 릴리즈 공정이 수행되는 경우, 릴리즈 태그(610)에 가깝게 형성된 순서로 적어도 하나의 플렉서블 디바이스가 순차적으로 캐리어 웨이퍼(400)로부터 분리될 수 있다.
도 7은 캐리어 웨이퍼로부터 본 발명의 실시 예에 따른 플렉서블 디바이스를 분리하기 위한 릴리즈 공정이 실제 사례를 도시한 예시도이다.
도 7을 살펴보면, 도 7의 (a)에서 보이고 있는 바와 같이 본 발명의 실시 예에 따라 띠 형태의 플렉서블 디바이스(100)들이 형성된 경우, 도 7의 (b)에서 보이고 있는 바와 같이 릴리즈 태그(150)를 핀셋을 이용해 캐리어 웨이퍼로부터 분리하는 과정이 수행될 수 있다. 그리고 도 7의 (c)에서 보이고 있는 바와 같이 릴리즈 태그(150)가 캐리어 웨이퍼로부터 분리되면, 릴리즈 태그(150)를 잡아당기는 과정이 수행될 수 있다. 따라서 도 7의 (c)에서 보이고 있는 바와 같이 릴리즈 태그(150)를 잡아당기면 긴 띠 형태의 플렉서블 디바이스(100)가 캐리어 웨이퍼로부터 분리된다. 하지만 이 과정에서 릴리즈 태그(150)가 손상될 수 있다.
한편 상기 릴리즈 태그(150)를 캐리어 웨이퍼로부터 분리하기 위한 방법으로, 핀셋을 이용하는 방법 외에 국부적으로 열을 가하는 방법, 트위저를 이용한 방법 등도 사용될 수 있다.
도 8은 본 발명의 실시 예에 따른 플렉서블 디바이스에서 릴리즈 태그를 제거하는 사례를 도시한 예시도이다.
도 8을 참조하여 살펴보면, 먼저 도 8의 (a)와 같이 릴리즈 공정을 통해 릴리즈 태그(150)가 손상될 수 있다. 그러면 손상된 릴리즈 태그(150)는 가위를 이용하여 제거하거나 레이저 등을 통해 제거할 수 있다. 이를 통해 도 8의 (c)에서 보이고 있는 바와 같이 릴리즈 태그(150)가 제거된 서로 연결된 띠 형태의 복수의 플렉서블 디바이스(800)를 제작할 수 있다.
도 9는 본 발명의 실시 예에 따른 플렉서블 디바이스 제조 방법에 따라 제작된 스트레인 게이지(strain gage)의 예를 도시한 것이다.
도 9에서 보이고 있는 바와 같이, 본 발명의 실시 예에 따른 플렉서블 디바이스 제조 방법에 따라 제작된 스트레인 게이지(900), 즉 플렉서블 스트레인 게이지(900)는 금속박막으로 형성된 기판(930) 상에 복수의 금속전극들(920)과 금속전극들 사이를 연결하도록 형성된 저항체(940)들을 포함하여 형성될 수 있다. 그리고 여러 개의 스트레인 게이지가 연결부(910)를 통해 서로 연결된 형태로 제작될 수 있다. 따라서 각 연결부(910)를 절단함으로써 각각의 스트레인 게이지로 분리할 수 있다.
도 10은 본 발명의 실시 예에 따른 플렉서블 디바이스 제조 방법에 따라 제작된 스트레인 게이지가 서로 다른 형태로 제작된 예들을 도시한 예시도이다.
먼저 도 10의 (a)에서 보이고 있는 바와 같이 플렉서블 스트레인 게이지의 금속박막 기판은 스트레인 게이지 모양(930a)으로 패터닝(도 10a)하여 제작될 수 있으며, 도 10의 (b)에서 보이고 있는 바와 같이 평판 형태(930b)로도 제작될 수 있다.
도 11은 본 발명의 실시 예에 따라 제작된 플렉서블 스트레인 게이지가 구조물에 접착된 예를 도시한 개념도이다.
도 11에서 보이고 있는 바와 같이, 본 발명의 실시 예에 따라 제작된 플렉서블 스트레인 게이지는 일반적인 유기물 형태의 접착제를 이용하여 구조물에 접착될 수 있다. 이는 본 발명의 실시 예에 따라 금속박막 기판으로 플렉서블 디바이스가 형성되는 경우, 금속박막 기판은 플라스틱 기판에 비해 고온 안정성이 우수하기 때문에, 도 11에서 보이고 있는 바와 같이 300도 이상의 고온에서 접착이 이루어지는 무기물 형태의 접착제를 이용하여 구조물에 접착할 수 있다.
도 12는 발명의 실시 예에 따라 제작된 플렉서블 스트레인 게이지로 형성된 압력 센서와 힘 센서의 예를 도시한 예시도이다.
먼저 도 12의 (a)는 본 발명의 실시 예에 따라 형성된 플렉서블 스트레인 게이지 압력 센서가 금속 구조물에 접착된 예를 보이고 있다. 도 12의 (b)는 본 발명의 실시 예에 따라 형성된 플렉서블 스으레인 게이지 힘 센서가 금속 구조물에 접착된 예를 보이고 있다.
예를 들어 힘 또는 압력이 전달되는 다이어프램(diaphragm)을 금속가공을 통해 제작한 후 그 위에 상기 본 발명의 플렉서블 디바이스 제조 방법에 따라 생성된 플렉서블 스트레인 게이지 압력 센서 또는 힘 센서를 접착할 수 있다. 특히 스트레인 게이지를 민감도가 우수한 반도체 물질로 제작할 경우 민감도가 우수한 반도체형 압력센서 또는 힘 센서를 제작할 수 있다.
한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다. 그러나 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석 되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 띠 형태로 생성된 복수의 플렉서블 디바이스
110 : 금속박막 기판 120 : 디바이스
130 : 연결부 150 : 릴리즈 태그

Claims (14)

  1. 캐리어 웨이퍼 상에 복수개 형성되며, 금속박막 기판과 상기 금속박막 기판 상에 적층되는 절연층, 및 상기 절연층 상에 형성되는 박막 디바이스를 포함하는 플렉서블 디바이스;
    상기 복수개 형성된 플렉서블 디바이스 중 일단에 위치한 플렉서블 디바이스와 연결되도록 형성되는 릴리즈 태그(release tag); 및,
    상기 릴리즈 태그가 당겨짐에 따라 상기 복수개의 플렉서블 디바이스가 순차적으로 상기 캐리어 웨이퍼로부터 분리되도록 상기 복수개의 플렉서블 디바이스 사이를 연결하는 복수의 연결부를 포함하는 것을 특징으로 하는 플렉서블 구조체.
  2. 제1항에 있어서, 상기 플렉서블 구조체는,
    상기 연결부에 의해 상기 복수개의 플렉서블 디바이스가 일방향으로 연결된 띠 형태를 가지는 것을 특징으로 하는 플렉서블 구조체.
  3. 제1항에 있어서, 상기 플렉서블 구조체는,
    상기 연결부에 의해 상기 복수개의 플렉서블 디바이스가 가로 및 세로 방향으로 연결된 시트 형태를 가지는 것을 특징으로 하는 플렉서블 구조체.
  4. 제1항에 있어서, 상기 절연층은,
    산화금속, 질화규소, 또는 산화규소로 이루어지는 것을 특징으로 하는 플렉서블 구조체.
  5. 제1항에 있어서, 상기 연결부 및 상기 릴리즈 태그는,
    상기 금속박막 기판이 일 방향으로 연장되어 형성되는 것을 특징으로 하는 플렉서블 구조체.
  6. 제1항에 있어서, 상기 금속박막 기판은,
    5 ~ 40μm 두께의 니켈-코발트(Ni-Co) 합금으로 이루어지는 것을 특징으로 하는 플렉서블 구조체.
  7. 제1항에 있어서, 상기 금속박막 기판은,
    특정 모양으로 패터닝(patterning)된 형태를 가지는 것을 특징으로 하는 플렉서블 구조체.
  8. 제1항에 있어서, 상기 릴리즈 태그는,
    상기 복수개의 플렉서블 디바이스의 양단에 각각 형성되는 것을 특징으로 하는 플렉서블 구조체.
  9. 캐리어 웨이퍼 상에 도금을 위한 시드층을 증착하는 제1 단계;
    상기 시드층위에, 디바이스가 적층될 제1 영역들과, 상기 제1 영역들 사이를 연결하는 복수의 제2 영역, 그리고 상기 복수의 제2 영역을 통해 서로 연결된 상기 제1 영역들의 양단 또는 일단에 형성될 적어도 하나의 릴리즈 태그 영역을 제외한 상기 캐리어 웨이퍼 상의 나머지 영역에, PR(Photo Resist)을 1차 코팅 및 패터닝(patterning)하는 제2 단계;
    상기 PR이 1차 코팅된 시드층 상부를 도금 후 상기 1차 코팅된 PR을 제거하여, 상기 제1 영역들 및 상기 복수의 제2 영역, 그리고 적어도 하나의 상기 릴리즈 태그를 포함하는 도금박막을 생성하는 제3 단계;
    상기 도금박막에 절연층을 증착하는 제4 단계;
    상기 절연층이 증착된 도금박막의 제1 영역들 각각에 박막 디바이스를 형성하고, 상기 도금박막에 상기 PR을 2차 코팅하는 제5 단계;
    상기 절연층을 에칭(etching) 및 상기 2차 코팅된 PR을 제거하는 제6 단계; 및,
    상기 적어도 하나의 릴리즈 태그로부터 가까운 순서대로 상기 박막 디바이스가 형성된 제1 영역들이 상기 캐리어 웨이퍼로부터 분리되도록, 상기 적어도 하나의 릴리즈 태그를 잡아당기는 제7 단계를 포함하는 것을 특징으로 하는 복수의 플렉서블 디바이스 제조 방법.
  10. 제9항에 있어서, 상기 제7 단계는,
    상기 적어도 하나의 릴리즈 태그를 먼저 상기 캐리어 웨이퍼로부터 분리하는 제7-1 단계;
    상기 박막 디바이스가 형성된 제1 영역들이 상기 캐리어 웨이퍼로부터 완전히 분리되도록 상기 분리된 적어도 하나의 릴리즈 태그를 잡아당기는 제7-2 단계;
    상기 캐리어 웨이퍼로부터 분리된 제1 영역들로부터 상기 적어도 하나의 릴리즈 태그를 분리하는 제7-3 단계; 및,
    상기 캐리어 웨이퍼로부터 분리된 제1 영역들 사이를 연결하는 상기 제2 영역들을 절단하여, 상기 캐리어 웨이퍼로부터 분리된 제1 영역마다 별개의 플렉서블 디바이스로 생성하는 제7-4 단계를 포함하는 것을 특징으로 하는 복수의 플렉서블 디바이스 제조 방법.
  11. 제9항에 있어서, 상기 박막 디바이스가 형성된 제1 영역들은,
    상기 제2 영역들을 통해 서로 일방향으로 연결된 띠 형태를 가지는 것을 특징으로 하는 복수의 플렉서블 디바이스 제조 방법.
  12. 제9항에 있어서, 상기 박막 디바이스가 형성된 제1 영역들은,
    상기 제2 영역들을 통해 서로 가로 및 세로 방향으로 연결된 시트 형태를 가지는 것을 특징으로 하는 복수의 플렉서블 디바이스 제조 방법.
  13. 제9항에 있어서, 상기 제1 영역은,
    특정 모양으로 패터닝(patterning)된 형태를 가지는 것을 특징으로 하는 복수의 플렉서블 디바이스 제조 방법.
  14. 제9항에 있어서, 상기 제2 영역은,
    절단이 용이하도록, 적어도 하나의 빈 공간을 포함하도록 형성되는 것을 특징으로 하는 복수의 플렉서블 디바이스 제조 방법.
KR1020180076615A 2018-07-02 2018-07-02 플렉서블 디바이스 및 그 디바이스의 제조 방법 KR102049176B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180076615A KR102049176B1 (ko) 2018-07-02 2018-07-02 플렉서블 디바이스 및 그 디바이스의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180076615A KR102049176B1 (ko) 2018-07-02 2018-07-02 플렉서블 디바이스 및 그 디바이스의 제조 방법

Publications (1)

Publication Number Publication Date
KR102049176B1 true KR102049176B1 (ko) 2019-11-26

Family

ID=68731322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180076615A KR102049176B1 (ko) 2018-07-02 2018-07-02 플렉서블 디바이스 및 그 디바이스의 제조 방법

Country Status (1)

Country Link
KR (1) KR102049176B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210157283A (ko) * 2020-06-18 2021-12-28 티피케이 터치 솔루션즈 (씨아먼) 인코포레이티드 전자 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045270A (ja) * 2004-07-26 2005-02-17 Sanyo Electric Co Ltd 回路装置の製造方法
KR20080079997A (ko) * 2007-02-28 2008-09-02 신꼬오덴기 고교 가부시키가이샤 배선 기판의 제조 방법 및 전자 부품 장치의 제조 방법
KR20160095718A (ko) * 2015-02-03 2016-08-12 주식회사 심텍 임베디드 인쇄회로기판 및 그 제조 방법
JP2017191283A (ja) * 2016-04-15 2017-10-19 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045270A (ja) * 2004-07-26 2005-02-17 Sanyo Electric Co Ltd 回路装置の製造方法
KR20080079997A (ko) * 2007-02-28 2008-09-02 신꼬오덴기 고교 가부시키가이샤 배선 기판의 제조 방법 및 전자 부품 장치의 제조 방법
KR20160095718A (ko) * 2015-02-03 2016-08-12 주식회사 심텍 임베디드 인쇄회로기판 및 그 제조 방법
JP2017191283A (ja) * 2016-04-15 2017-10-19 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210157283A (ko) * 2020-06-18 2021-12-28 티피케이 터치 솔루션즈 (씨아먼) 인코포레이티드 전자 장치
KR102442242B1 (ko) * 2020-06-18 2022-09-08 티피케이 터치 솔루션즈 (씨아먼) 인코포레이티드 전자 장치

Similar Documents

Publication Publication Date Title
JP7306594B1 (ja) 導電性フィルム、巻回体、接続構造体、及び接続構造体の製造方法
US20160370210A1 (en) Modular flexible sensor array
US7879691B2 (en) Low cost die placement
US20050005434A1 (en) Method, system, and apparatus for high volume transfer of dies
US20070158024A1 (en) Methods and systems for removing multiple die(s) from a surface
US20100109698A1 (en) Probe assembly arrangement
CN102548758A (zh) 薄板玻璃基板贴合体及其制造方法
EP1300890B1 (en) Thin film piezoelectric element and manufacturing method, and actuator unit using the same
US6445866B1 (en) Optical interconnection apparatus and method of fabricating same
WO2019222330A2 (en) Singulated electronic substrates on a flexible or rigid carrier and related methods
US20140353006A1 (en) Multilayer circuit board and method for manufacturing same
WO2019233171A1 (zh) 压力感应模组及其制作方法、电子设备
WO2010036305A1 (en) Method for assembling integrated circuits involving a release member.
US11269434B2 (en) Touch structure, manufacturing method thereof, and touch display device
KR102049176B1 (ko) 플렉서블 디바이스 및 그 디바이스의 제조 방법
JP2005078064A (ja) フレキシブルパネルの製造方法
KR102211774B1 (ko) 터치 스크린 패널의 제조 방법 및 이에 따라 제조된 터치 스크린 패널
CN111163590B (zh) 一种纯铜线路的制作方法
WO2018179703A1 (ja) マスク、マスクキット、製膜方法および製膜装置
JP2849191B2 (ja) プリント配線板の製造方法
US20200273719A1 (en) Integrated Circuits for Flexible Electronics Applications and High-Speed, Stamping-Based Methods of Attaching the Same to an Antenna or Other Substrate
CN113871526B (zh) 显示面板的制作方法及显示面板
CN207744229U (zh) 可挠式线路基板
US11414226B2 (en) Removable tabs and methods of making and using the same
EP4389944A1 (en) Electrochemical method for producing a nano- or micro-sheet element using an electrolyte membrane

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant