TW200921874A - Wiring substrate and method of manufacturing the same - Google Patents
Wiring substrate and method of manufacturing the same Download PDFInfo
- Publication number
- TW200921874A TW200921874A TW097137221A TW97137221A TW200921874A TW 200921874 A TW200921874 A TW 200921874A TW 097137221 A TW097137221 A TW 097137221A TW 97137221 A TW97137221 A TW 97137221A TW 200921874 A TW200921874 A TW 200921874A
- Authority
- TW
- Taiwan
- Prior art keywords
- wiring
- layer
- reinforcing member
- reinforcing
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09136—Means for correcting warpage
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
200921874 六、發明說明: 本申請案根據及主張2007年9月Π曰所提出之日本專 請案第2007-250807號之優先權,在此以提及方式併入該 專利申請案之整個内容。 【舍明所屬之技術領域】 本揭露係有關於-種佈線基板及—種製造該佈線基板之方 法。更特別地,本揭露係有關於-種藉由提供一加強構件至一 ,佈線構件所形成之佈線基板,該佈線構件係藉由在一支撑構件 上形成佈線層及絕緣層後移除該支標構件所形成,以及^ 於一種製造該佈線基板之方法。 【先前技術】 例如’已知藉由以佈線層能從—支撐構件_及紐使 佈線層從該切構縣狀賴 期望的佈線層來形成-佈線基板之方法,== 】安裝有電子零件之佈線基板的方法。在這樣的佈線基板製造方 法中’该支撐基板存在於形成一增層佈線層中。因此,可 =線層,而沒有失去良好的準確性。並且,在形成該增 =後,移除該支撐構件。因此,可達成該製造佈線基板 之變溥及電特性的改善。 槪 、圖1Α顯不一以此製造方法所製造之佈線基板的實施例。形 斤示之一佈線基板剛,以便藉由交替地堆積佈線 曰…錄層1(33來形成—佈線構件1Q1以及紐在該佈線 97137221 200921874 構件101之上部形成上電極墊107及在該佈線構件1〇1之下部 7成下電極墊⑽。並且,在該等上電極势1G7上分別形成一 焊料凸塊110,以及從一在該佈線構件1〇1之下表面上所形成 之防焊層109分別暴露該等下電極墊1〇8。 ^而’在從該佈縣板⑽完全移除該切構件後,該基板 本^_刚不_。結果,t如圖1B所示施加外力時, 可旎谷易使該佈線基板100變形。 咖-3讓3所揭露,已提出這樣的方法: 由黏者劑之類在該佈線構件1G1上提供—加強構件⑽, 圍形成有該驾:卜帝托叙1nr? ^ 副之If 區域,从_提聽佈線基板 在強度(以圖1A中之虛線來表示該加強構件_。 上的 因而這樣的配置無法;合二力之厚度,以及 Ο J變薄,該佈線基_之變薄時,:= 械強度(剛m , 1 …、忐k侍足夠的機 形。 备施加外力時容易使該佈線基板100變 【發明内容】 它處理上述缺點及上面所未描述之其 發明之〜沒有要求本發明克服上述缺點,以及因此,本 於' 不乾性具體例可以不克服任何上述問題。 疋本發明之一態樣提供一種能達成機械強度之改善同時
97137221 J 200921874 達成變薄之佈線基板,以及一種製造該佈線基板之方法。 依據本發明之一個或更多態樣,/種佈線基板包括:一佈線 構件,藉由堆積佈線層與絕緣層所形成;以及一框形加強構 件,内部具有一開口。該佈線構件係配置在該開口中,以及以 一黏著構件黏附該開口之内壁與該怖線構件之外周圍側辟。 依據本發明之一個或更多態樣,該佈線構件之至少—表面係 在相同於該加強構件之至少一表面的平面上。
依據本發明之一個或更多態樣,該加強構件包括:一梯矿 部’在該梯形部巾使該加強構件之〆表面相對於該佈線構件之 一表面突出。該佈線基板進-步包括:—散熱構件,該散熱構 件提供至該加強構件,以便覆蓋該佈線構件。 ‘、、、 依據本發明之-個或更多態樣,該加強構件包括:— 朝該開口之内侧延伸及以該黏著構件黏附至該佈線構件凸緣’ ⑷藉由在—支撐構件场積饰•盘絕 、、彖曰來形成—佈線構件;⑹從該佈線構件移除該支^、· (C)經由-黏著劑在—框形加強構件之開口中 :, 件,⑷安裝該加強構件與該佈線構件至—模具.α 5佈線構 加熱及施壓麵著劑來硬傾黏著劑。 、及(e)藉由 依據本發明之—個錢多紐,—種佈線基板包括 構件’藉由堆積佈線層與絕緣層所 布線 供於該等絕緣層中之至少—射。 及—力,構件,提 97137221 200921874 依據本發明之一個或更多態樣,粗化該加強構件之一表面。 依據本發明之-個或更多態樣,在—種製造—佈線基板之方 法中’該方法包括:⑷藉由在一支撐構件上堆積佈線層與絕 緣層來形成一佈線構件;以及(b)從該佈線構件移除該支撐構 件。在形成§亥專絕緣層中之任何一層中,步驟(a)包括下面連 續步驟:⑴提供-加強構件;(ii)提供_絕緣樹腊於該加強 構件上;以及(iii)藉由加熱及施壓__絲硬化該絕緣 fJ 樹脂,藉以形成該絕緣層於該加強構件上。 依據本發明,藉由树該佈線層與魏緣層_成之該佈線 構件係配置在該加強構件之開口中,其中使該加強構㈣成像 框架’以及以絲著構件使關σ之内壁與該佈線構件之外周 圍侧壁黏附在”此,將該佈線構件之—部分或全部放置 在該加強構射,以及目而據於在·線構件上堆疊該加強 構件之傳統配置’可達成該佈錄板之變_目的。並且,可 由樹脂覆蓋__件之側面,赌止水分㈣輕構件之側 面進入。結果,可改善該佈線基板之可靠性。 從下面敘m及申料利_,將鶴易 它態樣及優點。 +知 將更明顯易知本發明之上述 從下面更特刿敘述與下面圖式 及其匕態樣、特徵及優點。 【實施方式】 下面將參相相描述本發明之_性具體例。 97137221 200921874 _ = 2A及2B係依據本發明之第—具體例的一佈線基板ia之 丁〜圖圖2A係5亥佈線基板1A之剖面圖’以及圖2B係該佈 線基板1A之平面圖。 依據本,、體例之佈線基板1A大體上是由-佈線構件30及- $強構件5G所構成。如稍後在製造該佈線基板u之步驟中所 扣β佈、、’泉構件3Q係藉由堆積絕緣層卻、施、施及佈線 層 18、18a、18b、18c 所構成(見圖 5C)。 (!在該佈線構件3〇之一表面30a上提供做為第一連接端C1之 連接至„亥等第-佈線層18(在說明中亦稱為"連接塾18")之焊 ;斗凸兔29並且’在该佈線構件3〇之背面上形成一防焊層μ, =及在雜焊層22中提供開口 22X。從該等開σ 22χ分別暴 露做為第二連接端C2之第四佈線層18c。 該加強構件5G做為該佈線構件3G之加強件。可應用例如金 屬(銅!呂之類)、玻璃、陶兗、硬樹脂及鋼包疊片⑽等級為 ί; 即-4)做為該加強構件5〇之材料。 並且’該加強構件5G具有-框形形狀,在該框形形狀之十 心部分中形成-開π 5GX。該開σ視之形狀係形成對應於該 佈線構件30之外部形狀。具體上,此形狀係形成稍微大於該 佈線基板3〇之外部形狀。 以—熱固性黏著劑使該佈線構件30與該加強構件5〇連結在 一起。如以上所述’在該開口 之内壁與該佈線構件別之 外周圍側壁間提供微小空隙,以及在此空隙中提供—黏著劑 97137221 200921874 36(為了有助於 劑36之區域)、户在圖2中以誇大方式描述提供有該黏著 該敎固性黏宴卞情況中’該黏著劑36之類型並非偈限於 黏㈣卜 以及可以使用像紫外線硬化黏著劑等之其它 度t此:㈤物㈣犧%梅之厚 豕具體例之佈線基板1Α具有這樣的配f γ 強構件50之間σ ςΛν丄 狀樣的配置·在該加 、件30之厚度w丨提供該佈線構件30。並且,該佈線構 該佈線基JutT加強構件5〇之厚度勸Wl)。因此, <厚度魏等於該加_件5〇之厚度W2。 由二後::圖广斤述,在該相關技藝中之佈線基板10°係藉 果伊1太且< 101上堆疊該加強構件106所構成。因此,如 剛又=本_佈_ 1G1之_ _加強構件 因此^ 該佈線基請之厚度係表示為_)。 , 她於該傳統配置,依據本具_之佈線基板1A, '以该佈線構件30與該加強構件5〇彼 變薄之目的。在本_— _=2可達成 全放置在該加強構件50卜所以相較於為^料構件30完 3〇=ΓΓ舞件50之配置’可達成厚度之減少有該佈線構件 接下來,下面將描述一製造上述佈線基板Μ之方法 至圖6係描述一製造依據本發 ΰ 之方法的視圖。 弟频例的佈線基板1Α 97137221 200921874 在製造該佈線基板1A中,如圖3A所示,首先,準備一支斤 構件10。在本具體例中,使用一銅箔做為該支撐構件1〇。嗜 銅箔之厚度為例如35至ΙΟΟμιη。如圖3Β所示,在該支撐構件 10上形成一光阻膜16。例如,可使用一乾式膜做為該光阻膜 16。 ' 然後,如圖3C所示,藉由對該光阻膜16實施圖案化製程, 以在預定部分(對應於稍後所述之連接墊18的形成位置 0置)中形成開σ 16Χ。在此情況中,可以事先在像乾式膜之光 觸開口16Χ,以及然後可以將形成有該等開 口 16Χ之光阻膜16提供至該支撐構件1〇。 一接者,如圖4 Α所示,#由電_時使用該支撐構们 -=電層,在該支撐構件1〇上形成做為 芦 了…在該光阻膜16中所形成之開 该連接塾18,以及該連接塾18勤―墊面電 4 ϋ 主體26所構成。 25及一墊 '塾面電朗25具錢樣的結構:形成有-金膜 及一錄膜。為了形成該連接塾18 謂、一免膜 、德膜及该鎳膜,以形成該塾面電鑛 “金 電鑛在該墊面電鑛層25 , θ 卩及然後由 接者,如圖4β _,& 势主體26。 除亨井阻_ 式令形成該等連接塾18德,銘 除忒先_ 16。在此情況中, ⑽後,移 第一連接端C1。 ° 做為稍後所述之 97137221 200921874 然後’如圖μ _ 礼所示,在該支撐構件10上形成用以覆蓋該等 連接塾18之^ ^ " 年一絕緣層20。使用一像環氧樹脂、聚亞醯胺樹 月曰M々樹知椅料做為該第—絕緣層2〇之材料。在該支撐構 件10上叠合__ 树脂膜,以及藉由在130至150°C溫度下實施 一熱處理,同拉 守&壓該樹脂膜,來硬化該樹脂膜,以當做形成 該第一絕緣層9λ g 20之方法的一實施例。
接著’如圖仆π 一 Μ 所不,以雷射光束加工在該支撐構件1〇上所 形成之弟一維έ矣a。λ s、、彖層20中形成第一介層孔20Χ,以暴露該等連 接塾18。在卜|*此、 匕W況中,可以藉由以微影技術以圖案化一感光 性m曰膜而形成該第一絕緣層20。在另一情況中,可使用圖 案化一樹脂腹,士 ,, , 、〈方法,其中由網印(screen printing)在該樹 脂膜中提供該等開口。 …、:後如圖4E所示,形成經由該等第一介層孔2⑽連接至
在該支撐構件1G上所形成之連接墊18(構成該㈣—佈線層) 的第二佈線層l8a。該等第二饰線層18a係由綱㈣所製成及 係形成於該第-絕緣層2〇上。該等第二佈線層恤係以例如 半加成法所形成。 要°羊、'’田描述,首先,以無電鍍或濺鍍法在該等第一介層孔 20X中及在該第一絕緣層2〇上形成一銅種子層(未顯示/接 著,形成—具有職於該等第二佈線層18a ^口的光阻膜 (未顯示)。㈣,勤使職麵子層做為1賴電層之電 鍍分別在該光阻膜之開口中形成一銅層圖案(未顯示)。 97137221 10 200921874 除錢阻臈’以及紐,藉由使㈣物層圖案做 為一罩幕來敍刻該鋼種子層以獲得該等第二佈線層版。在此 T況中’除了上述半加成法之外’還可以使用像減成法之各種 佈線形成方法。 Γ /、、後如圖5A ’藉由重複相似於上述步驟之步驟,在該支 接構件=上形成用以覆蓋該等第二佈線層咖之第二絕緣層 2〇a接者,在该第二絕緣層2Qa之位於該等第二佈線層版 上的部分中形成第二介層孔2〇γ。然後,在該支標構件1〇之 ^絕2層20a上形成經由該等第二介層孔2〇γ分別連接至該 專第一佈線層18a之第三佈線層⑽。 ^著’在該支撐構件1G上形成用以覆蓋該等第三佈線層18b ^苐二絕緣層2〇b。然後,在該第三絕緣層施之位於 二佈線層18b上的部分中形成第三介層孔皿。接著,在該支 c. 撐構件1〇之第三絕緣層咖上形成經由該等第三介層孔2〇z 分別連接至該等第三佈線層18b之第四佈線層18c。 、後在。亥支撑構件1〇之第四佈線層此上形成提供有開 口 22X之防焊膜22。於是,從該防焊臈22中之開口 22χ所 暴露之第四佈線層18c做為該等第二連接端c2。在此情況中, ^該情況允許時,可以在該防焊膜22之開口挪中的第四佈 秦層18c上刀別形成—由鎳/金電鏟層所製成之接 圖10)。 〈見 在此方式中,在該切構件1G之連驗18(該等第一連接 97137221 11 200921874 螭ci)上分別形成一期望 該4-層增層佈線層(第1第=層/在上述實施例中,形成 料一心 第四佈線層18-18。)。然而,可以 /接著广係1或大於1之整數)增層佈線層。 可夢由使卿,移除_切構件之支細牛。 n)水溶液、氣化銅⑻水溶液、過硫酸 :==刻來實施該切構…移除。此 了 u兩在5亥寺連接墊18之畀 f 25, 之最外表面上形成該墊面電鍍層 等連接塾18及該第—絕緣層20選擇性地 山亥支撐構件H),因而可移除該讀構件Μ。結果,從該 ^一絕緣層2〇暴露做為該等第—連接端ci之連接塾18,以 =成藉由堆積該等佈線層18、一…該等絕緣 k 20a及20b所構成之佈線構件3〇。 、在此'U况中’如圖5C所示’可以使用這樣的配置:在該等 連接墊18上分別形成該烊料凸㈣(接合金屬)。當在從該第 一絕緣層20所暴露之連接墊18上印顺焊料及舰使上面印 刷有該焊料之構件3Q載人鱗胁efl⑽Μ·)及經 歷迴焊製程時,可獲得該焊料凸塊29。 當如上所述形成該佈線構件3()時,隨後實施連結該佈線構 件30與该加強構件5〇之製程。順便一提,如圖6A所概要顯 不,在該佈線構件30中所產生之應力或本身重量偶爾使已移 除該支撐構件10之佈線構件3〇彎曲。在下面敘述中,將在該
佈線構件30中造成彎曲之假設下來做描述。在圖6A至圖8D 97137221 12 200921874 中,為了方便說明,省略個別佈線層及個別絕緣層之說明,以 及以簡單方式描述該佈線構件3〇。 在連結該佈線構件30與該加強構件5〇中,首先,提供該黏 著劑36至該佈線構件30及該加強構件50中之至少—者Γ以 及並且將該佈線構件3〇放置在該加強構件5()之開口咖中。 在本具體财,如圖,描述在該加強構件50中所形成 之開口 50Χ的内壁上提供該黏著劑%之實施例。此時,該黏 ,著劑36係處於未硬化狀態,以及因此,由該黏著劑36將_ 線構件30暫時固定至該加強構件5〇。 在此情況中’經由該加強構件製造步驟形成該加強構件, 其令該加強構件製造步驟係與該佈線構件3〇之製造步驟分開 實施的步驟。當施用一金屬板(一銅板之類)時,例如,可藉由 對該銅板施加衝壓製程(press _ching 以形成動口 強構件50。 如圖6C所示,將暫時固定在一起之佈線構件30與加強構件 加安裝至一模具19。該模具19係由一上模咖、一下模⑽ 及一加熱設備(未顯示)所構成。在該模具19上形成一對應於 該佈線構件30與該加強構件5Q間所形成梯形部之突出部 1此。亚且’在該突出部19c之頂端部上形成一對應於提供該 等焊料凸塊29之位置的凹部19d。相 使該下模⑽形成像-平板。 在本具趙例中, 在該模具19中,將暫時固定在-起之佈線構件3〇與加強構 97137221 13 200921874 件50放置在該下模19b上,以及然後向下移動該上模19a。 因此,甚至當產生該佈線構件30之彎曲時,可藉由抵靠該佈 線構件30以施壓該上模19a之突出部19c來校正該佈線構件 30之彎曲,以及使該佈線構件30成為平坦。此時,因為在該 突出部19c之頂端上形成該凹部19d,所以絕不會使該等焊料 凸塊29變形。 圖6C顯示將該佈線構件3〇及該加強構件5〇安裝在該模具 f' 19上及由该上模19a校正該佈線構件30之彎曲的狀態。一曰 以此方式將該佈線構件3〇及該加強構件5〇安裝在該模具W 上,立即由該加熱設備對該黏著劑36施加一加熱製程,以及 因此’熱硬化該黏著劑36。於是,完全硬化該佈線構件3〇及 該加強構件50,以及製造該佈線基板u。
-化峰!“側做為一 一安裝一半導體晶片11 97137221 1A分割成個別片之步驟。 使用在該支撐構件10上所形成 :一半導體晶片11之晶片安裝表 14 200921874 面。然而,可以使用該第一絕緣層20側做為一連接至外部裝 置之外部褒置安裝表面’以及可以使用該第三絕緣層施側做 為該晶片安裝表面。 又,事先實施該加強構件50之開口 50χ的内表面之粗化製 程’以及然後提供該黏著劑36至該粗化内表面。因此,可在 對該黏著劑36施加該熱硬化製程中更確實地黏附該黏著劑加 與該加強構件50,以及可改善連結能力之可靠性。 Γ> 圖7Α至7Ε分別顯示各種佈線基板1Β至1F做為該第一具體 例之佈線基板1A的變型。在圖7中’相同元件符號依附至對 應於圖2至圖6所示之配置的配置’以及在此將省略它們的敛 述。 構成依據第-變型之圖7A所示之一佈線基板1β,使得該佈 線構件30之絲30a與該加強構件5〇之表面5如係形成於相 同平面(共面表面)上。因為以此方式所構成之佈線基板1B在 ϋ該表面上沒有不平坦,所以可輕易地實施對該佈線基板之 該表面所施加之製程(例如,在該等焊料凸塊29上安裝該半導 體晶片之安裝製程等)。在此,可以構成該佈線構件3〇之表面 30a及該加強構件50之表面咖,使得至少它們的一表面係在 相同平面上。 構成依據第二變型之圖7B所示之-佈線基板1C,使得在該 佈線構件30與該加強構件5〇間形成一使該佈線構件3〇變成 壓低之梯形部及並且以〜散熱構件6〇覆蓋在該開口 5〇χ中所 97137221 15 200921874 放置之佈線權·彳4· q η . 。特別地,構成本變型,使得當在該佈線 才上安裝該半導體晶片η時,互相熱連接該半導體晶片 11之背面與該散熱構件6〇。 ’散熱構件6G應該由具有良好熱導率之銅或 冑㈣是,該加強構件50亦應該是由相 50構件⑽之材料所形成。結果,可增加該加強構件 f: 、放熱構件6G間之機械連結能力,以及並且改善它們間 之熱連接。 式中’依據本變型之佈線基板ic,該散熱構件60可 =:r_u所產生之熱°因此,可達成該佈線基 口 m的改善。並且,因為由該散熱構件⑽封住該開
’所以該散熱構件6G可強化該加強構件5Q本身。因此, 相較於該等前述佈線基板1A 丨β 5亥佈線基板1C可進一步 提高機械強度。 =第三變型之圖7C所示之—佈線基板❿具有這樣的特 :加強構件51上形成一凸緣51γ。該凸緣別係與該 加強構件51整體形成,以朝—開口犯之内側延伸。並且, 2變型中’該凸緣51Υ係形成相對於在該加強構件Η中所 挺供之佈線構件30的表面30a。 該凸緣51Y在此方式中係形成至該加強構件51,以及因此 可增加該佈線構件30與該加強構件51間之相對面積。因而, 可增加在該佈線構件30與該加強構件51間所提供之黏著劑 97137221 16 200921874 36的面積。結果,可增加該佈線構件30與該加強構件μ間 之黏著劑36的黏著強度,以及可提高該佈線基板1D之可靠性。 又’因為該凸緣51Y係與該加強構件51整體形成,所以這 樣的凸緣51Y做為翼肋之型態及可增加該加強構件51之剛性 (形狀剛硬)。結果,可提高該加強構件51對該佈線構件3〇之 加固力,以及從此觀念可提高該佈線基板1D之可靠性。 依據第四變型之圖7D所示之一佈線基板1E具有實質上相同 於依據第二變型之圖7C所示之佈線基板Π)的配置。在該佈線 基板1D中,與該加強構件51整體形成之該凸緣51γ係構成相 對於《亥佈線構件3〇之表面3〇a。相反地,本變型之特徵在於. 在一加強構件52上所形成之一凸緣52Y係構成相對於該佈線 構件30之背面(該防焊層22)。依據本變型之佈線基板料 達成相似於依據第三變型之上述佈線基板1D的優點。 依據第五變型之圖7E所示之—佈線基板1F具有這樣的特 ,.提供該散熱構件6〇至先前依據第三變型所述之佈線基板 二以這樣的配置,像圖7請述之佈線基板1(:,可達成該熱 寺生之改善及該機械強度之改善。 _至8(:顯示—製造上述佈線基板❿之方法,以及圖仙 用員=製造上述佈線基板1E之方法。在此情況中,相似地使 =圖:至圖5。所示之佈線構件3〇的方撕^ 體例彻馨所述之佈_板_方法中), ―”有連結該佈線構件30至該加強構件51之步驟是不同 97137221 200921874 的。因此,在下面敘述中,將只描述連結該佈線構件3〇至該 等加強構件51及52之步驟。並且,在圖8所示之配置中,相 同元件付號依附至對應於圖3至圖6所示之配置的配置,以及 在此將省略它們的敘述。 在依據本具體例製造該佈線基板1D中,如圖8A所示,在嗜 加強構件51之開口 51X的内壁與凸緣51γ之内壁上提供該黏 著劑36,以連結該佈線構件3〇至該加強構件51。然後,從沒 有形成該凸緣51Υ之側將該佈線構件30安裝至該開口 51χ 中。於是,將該佈線構件30暫時固定至該加強構件51。 然後,如圖8Β所示,將暫時固定在一起之佈線構件3〇及加 強構件51安裝至該模具19中。構成在本變型中所使用之模具 19 ’以便可將該突出部i9c插入該凸緣51γ。 當在該下模19b上放置暫時固定在一起之佈線構件3〇及加 強構件51日夺,向下移動該上模19a及因而校正該佈線構件 G之弯曲。此時’在本變型巾,因為抵靠該凸緣51γ來推該佈線 構件30之外周圍,所以可實施該佈線構件3〇與該凸緣⑽間 之連結(黏著),而沒有失敗。然後,由該加熱設備對該黏著劑 36施加該加熱製程,以及因此完全固定該佈線構件3〇及動口 強構件5卜以便製造該佈線基板1D。圖%顯示從該模具μ 所取出之佈線基板1D。 、 又,如圖8D所示,在用以製造該佈線基板1E之模具μ中, 在該下模19b上形成被插入該凸緣52γ之突出部19卜因此, 97137221 18 200921874 该突出部此相對地向上施壓該佈線構件3G,以及然後可校
正_線構件30之彎曲。結果,相似於該佈線基板 可以高準雜製妨佈絲板1E。 U 接下來,下面將描述依據本發明之第二具 1G及-製造該輕^1G之綠。 布線基板 〇 圖9A及9B係顯示依據本發明之第二具體例的佈線基板IQ 之視圖以及圖11及圖12顯示一製造依據本發明之第-且體 例的佈線基板以方法。在圖9至圖12中,㈣元件= 附至對應於圖2至圖8所^配喊,从在此將省略它 們的敛述。 曰'先下面參考圖9來描述該佈線基板1G之配置。圖9A係 復曰曰接合有辨導體晶片u之佈線基板lG的剖面圖,以及圖 9B係顯示移除該佈線基板16之半導體晶片u的狀 圖。 U 依據本具體例之佈線基板1G大體上係由—佈線構件犯及一 加強構件53所構成。像該第一具體例,該佈線構件犯係藉由 堆積該等絕緣層20、20a及及該等佈線層18、衞'哪 及18c所構成。 /忒加強構件53做為該佈線構# 32之加強件。本具體例之特 徵在於:該加強構件53係提供至在該加強構件53上所形成之 複數個絕緣層20、20a及20b中之任何-層上。具體上,本具 體例之特徵在於:在該第一絕緣層2〇中嵌入該加強構件^。 97137221 19 200921874 可應用例如金屬(銅、鋁之類)、玻璃、陶瓷、硬樹脂或銅包 疊片(FR等級為FR-4)做為該加強構件53之材料。並且,在談 加強構件53中形成通孔53X,以對應於該等連接墊18之形成 位置。如® 9 B所示’使該等連接替! 8分別經由該等通孔娜 暴露至外部。之後,如圖9A所示,可將該半導體晶片覆曰e 接合至做為§亥等第一連接端C1之連接墊]8。 該加強構件53 _由該第1緣層2G岐於該佈線構件 32中。該第-絕緣層2〇係由一像環氧樹脂、聚亞酿胺樹脂之 類的熱固性樹1旨材料所製成。當提供該未硬化第-絕緣層2〇 至該加強構件53及然後硬化該第一絕緣層 曰 絕緣層2〇中提供該加強構件53。 了在料一 ,此=到該佈線構件32之厚度W3及該加強構件^之厚 度队。依縣具齡㈣線基板1G具錢樣軌置:在該佈 線構件32之第—絕緣層2〇中提供該加強構件53。又’該加 之厚度W4係設定成小於該佈線構件32之敍 W3(W4<W3)。囡,μ_ 4 ^ , 線基板1G之總厚度變成等於該佈 件32之厚度w 因此’相較於該傳統配置,依據本具體例之佈線基板1G, 由該佈線構件&細加祕件Μ彼此重疊之尺寸可達到變薄 之目的。在本具體例之情況中’因為將該加強構件53完全放 置在5亥佈線構件32中’所以相較於互相堆4該佈線構件32與 該加強構件53之配Κ達成厚度之減少有該加強構件53之 97137221 20 200921874 厚度w4。 圖9戶,之佈、線基板1G顯示在提供有該加強構件53之侧的 表厂、口安製。亥半導體晶片u之實施例。在此情況中,如圖10 所丁可在形成有該佈線基板1G之防焊層22之側的表面上安 裝該半導體晶片n。廿n ^ , 曰月11。並且’在連接該半導體晶片n與該佈線 基板1G_中’不僅可使用該覆晶接合,而且可使用圖1G所示之 打泉接°連接。此對於上述佈線基板1A至1F同樣是確實的, (、以及y在所有佈線基板1A至1F中之佈線基板30的兩個表面 上文表為半導體晶片11(電子元件之類)。在此情況中,為了 保護金屬線仏等之目的,在安裝有該半導體晶片11之表面 上形成一成型樹脂55(密封樹脂)。 接下來,下面將描述一製造上述佈線基板1G之方法。該第 -具體例中之㈣至圖4A所述之製程係相似於依據本具體例 之製造方法中的製程,以及因此,在此省略它們的敘述。 ° 如圖11A所示,在該支撑構件W上形成做為該等第-佈線 層之連接墊18,以及然後使用該黏著劑(未顯示)在該支撐構 件1〇上配置(固定)該加強構件53。圖11β顯示在該支撐構件 10上提供該加強構件53之狀態。 在該加強構件53之對應於該等連接墊18 、 又t成位置的位置 中形成該等通孔53X。如圖11C所示,在該支撐構件忉 置該加強構件53之情況中,從該等通孔53χ分姆露該^ 接墊18。並且,粗化該加強構件53之表面。可以考产、使用名 97137221 21 200921874 ===使,___ nlltTZ 5 53 至 構件53之風險的情況+ 構件ig上移動該加強 加強構件53。 _鐘_⑽崎·固定該 Γ 二:上所述’在該支撐構件1〇上放置該加強構件53,以及 接者如圖11D所示,在兮、 乂及 接整18及办_件5^=^上喊㈣覆蓋該等連 午53之弟一絕緣層2〇。使用像環氧 2〇 ίο上最人 2Q之方法的—實施例,在該支撐構件 孰理;^ 以及藉由在⑽至贏之溫度下施加一 …:里同日碰壓該樹脂膜來硬化該樹脂膜,藉以 一絕緣層20。 /驭忑第 在此方式中,闵盔— 脂膜,m 由加熱㈣施壓雜賴而來硬化該樹 、 甚至在該支撐構件10上放置該加強構件53之情3 第-絕緣層2。以覆蓋該加強構件53於其中:二 疋=读第-絕緣層20中嵌入該加強構件53。 、 所^成^圖加所示’由雷射光束加工在該支撐構件10上 接塾18。一」絕緣層2〇中形成第一介層孔2〇X以暴露該等連 法在該如圖12A所示,例如由該半加成法或該減成 牙孬件10上形成經由該等第一介層孔20X分別連接 97137221 22 200921874 至該等連接墊18之第二佈線層18a。 /然後’如圖126啦’藉—目似於上述倾之步驟,在 〆支樓構件二〇上化成個別絕緣層咖及施及個別佈線層⑽ 及18c接者在5亥支撺構件1〇上之第四佈線層Ik上形 設有該等開口 m之防烊層22。於是,從該防谭層22 口 22X所暴露之第四佈線層说做為該等第二連接端C2。 在此方式中在5亥支標構件1〇上之連接塾⑻該等第一連 接而^1)及4加強構件53上分別形成該期望增層佈線層。在 上述實施例中’形成該4'層增層佈線層(第-至第四佈線層18 至18c)。然而,可以形成一 η-層(η係大於等於1之整數)增 層佈線層。 接著’如圖12C所示,移除該支撐構件1〇。可藉由使用氣 化鐵(III)水溶液、銅(⑴水驗、過顧财溶液之類 的濕式則來實施該支撐構件1〇(該銅之移除。 ,此時,因為在鱗連接端18之最外表面上形成該塾面電錢 層25 ’所以可相對於該等連接塾18及該第一絕緣層2〇選擇 性地侧該支撐構件10,因而可移除該支撐構件1〇。結果, 從該第一絕緣層2Q暴露做為該等第—連接端C1之連接墊18, 以及形成藉由堆積該等佈線層18、18a、挪、此及該等絕緣 層20、20a、20b所構成之佈線構件32。並且,同時從該第一 絕緣層20暴露該加強構件53。 又,有利的是’賴使用不由該支撐構件1G之_劑所餘 97137221 23 200921874 加輪53娜。㈣ 劑所影響之材料時,可__= 構件53|=^件1G歡咖將該加強 ^黏,附至該支撐構件1G,或者可以在該支撐構件10上 '不以支撐構件Π)之侧劑影響之抗侧膜。 墊18上%=^所不’在上述製程結束後,可以在該等連接 墊18上H㈣焊料凸塊29(接合金屬)。
如以上所述,在本具體例之製造方法巾,在® 11B及llc中 所不’除了提供該加強構件53至該支樓構件1〇之步驟之外, 可在使用該切構1()形賴等佈線構件後實施移除該支撐構 件10之熟知製程。因此,可輕易地製造能達成變薄目的:佈 線基板1G ’而沒有製造設備之實質改變。 在上述第二具體财’顯補加強構件53從上面觀看時之 形狀係設定成小於該第一絕緣層2〇之形狀的實施例。然而, 該加強構件53從上面觀看時之形狀可以設定成相同於該第一 絕緣層20之形狀。 又,在上述第二具體例中,顯示在該佈線構件32之幾乎整 個表面(除了該等連· 18之形成位置之外)上形成該加強構 件53之實施例。然而,獅強構件53不是經常提供至該佈線 構件32之整個表面上’以及該加強構件53可以部分地提供至 需要強化之位置^並且,該加強構件53可以形成像框形形狀, 其中開口該等連接墊18(該等第一連接端)之形成區域。 97137221 24 200921874 雖然已參考某此+ & 纽明Ml 不卿所㈣請專補_界定之 Γ音ντ _麵式及細節方面實騎種變更。因 'J人所附申請專利範 範圍内之所有變更及修改。4在柄明之貫際精神及 【圖式簡單說明】 之問題的視圖躲34在相關技藝中之—佈線基板及該佈線基板 中==本發明之第一具體例的-佈線基板,其 圖;W佈祕板之剖面圖及圖2Β係該佈線基板之平面 板===造依據本發明之第—具體例的佈線基 圖 t
.J 之方製雜據本發明之第—具體例的佈線基板 圖 之二==造依據本發明之第一具體例的佈線基板 圖6A16D係顯示製造 之方法的刮面圖(#4); 巴7A至7E係顯示依據 一至第五變型的剖面圖; 依據本發明之第一具體例的佈線基板 本發明之第一具體例的佈線基板之第 肋係顯示製造依據本發明之第一具體例的佈線基板 97137221 25 200921874 之方法的變型之剖面圖; 圖9A及9B顯示依據本發明之第二具體例的一佈線基板,苴 中圖9A係騎使-何體“覆晶接合至該佈線基板之狀態 的剖面圖,以及圖犯係該佈線基板之平面圖; 圖10係顯示使一半導 具體例的佈線基板之^ 0曰片打線接合至依據本發明之第二 攸义狀態的剖面圖; 圖11A至11E係顯示一 、基板之方法的剖面m 讀縣發明之第二具體例的佈線 g 12A . 1〇 @及平面圖(#1);以及 圖12A112C係顯示 【主要元件符號說% 佈線基板 佈線基板 佈線基板 佈線基板 佈線基板 伟線基板 佈線基板 支擇構件 半導體晶片 金屬線 光阻膜 板之方法的剖面圖(岭)1^依據本發明之第二具體例的佈線基
1A
1B
1C
1D
1E
1F
1G 10 11 11a 16 97137221 26 200921874 16X 開口 18 佈線層 18a 佈線層 18b 佈線層 18c 佈線層 19 模具 19a 上模 (:19b 下模 19c 突出部 19d 凹部 20 絕緣層 20a 絕緣層 20b 絕緣層 20X 第一介層孔 tJ 20Y 第二介層孔 20Z 第三介層孔 22 防焊層 22X 開口 25 塾面電鍵層 26 墊主體 29 焊料凸塊 30 佈線構件 97137221 27 200921874 30a 表面 32 佈線構件 36 黏著劑 43 接觸層 50 加強構件 50a 表面 50X 開口 f、 51 加強構件 51X 開口 51Y 凸緣 52 加強構件 52X 開口 52Y 凸緣 53 加強構件 Ο 53X 通孔 55 成型樹脂 60 散熱構件 100 佈線基板 101 佈線構件 102 佈線層 103 絕緣層 106 加強構件
97137221 2S 200921874 107 108 109 110 Cl C2 Wl f) w2
Ws W4 上電極墊 下電極墊 防焊層 焊料凸塊 第一連接端 第二連接端 厚度 厚度 厚度 厚度 97137221 29
Claims (1)
- 200921874 七、申請專利範圍: 1. 一種佈線基板,包括: 一佈線構件,藉由堆積佈線層與絕緣層所形成;以及 一框形加強構件,内部具有一開口; 其中該佈線構件係配置在該開口中,以及以一黏著構件黏附 該開口之内壁與該佈線構件之外周圍侧壁。 2. 如申請專利範圍第1項之佈線基板,其中,該佈線構件之 f、 至少一表面係在相同於該加強構件之至少一表面的平面上。 3. 如申請專利範圍第1項之佈線基板,其中,該加強構件包 括: 一梯形部,在該梯形部中使該加強構件之一表面相對於該佈 線構件之一表面突出,以及 其中該佈線基板進一步包括: 一散熱構件,該散熱構件提供至該加強構件,以便覆蓋該佈 1/ 線構件。 4. 如申請專利範圍第1項之佈線基板,其中,該加強構件包 括: 一凸緣,朝該開口之内侧延伸及以該黏著構件黏附至該佈線 構件。 5. —種佈線基板之製造方法,該方法包括: (a)藉由在一支樓構件上堆積佈線層與絕緣層以形成一佈線 構件; 97137221 30 200921874 (b)從該佈線構件移除該支撐構件; 著劑在—強構件之開口中配置該佈線構 件; ⑷安裝該加賴件無佈線構件至—模具;以及 ⑹藉由加熱及施壓該黏著劑以硬化該黏著劑。 6. —種佈線基板,包括: 佈、、泉構件’藉由堆積佈線層與絕緣層所形成丨以及 一加強構件,提供於該等絕緣層中之至少-層中。 7. 如申請專利範圍第6項之佈線基板 ,其中,粗化該加強構 件之一表面。 & 一種佈線基板之製造方法,財法包括: (a) 藉由在-支撐構件上堆積佈線層與絕緣層以形成一佈線 構件;以及 (b) 從該佈線構件移除該支撐構件; 其中 ^ 在形成該等絕緣射之任何—層中,步驟⑷包括下面連續 (i)提供一加強構件; (η)提供-絕緣樹脂於該加_件上;以及 ,藉以 / (出)藉心熱及施齡纟__硬傾絕緣樹脂 形成該絕緣層於該加強構件上。 97137221 31
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007250807A JP5025399B2 (ja) | 2007-09-27 | 2007-09-27 | 配線基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200921874A true TW200921874A (en) | 2009-05-16 |
Family
ID=40506896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097137221A TW200921874A (en) | 2007-09-27 | 2008-09-26 | Wiring substrate and method of manufacturing the same |
Country Status (5)
Country | Link |
---|---|
US (1) | US20090084585A1 (zh) |
JP (1) | JP5025399B2 (zh) |
KR (1) | KR20090033004A (zh) |
CN (2) | CN101399248B (zh) |
TW (1) | TW200921874A (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI557855B (zh) * | 2011-12-30 | 2016-11-11 | 旭德科技股份有限公司 | 封裝載板及其製作方法 |
CN103379726A (zh) * | 2012-04-17 | 2013-10-30 | 景硕科技股份有限公司 | 线路积层板的复层线路结构 |
KR101369150B1 (ko) * | 2013-10-15 | 2014-03-04 | 주식회사 에스아이 플렉스 | 단차 지그를 이용한 인쇄공법 |
KR101776449B1 (ko) | 2014-09-27 | 2017-09-07 | 인텔 코포레이션 | 단방향성 가열을 갖는 강화 유리를 이용한 기판 휘어짐 제어 |
US11081371B2 (en) * | 2016-08-29 | 2021-08-03 | Via Alliance Semiconductor Co., Ltd. | Chip package process |
JP6693850B2 (ja) * | 2016-09-30 | 2020-05-13 | 新光電気工業株式会社 | キャリア基材付き配線基板、キャリア基材付き配線基板の製造方法 |
US11778293B2 (en) | 2019-09-02 | 2023-10-03 | Canon Kabushiki Kaisha | Mounting substrate to which image sensor is mounted, sensor package and manufacturing method thereof |
CN113131291B (zh) * | 2021-03-11 | 2023-05-12 | 东莞市晟合科技有限公司 | 一种搭载电子元器件的连接线及其制作方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3635219B2 (ja) * | 1999-03-11 | 2005-04-06 | 新光電気工業株式会社 | 半導体装置用多層基板及びその製造方法 |
EP1137332B1 (en) * | 1999-09-02 | 2006-11-22 | Ibiden Co., Ltd. | Printed wiring board and method of producing the same and capacitor to be contained in printed wiring board |
JP3492348B2 (ja) * | 2001-12-26 | 2004-02-03 | 新光電気工業株式会社 | 半導体装置用パッケージの製造方法 |
US7795714B2 (en) * | 2004-08-06 | 2010-09-14 | Supertalent Electronics, Inc. | Two step molding process secured digital card manufacturing method and apparatus |
JP2006179606A (ja) * | 2004-12-21 | 2006-07-06 | Nitto Denko Corp | 配線回路基板 |
JP3914239B2 (ja) * | 2005-03-15 | 2007-05-16 | 新光電気工業株式会社 | 配線基板および配線基板の製造方法 |
JP4526983B2 (ja) * | 2005-03-15 | 2010-08-18 | 新光電気工業株式会社 | 配線基板の製造方法 |
JP4619214B2 (ja) * | 2005-07-04 | 2011-01-26 | 日東電工株式会社 | 配線回路基板 |
CN1925148A (zh) * | 2005-08-29 | 2007-03-07 | 新光电气工业株式会社 | 多层配线基板及其制造方法 |
JP4452222B2 (ja) * | 2005-09-07 | 2010-04-21 | 新光電気工業株式会社 | 多層配線基板及びその製造方法 |
-
2007
- 2007-09-27 JP JP2007250807A patent/JP5025399B2/ja not_active Expired - Fee Related
-
2008
- 2008-09-17 KR KR1020080090916A patent/KR20090033004A/ko not_active Application Discontinuation
- 2008-09-23 US US12/236,118 patent/US20090084585A1/en not_active Abandoned
- 2008-09-26 TW TW097137221A patent/TW200921874A/zh unknown
- 2008-09-27 CN CN2008101488407A patent/CN101399248B/zh not_active Expired - Fee Related
- 2008-09-27 CN CN2011102042880A patent/CN102280435A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20090084585A1 (en) | 2009-04-02 |
JP5025399B2 (ja) | 2012-09-12 |
JP2009081358A (ja) | 2009-04-16 |
CN101399248B (zh) | 2011-12-28 |
CN102280435A (zh) | 2011-12-14 |
KR20090033004A (ko) | 2009-04-01 |
CN101399248A (zh) | 2009-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200921874A (en) | Wiring substrate and method of manufacturing the same | |
KR101011882B1 (ko) | 회로 장치 및 회로 장치의 제조 방법 | |
TW544823B (en) | Semiconductor device, its manufacturing method, and electronic apparatus | |
US9856135B2 (en) | Microelectronic interconnect element with decreased conductor spacing | |
KR100613791B1 (ko) | 회로 장치 및 그 제조 방법 | |
TW200924135A (en) | Wiring board, semiconductor device having wiring board, and method of manufacturing wiring board | |
TW200847348A (en) | Wiring board and its fabricating method | |
US20060043570A1 (en) | Substrate, semiconductor device, substrate fabricating method, and semiconductor device fabricating method | |
CN104576421A (zh) | 半导体器件和用于制造半导体器件的方法 | |
US8211754B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
TW200913844A (en) | Wiring board, method of manufacturing the same, and semiconductor device having wiring board | |
TW201146114A (en) | Manufacturing method of circuit board | |
TW200818343A (en) | Method for manufacturing semiconductor device | |
JP2010219477A (ja) | 電子部品内蔵配線基板の製造方法 | |
TW200532750A (en) | Circuit device and method for making same | |
TW571434B (en) | Semiconductor device and the manufacturing method of the same | |
TW200826267A (en) | Wafer level chip package and a method of fabricating thereof | |
JP3832641B2 (ja) | 半導体装置、積層型半導体装置及び半導体装置の製造方法 | |
JP2009004813A (ja) | 半導体搭載用配線基板 | |
TWI472272B (zh) | 以感光材料形成介電層半導體結構及其製造方法 | |
JP5061010B2 (ja) | 半導体モジュール | |
KR100997880B1 (ko) | 칩 내장 기판의 패드와 기판을 접속 제조하는 방법 및 이를적용한 다기능 인쇄회로기판 | |
TW201206266A (en) | Printed circuit board and method of manufacturing the same | |
TW201025516A (en) | Electronic component for wiring, method for manufacturing the electronic component, electronic device package to be used with the electronic component packaged therein, and method for manufacturing the electronic device package |