JP4518114B2 - 電子部品内蔵基板及びその製造方法 - Google Patents

電子部品内蔵基板及びその製造方法 Download PDF

Info

Publication number
JP4518114B2
JP4518114B2 JP2007193838A JP2007193838A JP4518114B2 JP 4518114 B2 JP4518114 B2 JP 4518114B2 JP 2007193838 A JP2007193838 A JP 2007193838A JP 2007193838 A JP2007193838 A JP 2007193838A JP 4518114 B2 JP4518114 B2 JP 4518114B2
Authority
JP
Japan
Prior art keywords
electronic component
substrate
insulating layer
manufacturing
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007193838A
Other languages
English (en)
Other versions
JP2009032824A (ja
Inventor
善一 金丸
博茂 大川
賢一 川畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2007193838A priority Critical patent/JP4518114B2/ja
Priority to US12/219,354 priority patent/US20090025961A1/en
Priority to AT08013360T priority patent/ATE516694T1/de
Priority to EP08013360A priority patent/EP2019574B1/en
Priority to CN2008101442121A priority patent/CN101355857B/zh
Publication of JP2009032824A publication Critical patent/JP2009032824A/ja
Application granted granted Critical
Publication of JP4518114B2 publication Critical patent/JP4518114B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10204—Dummy component, dummy PCB or template, e.g. for monitoring, controlling of processes, comparing, scanning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、電子部品内蔵基板及びその製造方法に関する。
近年、エレクトロニクス技術の進歩にともない、プリント配線基板の高密度化が求められ、配線パターンと絶縁層とを複数積層した多層プリント配線基板が広く用いられるようになっている。
従来、この種の用途に用いられるプリント配線基板は、生産性の向上を図るべく、複数個のプリント配線基板用の配線パターン群（配線層）を設けた例えば約３００〜５００ｍｍ四方のワークシート（集合基板）を、ダイシング等で個々に分割して複数のプリント配線基板（個別基板、個片、個品）を得る、いわゆる多数個取りによって製造されている。かかるワークシートは、通常、配線パターン及び絶縁層を交互にビルドアップすることにより多層化されている。そして、配線パターン等を、サブトラクティブ法又はアディティブ法にて形成し、絶縁層を、熱硬化性樹脂の熱硬化にて形成するのが一般的である。
上記従来のワークシートの製造においては、絶縁層形成時に応力が印加されるので、ワークシートの反りが不可避的に発生する。そこで、ワークシートの反りを抑制するために、例えば、特許文献１及び２には、ワークシート上に複数個のプリント配線基板用の配線パターン群（配線層）を設けるとともに、それら複数の配線パターン群を囲む枠状導電パターンを設け、これら配線パターン群及び枠状導電パターンを覆うように樹脂を塗布し硬化させる製法が提案されている。
特開平０９−１３５０７７号公報 特開２００５−１６７１４１号公報
一方、例えば携帯電話機等の携帯端末に代表される携帯機器には、単一又は複数の樹脂層からなる基板に、能動素子としてベアチップ状態の半導体素子（ダイ：Ｄｉｅ）が実装された、いわゆる電子部品内蔵基板が搭載されつつある。また、電子機器の高性能化及び小型化の要求に応えるべく、半導体ＩＣ等の能動素子やバリスタ、抵抗、コンデンサ等の受動素子を高密度で実装させるモジュール化が進んでいる。さらに近時は、能動素子や受動素子が搭載されたモジュールに対する薄型化への要求が殊更に高まっており、さらなる薄型化が急務となっている。
このような状況下、電子部品内蔵基板を製造するにあたり上記従来のワークシートの製法を適用したところ、期待に反し、電子部品内蔵基板の反りは抑制されず、むしろ、電子部品を内蔵しない基板の製造に比して、電子部品内蔵基板の反りは悪化傾向にあることが判明した。しかも、本発明者らの知見によれば、電子部品内蔵基板の厚さを５００μｍ以下、特に４００μｍ以下に薄型化した場合、ワークシート全体として数十ｍｍオーダーの過剰な反りが生じる傾向にあることが見出された。そして、このようなワークシートの過剰な反りが生じると、例えば、搬送不良、ビルドアップ時の位置精度の低下、表面実装時の実装位置精度の低下等の製造加工トラブルが発生し、歩留まりの低下を引き起こすばかりか、得られる電子部品内蔵基板の実装信頼性の低下を招いてしまう。
一方、支持部材を用いてワークシートを外部から把持する等して、基板形状を平坦に保持した状態で絶縁層を形成することにより、ワークシートの反りを抑制可能であると考えられる。しかしながら、この場合には、絶縁層の形成毎に挟持工程が必要となるので、製造加工プロセスが煩雑化して生産性及び経済性が低下してしまう。
そこで、本発明は、かかる事情に鑑みてなされたものであり、煩雑な工程を必要とせず低コストで反りの発生を抑制可能な、生産性及び経済性に優れる電子部品内蔵基板の製造方法、及び電子部品内蔵基板を提供することを目的とする。
上記課題を解決するために、本発明者らは、鋭意研究を重ねた結果、絶縁層形成時等において印加される熱に起因して生ずる熱膨張及び熱収縮の程度（度合い）が、電子部品の載置部（基体において電子部品が載置される領域）と非載置部（基体において電子部品が載置されていない領域）とで異なり、そのような言わば不均一な性状変化により、基板に印加される応力が不均衡化され、その結果として上述したような反りが生じてしまうことを見出し、本発明を完成するに至った。
すなわち、本発明による電子部品内蔵基板の製造方法は、基体を準備する工程と、その基体上に電子部品を載置する工程と、基体における電子部品の非載置部に、その電子部品の主材料と線熱膨張係数が同等の材料を主材料とする素体を載置する工程と、基体上に、電子部品及び素体を覆うように絶縁層を形成する工程と、基体及び／又は絶縁層に配線層を形成する工程とを有し、前記素体として、前記絶縁層中で占有する空間体積率が前記基体の外周方向に向かって小さくなるものを用いる、ことを特徴とする。
なお、本明細書において、「電子部品内蔵基板」とは、少なくとも１以上の電子部品が基体に設けられたものを意味し、上述した個別基板（個片）が複数形成されたワークシートの如き集合基板や、かかる個別基板（個片）が複数形成されたワークシートの集合基板（ワークボード）が含まれる。また、「電子部品内蔵基板」における電子部品は、基体の内部に埋め込まれていてもよく、外部に露出していてもよく、例えば、電気的接続のための端子等の配線構造が外部に一部露出していてもよい。さらに、「基体及び／又は絶縁層に配線層を形成する」とは、基体表面、基体裏面、絶縁層表面、及び絶縁層裏面のいずれか１箇所以上に、配線層（パターン）を形成することを意味する。
本製法においては、電子部品を基体上に載置するとともに、電子部品の非載置部に、その電子部品の主材料と線熱膨張係数が同等の材料を主材料とする、言わば電子部品のダミー部材として機能する素体を載置し、これら電子部品及び素体を覆うように絶縁層を形成する。このようにすると、その素体の線熱膨張係数が、電子部品の線熱膨張係数と同等又は略同等となるので、電子部品の非載置部全体（非載置エリア；基体と絶縁層のみの領域、又は基体と絶縁層と配線層の領域）の線熱膨張係数が、電子部品の載置部全体（載置エリア；製品エリアとなる領域）の線熱膨張係数と略同等となり、電子部品の載置部全体と非載置部全体とにおける熱膨張及び熱収縮の度合いの差異が低減され、略同程度とされる。その結果、絶縁層形成時に発生する不均一な内部応力が緩和され、電子部品内蔵基板の反りが抑制される。すなわち、本発明者の知見によれば、上記従来のワークシートの製法を単に適用した場合に反りが悪化するのは、電子部品の線熱膨張係数が基体や絶縁層、配線層の線熱膨張係数よりも小さいので、電子部品の非載置エリアと載置エリアとの線熱膨張係数の差が、電子部品を内蔵しない基板の製造に比して、より一層大きくなるためと推察される。かかる関係を改善するために、本製法では、非載置エリアの線熱膨張係数が製品エリアの線熱膨張係数と同様に小さくなるように、電子部品の非載置部に、電子部品の主材料と線熱膨張係数が同等の材料を主材料とする素体を載置している。しかも、上記素体は、絶縁層中で占有する空間体積率が基体の外周（外縁）方向に向かって連続的に又は段階的に小さくなるので、例えば樹脂を加圧硬化して絶縁層を形成する際に、電子部品の載置部の周辺領域から非載置部へ樹脂が流動し易くなる。したがって、電子部品に圧力を均等に印加させ易くなり、電子部品と絶縁層との密着性並びに電子部品内蔵基板の厚さの均等性及び平坦性が向上される。また、この場合は、上記の素体、配線層、絶縁層、電子部品等の間に存在・混入し得る気泡が効率的に排除される等して製造加工トラブルの発生を抑制でき、歩留まり及び実装信頼性を向上させ得る。
また、絶縁層内に設置される素体が電子部品内蔵基板の機械強度を向上させる内部構造体としても機能し、これにより、応力印加に抗して基板の形状変化が抑制されるので、電子部品内蔵基板の反りが更に抑制されるという相乗効果が奏される。そして、かくして得られる電子部品内蔵基板は、反りが抑制され基板強度が向上されたものとなるので、搬送、ビルドアップ、表面実装等の製造加工時のハンドリング性が向上し、製造加工トラブルの発生が抑制され、歩留まりが向上するとともに、実装信頼性が高められる。
また、本製法において、好ましくは、電子部品と略等間隔に素体を載置する。このように配置すると、基体全体において、電子部品とその電子部品の主材料を含む素体とが一様に配置されて、電子部品を取り囲む非載置部の線熱膨張係数及び機械強度が局所的に異なることなく（つまり、方向異方性なく）バランス良く平均化されるので、不均一な内部応力がより一層緩和されるとともに、基板強度がより一層向上されたものとなり、電子部品内蔵基板の反りがより一層抑制される。
さらに、本製法において、好ましくは、電子部品を取り囲むように素体を載置する。このように、素体を言わば枠状に配置すると、基体全体において、電子部品とその電子部品の主材料を含む素体とが一様に配置されて、電子部品を取り囲む非載置部の線熱膨張係数及び機械強度が局所的に異なることなく（つまり、方向異方性なく）バランス良く平均化されるので、不均一な内部応力がより一層緩和されるとともに、基板強度がより一層向上されたものとなり、電子部品内蔵基板の反りがより一層抑制される。
また、より好ましくは、電子部品及び素体を略同一平面上に載置する。このようにすると、基板面方向だけでなく基板厚さ方向の不均一な内部応力が緩和され易くなるので、電子部品内蔵基板の反りが更に一層効果的に抑制される。
さらに、本発明による電子部品内蔵基板は、上記本発明の製造方法によって有効に得られるものであり、基体と、基体上に載置された電子部品と、基体における電子部品の非載置部に載置されており且つその電子部品の主材料と線熱膨張係数が同等の材料を主材料とする素体と、これら電子部品及び素体を覆うように形成された絶縁層と、記基体及び／又は絶縁層に形成された配線層とを有し、前記素体は、前記絶縁層中で占有する空間体積率が前記基体の外周方向に向かって小さくなる、ことを特徴とする。
本発明の電子部品内蔵基板及びその製造方法によれば、基体における電子部品の非載置部に、電子部品の主材料と同等の材料を主材料とする素体を載置することにより、電子部品の載置部全体と非載置部全体との熱膨張及び熱収縮の度合いが均衡化され、しかも基板の機械強度が向上されるので、簡易な構成で加熱、冷却時の不均一な内部応力を緩和することができ、煩雑な工程を必要とすることなく電子部品内蔵基板の反りを抑制できる。これにより、搬送、ビルドアップ、表面実装等の製造加工時のハンドリング性を向上できるので、製造加工トラブルの発生を抑制でき、歩留まり及び実装信頼性を向上させることができる。
以下、本発明の実施の形態について、図面を参照して説明する。かかる実施の形態は、本発明を説明するための例示であり、本発明はその実施の形態のみに限定されるものではない。すなわち、本発明は、その要旨を逸脱しない限り、さまざまな変更実施が可能である。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。
（第１実施形態）
図１は、本発明による電子部品内蔵基板の第１実施形態の要部を示す概略断面図である。ワークシート１００は、碁盤目状に２×２の配列で計４個の個別基板をシート面内に包含する電子部品内蔵集合基板であり、略矩形状の基体１１の一方の面（図示上面）に絶縁層２１，３１を備え、絶縁層２１の内部の所定位置に電子部品４１及びチップ状ダミー部品５１（素体）が埋設されたものである。
基体１１は、絶縁層１２の両面に配線層（パターン）１２ａ，１２ｂが形成されたものであり、配線層１２ａ上に絶縁性の樹脂フィルムを真空圧着させることにより積層された絶縁層１３を有している。配線層１２ａと配線層１２ｂとは、絶縁層１２を貫通するビア１４を介して電気的に接続されている。また、絶縁層２１の一方の面（図示上面）には、配線層２１ａが形成され、配線層１２ａと配線層２１ａとは、絶縁層１３及び絶縁層２１を貫通するビア２４を介して電気的に接続されている。
絶縁層１２，１３に用いる材料は、シート状又はフィルム状に成型可能なものであれば特に制限されず使用可能であり、具体的には、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）、ポリフェニレエーテル（ポリフェニレンエーテルオキサイド）樹脂（ＰＰＥ，ＰＰＯ）、シアネートエステル樹脂、エポキシ＋活性エステル硬化樹脂、ポリフェニレンエーテル樹脂（ポリフェニレンオキサオド樹脂）、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂又はベンゾオキサジン樹脂の単体、又は、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも１種の金属を含む金属酸化物粉末を添加した材料、またさらには、これらの樹脂に、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料、或いは、これらの樹脂をガラスクロス、アラミド繊維、不織布等に含浸させ材料、等を挙げることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。
絶縁層２１，３１は、熱硬化性樹脂からなり、その樹脂材料としては、例えば、エポキシ樹脂、フェノール樹脂、ビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂、シアネートエステル系樹脂、ポリイミド、ポリオレフィン系樹脂、ポリエステル、ポリフェニレンオキサイド、液晶ポリマー、シリコーン樹脂、フッ素系樹脂等が挙げられ、これらを単独または複数組み合わせて使用することができる。また、アクリルゴム、エチレンアクリルゴム等のゴム材料や、ゴム成分を一部含むような樹脂材料であってもよい。さらに、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも１種の金属を含む金属酸化物粉末を添加した材料、またさらには、これらの樹脂に、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料、或いは、これらの樹脂をガラスクロス、アラミド繊維、不織布等に含浸させ材料、等を挙げることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。
図２は、電子部品４１の構造を概略的に示す斜視図である。この電子部品４１は、ベアチップ状態の半導体ＩＣ（ダイ）であり、略矩形板状をなす主面４１ａに多数のランド電極４２を有している。なお、図示においては、四隅にのみランド電極４２及び後述するバンプ４３（端子）を表示し、それ以外のランド電極４２の表示を省略した。また、電子部品４１の種類は、特に制限されるものではないが、例えば、ＣＰＵやＤＳＰのように動作周波数が非常に高いデジタルＩＣが挙げられる。
電子部品４１の裏面４１ｂは研磨されており、これにより電子部品４１の厚さｔ１（主面４１ａから裏面４１ｂまでの距離）は、通常の半導体ＩＣに比して薄くされている。具体的には、電子部品４１の厚さｔ１は、例えば２００μｍ以下、より好ましくは１００μｍ以下、特に好ましくは２０〜５０μｍ程度とされる。また、電子部品４１の裏面４１ｂは、薄膜化或いは密着性を向上させるべく、エッチング、プラズマ処理、レーザ処理、ブラスト研磨、バフ研磨、薬品処理等による粗面化処理を行うことが好ましい。
なお、電子部品４１の裏面４１ｂの研磨は、ウェハの状態で多数の電子部品４１に対して一括して行い、その後、ダイシングにより個別の電子部品４１に分離することが好ましい。研磨により薄くする前にダイシングによって個別の電子部品４１に切断分離した場合には、熱硬化性樹脂等により電子部品４１の主面４１ａを覆った状態で裏面４１ｂを研磨することもできる。
各ランド電極４２には、導電性突起物の一種であるバンプ４３（端子）が形成されている。バンプ４３の種類は、特に制限されず、スタッドバンプ、プレートバンプ、メッキバンプ、ボールバンプ等の各種のバンプを例示できる。図示においては、スタッドバンプを例示した。バンプ４３としてスタッドバンプを用いる場合には、銀（Ａｇ）や銅（Ｃｕ）をワイヤボンディングにて形成することができ、プレートバンプを用いる場合には、メッキ、スパッタ又は蒸着によって形成することができる。また、メッキバンプを用いる場合には、メッキによって形成することができ、ボールバンプを用いる場合には、半田ボールをランド電極４２上に載置した後、これを溶融させるか、クリーム半田をランド電極上に印刷した後、これを溶融させることによって形成することができる。また、導電性材料をスクリーン印刷し、これを硬化させた円錐状、円柱状等のバンプや、ナノペーストを印刷し、加熱によりこれを焼結させてなるバンプを用いることもできる。
バンプ４３に使用可能な金属種としては、特に限定されず、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）、ニッケル・クロム合金、半田等が挙げられ、これらのなかでは、接続性やマイグレーションを考慮すると金又は銅を用いることが好ましく、銅を用いることがより好ましい。バンプ４３の材料として銅を用いると、例えば金を用いた場合に比して、ランド電極４２に対する高い接合強度を得ることが可能となり、電子部品４１自体の信頼性が高められる。
バンプ４３の寸法形状は、ランド電極４２間の間隔（ピッチ）に応じて適宜設定することができ、例えば、ランド電極４２のピッチが約１００μｍである場合には、バンプ４３の最大径を１０〜９０μｍ程度、高さを２〜１００μｍ程度にすればよい。なお、バンプ４３は、ウェハのダイシングにより個別の電子部品４１に切断分離した後、ワイヤボンダーを用いて各ランド電極４２に接合することができる。
図３は、チップ状ダミー部品５１の構造を概略的に示す斜視図である。チップ状ダミー部品５１としては、電子部品４１の主材料と同等の材料を主材料とするものであれば特に制限されず、例えば、電子部品４１そのものの他、ＩＣやＬＳＩ等のベアチップ、キャパシタ、抵抗体、インダクタ等の各種ディスクリート部品の外観や素材を模擬（モックアップ）した製品出荷前検査やデモンストレーション、ハンダ付けトレーニング、ソルダリングテストや新製品基板開発等の性能検査に用いられるものが挙げられ、例えば、電子部品４１がＳｉ半導体ＩＣのダイであれば、Ｓｉ基板自体等の素材個品を用いてもよい。ここで、「主材料」とは、チップ状ダミー部材５１の構成材料のうち、５０質量％以上を占める材料を意味する。また、「同等の材料」とは、チップ状ダミー部材５１の主材料と、同一或いは同種の材料を意味する。図３に例示するチップ状ダミー部品５１は、いわゆるダミー半導体ＩＣであり、電子部品４１と同様に略矩形状の外形を有しており、その厚さｔ２（最厚部）は、電子部品４１の厚さｔ１よりも僅かに薄い程度が好ましい。
チップ状ダミー部品５１は、電子部品４１の線熱膨張係数の０．７〜１．３倍程度であることが好ましく、より好ましくは０．８〜１．２倍程度、更に好ましくは０．９〜１．１倍程度である。この種の用途に用いられる電子部品、基体、配線層及び絶縁層においては、一般的に、電子部品４１の線熱膨張係数α１が１〜８ｐｐｍ／Ｋ程度であり、上記の基体１１、各配線層又は各絶縁層の線熱膨張係数α３が１４〜２０（ｐｐｍ／Ｋ）程度であるので、チップ状ダミー部品５１の線熱膨張係数α２は、３〜１６（ｐｐｍ／Ｋ）であることが好ましい。
以下、図４乃至図１５を参照しながら、上記のワークシート１００として、電子部品４１を５つ内蔵する個別基板を、計４つ包含するものの製造方法について説明する。
まず、両面銅張ガラスエポキシをドリル穿孔し、さらに無電解メッキ、電解メッキを施した後、不要部分をエッチングにより除去する等の公知の手法を用いて、配線層（パターン）１２ａ，１２ｂ及びビア１４が形成された基体１１を準備する（図４）。ここでは、配線層１２ａ，１２ｂ及びビア１４からなる回路構成（群）を、目的とする個別基板に対応する４箇所に、各々離間して形成する。そしてさらに、基体１１の配線層１２ａ上に絶縁層１３を形成する（図５）。その後、上記の操作により得られる基体１１を、図示しないステンレス製のワークステージ上の所定位置に載置固定し、以降の工程を行う。
次に、基体１１の絶縁層１３上の製品エリアＳ１〜Ｓ４内の所定位置に、電子部品４１を載置する（図６及び図７）。ここで、製品エリアＳ１〜Ｓ４は、配線層１２ａ，１２ｂ及びビア１４等の回路構成（群）に基づいて画定される、個別基板の作製領域である。ここでは、上述したように、基体１１の４箇所に同一の回路構成（群）が形成されているので、これに対応して、２×２の碁盤目状に各々離間して配列された製品エリアＳ１〜Ｓ４及び格子状の非製品エリアＴ（製品エリアＳ１〜Ｓ４を除く領域）が画定されている（図６）。
さらに、基体１１の絶縁層１３上に、チップ状ダミー部品５１を載置する（図８及び図９）。ここでは、チップ状ダミー部品５１を、電子部品４１の非載置部である非製品エリアＴの所定位置に、電子部品４１と略等間隔に、複数の電子部品４１（群）を取り囲むように枠状に一様に載置する（図８及び図９）。また、電子部品４１とチップ状ダミー部品５１とは、基体１１の絶縁層１３上の同一平面に載置される（図９）。なお、チップ状ダミー部品５１の載置は、電子部品４１の載置に先行して行っても、電子部品４１の載置と同時に行なっても構わない。
その後、上記のように基体１１の絶縁層１３上に載置された電子部品４１及びチップ状ダミー部品５１を覆うように、絶縁層２１を形成する（図１０）。具体的には、未硬化又は半硬化状態の熱硬化性樹脂を、基体１１の絶縁層１３上に塗布し、熱を印加し硬化させることにより絶縁層２１を形成する。
次に、絶縁層２１の一部を除去して、電子部品４１のバンプ４３を露出させる（図１１）。この絶縁層２１の除去方法は、公知の手法を適宜選択することができ、具体的には、例えば、グラインダーを用いた研磨や、ブラスト処理、炭酸ガスレーザの照射等が挙げられる。
そして、公知の手法により、絶縁層１３，２１を貫通するビア２４を各々形成し（図１２）、次いで、サブトラクティブ法又はアディティブ法等の公知の手法により、絶縁層３１上に配線層２１ａを形成することにより、電子部品４１、バンプ４３、配線層２１ａ及び１２ａを、ビア１４，２４を介して電気的に接続する（図１３）。
その後、定法にしたがい、絶縁層２１上に絶縁層３１を形成することで、図１に示す構成のワークシート１００を得る。好ましくは、上述した絶縁層２１と同様に、熱硬化性樹脂である絶縁性エポキシ樹脂を絶縁層２１上に塗布し、熱を印加し硬化させることにより、絶縁層３１を形成する。
ここで、絶縁層２１，３１の形成は、未硬化又は半硬化状態の熱硬化性樹脂を塗布した後、熱を印加して半硬化させた後、プレス手段を用いて、硬化成形することが好ましい。このようにすると、配線層１２ａ，１２ｂ，２１ａ、絶縁層１２，１３，２１，３１、電子部品４１、チップ状ダミー部品５１間の密着性が向上する。この硬化プレス成形は、必要に応じ熱を印加しながら行ってもよい。すなわち、絶縁層２１，３１の形成には、種々の公知の手段を採用することができ、例えば、スクリーン印刷、スピンコーター等の手法の他、プレス、真空ラミネート、常圧ラミネート等も採用可能である。
また、本実施形態のように電子部品４１の厚さｔ１よりも薄いチップ状ダミー部品５１を用いた場合は、硬化プレス成形時に、未硬化（半硬化）樹脂が製品エリアＳ１〜Ｓ４から非製品エリアＴを通過して基体１１の外周方向へと流動し易くなる。よって、製品エリアＳ１〜Ｓ４に圧力を均等に印加させ易くなり、配線層１２ａ，１２ｂ，２１ａ、絶縁層１２，１３，２１，３１、電子部品４１、チップ状ダミー部品５１間の密着性が向上するとともに、ワークシート１００厚さ、製品エリアＳ１〜Ｓ４の厚みの均等性及び平坦性が向上される。さらには、配線層１２ａ，１２ｂ，２１ａ、絶縁層１２，１３，２１，３１、電子部品４１、チップ状ダミー部品５１間に存在・混入し得る気泡が効率的に排除される等して製造加工トラブルの発生を抑制でき、歩留まり及び実装信頼性を向上させることができる。
そして、上記のワークシート１００を、ダイシング等の公知の手法によって、製品エリアＳ１〜Ｓ４毎に分割することにより、各々の個別基板２００（電子部品内蔵基板）が得られる（図１４）。そして、得られた個別基板２００に、所望の電子部品を表面実装することにより、電子部品内蔵モジュール（電子部品内蔵基板）が得られる。その一例として、配線層６１ａ及び絶縁層３１を貫通するビア３４を形成するとともに抵抗やキャパシタ等の受動部品６１を設置した、電子部品内蔵モジュール２０１を図示する（図１５）。
上述したワークシート１００の製造方法においては、電子部品４１の主材料と同等の材料を主材料とするチップ状ダミー部品５１を非製品エリアＴに配置するので、製品エリアＳ１〜Ｓ４と非製品エリアＴとの間の熱膨張及び熱収縮の度合いの差異が低減され、絶縁層２１，３１形成時に発生する不均一な内部応力が緩和される。また、チップ状ダミー部品５１は、応力印加に抗して基板の形状変化を緩和する内部構造体として機能するので、基板強度が向上する。したがって、基板の反りの発生を効果的に抑制できる。
また、チップ状ダミー部品５１が、内部構造体として基板の形状変化を緩和するので、配線層２１ａや絶縁層３１のビルドアップ時、又は、受動部品６１の表面実装時等において、所望しない応力印加に抗して反りの発生を抑制できる。
さらに、電子部品４１と略等間隔にチップ状ダミー部品５１を載置するので、シート面内において方向異方性なく熱膨張及び熱収縮の度合いの差異を低減でき、方向異方性なく基板強度を向上できる。
さらに、電子部品４１を取り囲むようにチップ状ダミー部品５１を載置するので、シート面内において方向異方性なく熱膨張及び熱収縮の度合いを低減でき、方向異方性なく基板強度を向上できる。
しかも、チップ状ダミー部品５１を電子部品４１と同一平面に配置するので、基体１１厚さ方向の不均一な内部応力を緩和でき、反りの発生をより一層効果的に抑制できる。
一方、得られるワークシート１００は、反りが抑制され基板強度が向上されたものとなるので、搬送、ビルドアップ、表面実装等の製造加工時のハンドリング性が向上したものとなる。よって、かかるワークシート１００を用いることにより、以降における製造加工トラブルの発生を抑制できるようになり、歩留まりが向上するとともに、実装信頼性が向上する。
（第２実施形態）
図１６及び図１７は、本発明による電子部品内蔵基板の第２実施形態の概略構成を示す平面図及び断面図である。ワークシート３００は、図示の如く、ワークシートの周縁領域に配置された一部のチップ状ダミー部品５１に代えて、チップ状ダミー部品８１（素体）を備えること以外は、上記の第１実施形態のワークシート１００と同様に構成されたものである。チップ状ダミー部品８１は、図示の如く、基体１１の周縁領域に枠状に配置され、その枠内にチップ状ダミー部品５１が十字状に配置されている。チップ状ダミー部品８１は、チップ状ダミー部品５１よりも厚さが薄くされ、また、図示の如く、基体１１の外周方向へ向かって傾斜する傾斜面８１ａを有し、これにより、チップ状ダミー部品８１は、基体１１の外周方向へ向かって厚さが薄くなっている。
このようなチップ状ダミー部品５１，８１を用いても、上記第１実施形態と同様の作用効果が奏される。しかも、チップ状ダミー部品８１が、基体１１の外周方向へ向かって厚さが薄くなっている、言いえれば、絶縁層２１中で占有する空間体積率が基体１１の外周方向に向かって低減するので、絶縁層２１，３１の硬化プレス成形時に、未硬化（半硬化）樹脂が製品エリアＳ１〜Ｓ４から非製品エリアＴを通過して基体１１の外周方向へとより一層流動し易くなる。よって、製品エリアＳ１〜Ｓ４に圧力を均等に印加させ易くなり、配線層１２ａ，１２ｂ，２１ａ、絶縁層１２，１３，２１，３１、電子部品４１、チップ状ダミー部品５１間の密着性が向上するとともに、ワークシート１００厚さ、製品エリアＳ１〜Ｓ４の厚みの均等性及び平坦性が向上される。
（第３実施形態）
図１８及び図１９は、本発明による電子部品内蔵基板の第３実施形態の概略構成を示す平面図及び断面図である。ワークシート４００は、チップ状ダミー部品５１に代えて、チップ状ダミー部品９１（素体）を備えること以外は、上記の第１実施形態のワークシート１００と同様に構成されたものである。チップ状ダミー部品９１は、図示の如く、電子部品４１に比して、平面視における面積が小さく且つ断面厚さ（最厚部）が薄くされ、また、粗面化された天面９１ａを有する。
このようなチップ状ダミー部品９１を用いても、上記第１実施形態と同様の作用効果が奏される。その上、チップ状ダミー部品９１が、平面視における面積が小さく且つ断面厚さ（最厚部）が薄くされている、換言すれば、絶縁層２１中で占有する空間体積率が基体１１の外周方向に向かって低減するので、上記第２実施形態と同様の作用効果が奏される。しかも、チップ状９１が粗面化された面９１ａを有するので、絶縁層２１との密着性が高められ、チップ状ダミー部品９１の浮きや剥がれによる取り扱い時の強度低下や、切り出し時の絶縁層１３，２１の脱落や飛び散りを低下させることができ、取り扱い性の向上に寄与できる。
（第４実施形態）
図２０及び図２１は、本発明による電子部品内蔵基板の第４実施形態の概略構成を示す平面図及び断面図である。ワークシート５００は、図示の如く、外周に配置されたチップ状ダミー部品５１に代えて、第３実施形態にて用いたチップ状ダミー部品９１を備えること以外は、上記の第１実施形態のワークシート１００と同様に構成されたものである。このようにチップ状ダミー部品５１，９１を用いても、上記第１乃至第３実施形態と同様の作用効果が奏される。
なお、上記第１乃至第４実施形態では、電子部品４１として半導体ＩＣを内蔵する集合基板及び個別基板を説明したが、本発明は、かかる半導体ＩＣに代えて及び／又はかかる半導体ＩＣとともに、バリスタ、抵抗、コンデンサ、インダクタ、フィルタ、アンテナ、トランス等の電子部品を内蔵するものであっても同様に実施することができる。
以上説明した通り、本発明の電子部品内蔵基板及びその製造方法によれば、煩雑な工程を必要とせず低コストで且つ簡易な構成で、熱印加時に発生する不均一な内部印加を緩和し且つ基板強度を向上させることができ、これにより、反りの発生を効果的に抑制でき、生産性及び経済性並びに製品の信頼性を向上させることができるので、電子部品をモジュール化する際の更なる薄膜化に資することができるとともに、薄膜型の電子部品を内蔵する電子機器、装置、システム、各種デバイス等、特に小型化、薄膜化及び高性能化が要求されるもの、並びにそれらの製造に広く且つ有効に利用することができる。
本発明による電子部品内蔵基板の第１実施形態の要部を示す概略断面図である。 電子部品４１の概略構成を示す斜視図である。 チップ状ダミー部品５１の概略構成を示す斜視図である。 ワークシート１００を製造する手順の一例を示す工程図である。 ワークシート１００を製造する手順の一例を示す工程図である。 ワークシート１００を製造する手順の一例を示す工程図である。 図６におけるＶＩＩ−ＶＩＩ線に沿う断面図である。 ワークシート１００を製造する手順の一例を示す工程図である。 図８におけるＩＸ−ＩＸ線に沿う断面図である。 ワークシート１００を製造する手順の一例を示す工程図である。 ワークシート１００を製造する手順の一例を示す工程図である。 ワークシート１００を製造する手順の一例を示す工程図である。 ワークシート１００を製造する手順の一例を示す工程図である。 個別基板２００の概略構成を示す断面図である。 電子部品内蔵モジュール２０１の概略構成を示す断面図である。 本発明による電子部品内蔵基板の第２実施形態の概略構成を示す平面図である。 図１６におけるＸＶＩＩ−ＸＶＩＩ線に沿う断面図である。 本発明による電子部品内蔵基板の第３実施形態の概略構成を示す平面図である。 図１８におけるＸＩＸ−ＸＩＸ線に沿う断面図である。 本発明による電子部品内蔵基板の第４実施形態の概略構成を示す平面図である。 図２０におけるＸＸＩ−ＸＸＩ線に沿う断面図である。
符号の説明
１１…基体、１２，１３，２１，３１…絶縁層、１２ａ，１２ｂ，２１ａ，６１ａ…配線層、１４，２４，３４…ビア、４１…電子部品、４１ａ…主面、４１ｂ…裏面、４２…ランド電極、４３…バンプ、５１，８１，９１…チップ状ダミー部品（素体）、６１…受動部品、８１ａ…傾斜面、１００，３００，４００，５００…ワークシート（電子部品内蔵基板）、２００…個別基板（電子部品内蔵基板）、２０１…電子部品内蔵モジュール（電子部品内蔵基板）。

Claims (5)

  1. 基体を準備する工程と、
    前記基体上に電子部品を載置する工程と、
    前記基体における前記電子部品の非載置部に、該電子部品の主材料と線熱膨張係数が同等の材料を主材料とする素体を載置する工程と、
    前記基体上に、前記電子部品及び前記素体を覆うように、絶縁層を形成する工程と、
    前記基体及び／又は絶縁層に配線層を形成する工程と、
    を有し、
    前記素体として、前記絶縁層中で占有する空間体積率が前記基体の外周方向に向かって小さくなるものを用いる、
    電子部品内蔵基板の製造方法。
  2. 前記素体を載置する工程においては、前記電子部品と略等間隔に、前記素体を載置する、
    請求項１に記載の電子部品内蔵基板の製造方法。
  3. 前記素体を載置する工程においては、前記電子部品を取り囲むように、前記素体を載置する、
    請求項１又は２に記載の電子部品内蔵基板の製造方法。
  4. 前記素体を載置する工程においては、前記電子部品及び前記素体を、略同一平面上に載置する、
    請求項１乃至３のいずれか１項に記載の電子部品内蔵基板の製造方法。
  5. 基体と、
    前記基体上に載置された電子部品と、
    前記基体における前記電子部品の非載置部に載置されており、且つ、該電子部品の主材料と線熱膨張係数が同等の材料を主材料とする素体と、
    前記基体上に、前記電子部品及び前記素体を覆うように形成された絶縁層と、
    前記基体及び／又は絶縁層に形成された配線層と、
    を有し、
    前記素体は、前記絶縁層中で占有する空間体積率が前記基体の外周方向に向かって小さくなる、
    電子部品内蔵基板。
JP2007193838A 2007-07-25 2007-07-25 電子部品内蔵基板及びその製造方法 Active JP4518114B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007193838A JP4518114B2 (ja) 2007-07-25 2007-07-25 電子部品内蔵基板及びその製造方法
US12/219,354 US20090025961A1 (en) 2007-07-25 2008-07-21 Electronic component-embedded board and method of manufacturing the same
AT08013360T ATE516694T1 (de) 2007-07-25 2008-07-24 Leiterplatte mit integrierten elektronischen komponenten und herstellungsverfahren dafür
EP08013360A EP2019574B1 (en) 2007-07-25 2008-07-24 Electronic component-embedded board and method of manufacturing the same
CN2008101442121A CN101355857B (zh) 2007-07-25 2008-07-25 电子部件内置基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007193838A JP4518114B2 (ja) 2007-07-25 2007-07-25 電子部品内蔵基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009032824A JP2009032824A (ja) 2009-02-12
JP4518114B2 true JP4518114B2 (ja) 2010-08-04

Family

ID=40019399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007193838A Active JP4518114B2 (ja) 2007-07-25 2007-07-25 電子部品内蔵基板及びその製造方法

Country Status (5)

Country Link
US (1) US20090025961A1 (ja)
EP (1) EP2019574B1 (ja)
JP (1) JP4518114B2 (ja)
CN (1) CN101355857B (ja)
AT (1) ATE516694T1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8921705B2 (en) * 2008-11-28 2014-12-30 Ibiden Co., Ltd. Wiring board and fabrication method therefor
WO2012042668A1 (ja) * 2010-10-01 2012-04-05 株式会社メイコー 部品内蔵基板及び部品内蔵基板の製造方法
JP2013098410A (ja) * 2011-11-02 2013-05-20 Ibiden Co Ltd 多数個取り基板
KR101613912B1 (ko) * 2012-07-05 2016-04-20 가부시키가이샤 무라타 세이사쿠쇼 부품 내장 기판
CN204498488U (zh) * 2012-10-03 2015-07-22 株式会社村田制作所 元器件内置基板
JP2014107433A (ja) * 2012-11-28 2014-06-09 Ibiden Co Ltd 多数個取り基板
CN105224536A (zh) * 2014-05-29 2016-01-06 国际商业机器公司 划分数据库的方法和装置
KR102368069B1 (ko) 2014-10-22 2022-02-25 삼성전자주식회사 반도체 패키지의 제조 방법
KR102207272B1 (ko) * 2015-01-07 2021-01-25 삼성전기주식회사 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
WO2017147151A1 (en) * 2016-02-22 2017-08-31 The Charles Stark Draper Laboratory, Inc. Method of manufacturing an implantable neural electrode interface platform
JP6902633B2 (ja) * 2018-02-12 2021-07-14 株式会社Ｆｕｊｉ 装着精度測定用チップおよび装着精度測定用キット
JP7235379B2 (ja) * 2019-06-19 2023-03-08 住友電工デバイス・イノベーション株式会社 電子デバイスの製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11112114A (ja) * 1997-10-06 1999-04-23 Denso Corp プリント基板
JP2002016173A (ja) * 2000-06-30 2002-01-18 Mitsubishi Electric Corp 半導体装置
JP2002324973A (ja) * 2001-04-26 2002-11-08 Sumitomo Metal Electronics Devices Inc セラミック多層基板
JP2003347452A (ja) * 2002-05-27 2003-12-05 Tdk Corp 電子部品用構造物
JP2004071698A (ja) * 2002-08-02 2004-03-04 Hitachi Metals Ltd 半導体パッケージ
JP2004072032A (ja) * 2002-08-09 2004-03-04 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2004311598A (ja) * 2003-04-03 2004-11-04 Ngk Spark Plug Co Ltd 補強材付き基板、半導体素子と補強材と基板とからなる配線基板
JP2005251792A (ja) * 2004-03-01 2005-09-15 Fujitsu Ltd 配線基板およびその製造方法
JP2006261245A (ja) * 2005-03-15 2006-09-28 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2006261246A (ja) * 2005-03-15 2006-09-28 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770645B2 (ja) 1986-06-11 1995-07-31 日本電気株式会社 混成集積回路
US5844319A (en) * 1997-03-03 1998-12-01 Motorola Corporation Microelectronic assembly with collar surrounding integrated circuit component on a substrate
EP1098368B1 (en) 1999-04-16 2011-12-21 Panasonic Corporation Module component and method of manufacturing the same
WO2001024598A1 (fr) * 1999-09-27 2001-04-05 Matsushita Electric Industrial Co., Ltd. Procede et dispositif de montage de composants
JP2001284783A (ja) * 2000-03-30 2001-10-12 Shinko Electric Ind Co Ltd 表面実装用基板及び表面実装構造
JP3816380B2 (ja) * 2001-12-14 2006-08-30 富士通株式会社 吸熱用ダミー部品を備えた基板ユニット及びその製造方法
US8829661B2 (en) * 2006-03-10 2014-09-09 Freescale Semiconductor, Inc. Warp compensated package and method

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11112114A (ja) * 1997-10-06 1999-04-23 Denso Corp プリント基板
JP2002016173A (ja) * 2000-06-30 2002-01-18 Mitsubishi Electric Corp 半導体装置
JP2002324973A (ja) * 2001-04-26 2002-11-08 Sumitomo Metal Electronics Devices Inc セラミック多層基板
JP2003347452A (ja) * 2002-05-27 2003-12-05 Tdk Corp 電子部品用構造物
JP2004071698A (ja) * 2002-08-02 2004-03-04 Hitachi Metals Ltd 半導体パッケージ
JP2004072032A (ja) * 2002-08-09 2004-03-04 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2004311598A (ja) * 2003-04-03 2004-11-04 Ngk Spark Plug Co Ltd 補強材付き基板、半導体素子と補強材と基板とからなる配線基板
JP2005251792A (ja) * 2004-03-01 2005-09-15 Fujitsu Ltd 配線基板およびその製造方法
JP2006261245A (ja) * 2005-03-15 2006-09-28 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2006261246A (ja) * 2005-03-15 2006-09-28 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法

Also Published As

Publication number Publication date
EP2019574B1 (en) 2011-07-13
CN101355857A (zh) 2009-01-28
ATE516694T1 (de) 2011-07-15
US20090025961A1 (en) 2009-01-29
EP2019574A2 (en) 2009-01-28
JP2009032824A (ja) 2009-02-12
CN101355857B (zh) 2011-04-06
EP2019574A3 (en) 2009-07-08

Similar Documents

Publication Publication Date Title
JP4518114B2 (ja) 電子部品内蔵基板及びその製造方法
JP4518113B2 (ja) 電子部品内蔵基板及びその製造方法
JP4487271B2 (ja) 集合基板及びその製造方法
JP4661787B2 (ja) 配線基板とその製造方法
JP4277036B2 (ja) 半導体内蔵基板及びその製造方法
CN106328607B (zh) 半导体器件及其制造方法
KR101055509B1 (ko) 전자부품 내장형 인쇄회로기판
JP2003298005A (ja) 半導体装置およびその製造方法
US20120292778A1 (en) Embedded semiconductor power modules and packages
JP2016025281A (ja) 半導体装置及びその製造方法
JP2011151048A (ja) 電子部品の製造方法および電子部品
JP4324732B2 (ja) 半導体装置の製造方法
JP2010283300A (ja) 突起電極付き配線基板及び突起電極付き配線基板の製造方法
JP5097006B2 (ja) プリント配線基板及びその製造方法
JP2005123493A (ja) 配線基板及び素子実装基板
JP5013138B2 (ja) 集合基板及びその製造方法
JP2008147228A (ja) 配線基板及びその製造方法
JP2005191157A (ja) 半導体装置およびその製造方法
TWI248148B (en) Semiconductor device having heat dissipation layer cross-reference to related applications
JP2005235881A (ja) 半導体装置およびその製造方法
JP2013062424A (ja) 半導体装置の製造方法およびその方法により製造された半導体装置
JP2012069556A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100510

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4518114

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140528

Year of fee payment: 4