JP2012069556A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012069556A
JP2012069556A JP2010210571A JP2010210571A JP2012069556A JP 2012069556 A JP2012069556 A JP 2012069556A JP 2010210571 A JP2010210571 A JP 2010210571A JP 2010210571 A JP2010210571 A JP 2010210571A JP 2012069556 A JP2012069556 A JP 2012069556A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
wiring layer
manufacturing
sealing body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010210571A
Other languages
English (en)
Inventor
Taku Kamoto
拓 加本
Masayuki Miura
正幸 三浦
Soichi Honma
荘一 本間
Yusuke Takano
勇佑 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010210571A priority Critical patent/JP2012069556A/ja
Publication of JP2012069556A publication Critical patent/JP2012069556A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】半導体チップがモールド樹脂で覆われた封止体の反りが抑制される半導体装置の製造方法を提供すること。
【解決手段】支持体２３の表面に、第１の剥離層２４、第２の剥離層２５をこの順で形成する工程と、第２の剥離層２５の表面上に、配線パターン１７を含む配線層１２を形成する工程と、配線層１２の表面上に、複数の半導体チップ１１Ａ乃至１１Ｄを積層載置する工程と、複数の半導体チップ１１Ａ乃至１１Ｄを含む配線層１２の表面上にモールド樹脂体２２を塗布する工程と、モールド樹脂体２２を半硬化させる工程と、この状態で、配線層１２、複数の半導体チップ１１Ａ乃至１１Ｄ、モールド樹脂体２２を具備する封止体２９と、支持体２３と、を分離する工程と、封止体２９と支持体２３との分離工程の後に、モールド樹脂体２２を完全硬化させる工程と、を具備する半導体装置の製造方法。
【選択図】図１４

Description

本発明の実施形態は、半導体装置の製造方法に関する。
配線層の表面上に載置された半導体チップがモールド樹脂体によって封止された従来の半導体装置は、まず、支持体の表面上に、第１のＣｕ層、第２のＣｕ層を順に圧着し、この第２のＣｕ層の表面上に配線層を形成する。この後、配線層の表面上に半導体チップを載置し、載置された半導体チップを覆うようにモールド樹脂体を塗布し、モールド樹脂体を加熱して完全に硬化させる。モールド樹脂体の完全硬化後、モールド樹脂体を冷却し、モールド樹脂体によって半導体チップが封止された封止体と、支持体とを、第１のＣｕ層と第２のＣｕ層とをせん断することにより分離する。以上の方法により、従来の半導体装置は製造される。
しかし、支持体とモールド樹脂体との熱膨張収縮率の違いにより、上述の加熱、冷却工程を経ると、封止体に反りが発生する問題がある。この反り量が大きいと、その後の支持体と封止体との分離、分離後に封止体裏面に残された第２のＣｕ層のエッチング等が困難となる。
特開２００６−４１３７６号公報
本発明の実施形態は、この問題に鑑みてなされたものであり、半導体チップがモールド樹脂で覆われた封止体の反りが抑制される半導体装置の製造方法を提供することを目的とするものである。
本実施形態による半導体装置の製造方法は、支持体の表面に、第１の剥離層を形成する工程と、この第１の剥離層の表面に、第２の剥離層を形成する工程と、この第２の剥離層の表面上に、配線パターンを含む配線層を形成する工程と、この配線層の表面上に、半導体チップを、前記配線パターンと電気的に接続されるように載置する工程と、前記半導体チップを含む前記配線層の表面上に、熱硬化性樹脂を塗布する工程と、この塗布された前記熱硬化性樹脂を半硬化させる工程と、前記熱硬化性樹脂が半硬化された状態で、前記第１の剥離層と前記第２の剥離層とをせん断することにより、前記配線層、前記半導体チップ、および前記熱硬化性樹脂を具備する封止体と、前記支持体と、を分離する工程と、この前記封止体と前記支持体との分離工程の後に、前記熱硬化性樹脂を完全硬化させる工程と、を具備することを特徴とする方法である。
本発明の第１の実施形態に係る半導体装置の製造方法によって製造された半導体装置を示す垂直断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法であって、支持体の表面上に、第１の剥離層および第２の剥離層をこの順で形成する工程を示す、図１に相当する垂直断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法であって、第２の剥離層の表面上に、配線層を形成する工程を示す、図１に相当する垂直断面図である。 同じく、本発明の第１の実施形態に係る半導体装置の製造方法であって、第２の剥離層の表面上に、配線層を形成する工程を示す、図１に相当する垂直断面図である。 同じく、本発明の第１の実施形態に係る半導体装置の製造方法であって、第２の剥離層の表面上に、配線層を形成する工程を示す、図１に相当する垂直断面図である。 同じく、本発明の第１の実施形態に係る半導体装置の製造方法であって、第２の剥離層の表面上に、配線層を形成する工程を示す、図１に相当する垂直断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法であって、配線層の表面上に、半導体チップを載置する工程を示す、図１に相当する垂直断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法であって、配線層の表面上に、半導体チップを覆うモールド樹脂体を形成する工程を示す、図１に相当する垂直断面図である。 モールド樹脂体の加熱時間と、効果反応率と、の関係を模式的示すグラフである。 本発明の第１の実施形態に係る半導体装置の製造方法であって、封止体と支持体とを分離する工程を示す、図１に相当する垂直断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法であって、封止体裏面の第２の剥離層を除去する工程を示す、図１に相当する垂直断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法であって、モールド樹脂体および配線層を切断する工程を示す、図１に相当する垂直断面図である。 封止体の反り量の定義を説明するための説明図である。 封止体を形成する各工程と、各工程後の封止体の反り量と、の関係を示すグラフである。 図１の半導体装置を適用したモジュールを示す、図１に相当する垂直断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法によって製造される半導体装置を示す垂直断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法であって、第２の剥離層の表面上に、配線層を形成する工程を示す、図１６に相当する垂直断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法であって、配線層の表面上に、半導体チップを載置する工程を示す、図１６に相当する垂直断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法であって、配線層の表面上に、半導体チップを覆う樹脂体を形成する工程を示す、図１６に相当する垂直断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法であって、封止体と支持体とを分離する工程を示す、図１６に相当する垂直断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法であって、封止体裏面の第２の剥離層を除去する工程を示す、図１６に相当する垂直断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法であって、樹脂体および配線層を切断する工程を示す、図１６に相当する垂直断面図である。 図１６の半導体装置を適用したモジュールを示す、図１６に相当する垂直断面図である。
以下に、本発明の実施形態に係る半導体装置の製造方法について詳細に説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置の製造方法によって製造される半導体装置の要部を示す垂直断面図である。図１に示す半導体装置１０は、複数の半導体チップ１１Ａ、１１Ｂ、１１Ｃ、１１Ｄを内部に有する小型かつ薄型の半導体装置である。
複数の半導体チップ１１Ａ、１１Ｂ、１１Ｃ、１１Ｄは、例えば、第１の半導体チップ１１Ａ、第２の半導体チップ１１Ｂ、第３の半導体チップ１１Ｃ、および第４の半導体チップ１１Ｄからなる。第１の半導体チップ１１Ａ乃至第４の半導体チップ１１Ｄの表面には電極パッド（図示せず）が設けられている。
第１の半導体チップ１１Ａは、配線層１２の表面上に、ＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）からなる接着層１３を介して載置されている。同様に、第２の半導体チップ１１Ｂは、第１の半導体チップ１１Ａの表面上に、第３の半導体チップ１１Ｃは、第２の半導体チップの表面上１１Ｂに、そして、第４の半導体チップ１１Ｄは、第３の半導体チップの表面１１Ｃ上に、それぞれ電極パッド（図示せず）に重ならないように、ＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）からなる接着層１３を介して載置されている。
そして、各電極パッド（図示せず）間が、例えばＡｕワイヤ等の導体１４によって接続されることにより、各半導体チップ１１Ａ乃至１１Ｄは相互に電気的に接続されている。
なお、実際の半導体装置１０においては、２個〜１６個程度の半導体チップが積層されることが望ましいが、半導体チップの数は限定されない。
これらの半導体チップ１１Ａ乃至１１Ｄが積層される配線層１２は、表面電極１５、裏面電極１６、配線パターン１７、およびＶｉａ層１８が、絶縁膜１９で覆われたものである。表面電極１５は、この表面が絶縁膜１９の表面から露出するように形成されており、裏面電極１６は、この裏面が絶縁膜１９の裏面から露出するように形成されている。また、配線パターン１７は、絶縁膜１９の一部を介して上下方向に積層されており、配線パターン１７間、および配線パターン１７と裏面電極１６との間は、それぞれＶｉａ層１８を介して互いに電気的に接続されている。
また、配線層１２の絶縁膜１９は、複数の絶縁層が積層された構成である。図１に示す半導体装置１０において、絶縁膜１９は、第１の絶縁層２０Ａ、第２の絶縁層２０Ｂ、第３の絶縁層２０Ｃ、第４の絶縁層２０Ｄがこの順で積層された構成である。そして、表面電極１５は、第４の絶縁層２０Ｄの表面から露出するように形成されており、裏面電極１６は、第１の絶縁層２０Ａの裏面から露出するように形成されている。また、配線パターン１７は、第２、第３の絶縁層２０Ｂ、２０Ｃの表面上にそれぞれ形成されている。さらに、Ｖｉａ層１８の一方は、配線パターン１７直下の第２の絶縁層２０Ｂの表面から、裏面電極１６直上の第１の絶縁層２０Ａを貫通するように形成されており、Ｖｉａ層１８の他方は、第３の絶縁層２０Ｃ表面の配線パターン１７と、第２の絶縁層２０Ｂ表面の配線パターン１７と、の間の第３の絶縁層２０Ｃを貫通するように形成されている。
なお、後述のように、配線パターン１７およびＶｉａ層１８が電解めっき法によって形成される場合、配線パターン１７、およびＶｉａ層１８は、それぞれ、例えばＴｉ膜とＣｕ膜とがこの順で積層された電解めっき用のシード膜２１を含むものとなる。
配線層１２の表面から露出する表面電極１５の表面上には、各半導体チップ１１Ａ乃至１１Ｄの表面上に設けられた電極パッド（図示せず）と同様の電極パッド（図示せず）が形成されており、表面電極１５の表面上の電極パッド（図示せず）と、第１の半導体チップ１１Ａの表面上の電極パッド（図示せず）とは、例えばＡｕワイヤ等の導体１４によって、相互に電気的に接続されている。
このような配線層１２の表面上には、第１乃至第４の半導体チップ１１Ａ乃至１１Ｄを覆うように、熱硬化性樹脂からなるモールド樹脂体２２が形成されており、これによって、第１乃至第４の半導体チップ１１Ａ乃至１１Ｄは封止されている。
次に、図１に示される半導体装置１０の製造方法について説明する。この製造方法は、配線層１２を含み、複数の半導体チップ１１Ａ乃至１１Ｄが半硬化状態のモールド樹脂体２２で覆われた封止体２９を支持体２３上に形成した後、封止体２９から支持体２３を分離し、その後モールド樹脂体２２を完全硬化させることによって、封止体２９の反りの発生を抑制する方法である。以下に、この製造方法について、図２乃至図１２を参照して詳細に説明する。なお、図９を除く図２乃至図１２は、本発明の実施形態に係る半導体装置の製造工程を示す、図１に相当する断面図である。
まず、図２に示すように、支持体２３の表面に、第１の剥離層２４を圧着させる。続いて、第１の剥離層２４の表面に、第２の剥離層２５を同じく圧着させる。これらの第１の剥離層２４と第２の剥離層２５とは、これらの密着力が、後述する封止体２９を支持体２３上から引き上げることによってせん断される程度の弱い密着力を有するものである。
支持体２３は、例えば、ガラスクロス内蔵エポキシ系の有機材料からなる支持体である。支持体としては、他にもシリコン基板、ガラス基板等を用いてもよく、支持体の材料は限定されない。しかし、ガラスクロス内蔵エポキシ系の有機材料からなる支持体２３は、シリコン基板、ガラス基板等の一般的な基板と比較して安価であるため、好適に用いられる。
また、ガラスクロス内蔵エポキシ系の有機材料からなる支持体２３を適用した場合には、第１、第２の剥離層２４、２５としては、Ｃｕ層を適用することが好ましい。しかし、第１、第２の剥離層２４、２５は、例えばＴｉ層等であってもよく、第１、第２の剥離層２４、２５の材料は、相互の密着力が上述のように弱くなる材料であれば限定はされず、適用する支持体２３の材料を考慮して適宜選択すればよい。
次に、第２の剥離層２５の表面上に配線層１２を形成する。配線層１２の形成方法は如何なる製造方法によって形成されてもよいが、例えば以下のように形成される。
すなわち、まず、図３に示すように、第２の剥離層２５の表面上に裏面電極１６を形成し、続いて、この裏面電極１６を含む第２の剥離層２５の表面上に、裏面電極１６の表面の一部が露出する開口２６を有する第１の絶縁層２０Ａを形成する。
裏面電極１６は、例えば、第２の剥離層２５の表面上にレジスト膜をラミネートし、このレジスト膜に対して露光、現像することによりパターニングを行う。続いて、パターニングにより形成されたレジスト膜の開口に、例えばＮｉ、Ｐｄ、Ａｕをこの順でめっきする。これにより、裏面電極１６が形成される。なお、Ｎｉは例えば３μｍ、Ｐｄは例えば０．０３μｍ、Ａｕは例えば０．３μｍの厚さで形成されるが、特にＮｉは、３〜１０μｍの厚さを有するように形成されることが望ましい。
また、第１の絶縁層２０Ａは、例えば、次のように形成される。すなわち、上述のレジスト膜を除去した後、裏面電極１６を含む第２の剥離層２５の表面上に、フィルム状の第１の絶縁層２０Ａとなる絶縁材料をラミネートする。続いて、この第１の絶縁層２０Ａに対して露光、現像することによりパターニングを行う。これによって、開口２６を有する第１の絶縁層２０Ａが形成される。
次に、図４に示すように、第１の絶縁層２０Ａの表面上に、開口２７を有する第２の絶縁層２０Ｂを形成する。開口２７は、第１の絶縁層２０Ａの開口２６の直上に位置するように形成される。このような開口２７を有する第２の絶縁層２０Ｂの形成方法は、第１の絶縁層２０Ａの形成方法と同様である。
次に、図５に示すように、第１、第２の絶縁層２０Ａ、２０Ｂに形成された開口２６、２７内部にＶｉａ層１８を形成するとともに、Ｖｉａ層１８の表面上を含む第２の絶縁層２０Ｂの表面上に、配線パターン１７を形成する。
Ｖｉａ層１８および配線パターン１７は、例えばＣｕを電解めっきすることにより形成される。すなわち、まず、第１、第２の絶縁層２０Ａ、２０Ｂの開口２６、２７内部を含む第２の絶縁層２０Ｂの表面上に、電解めっき法に使用されるシード膜２１を形成する。次に、このシード膜２１の表面上に、形成されるＶｉａ層１８および配線パターン１７に対応した開口を有するレジスト膜を形成する。この後、レジスト膜から露出するシード膜２１の表面上に、電解めっき法によりＣｕを形成する。この後、レジスト膜を除去するとともに、不要のシード膜２１を除去する。これによって、Ｖｉａ層１８および配線パターン１７が形成される。
なお、レジスト膜および第１、第２の絶縁層２０Ａ、２０Ｂとなる絶縁材料は、それぞれフィルム状ではなく、液状のものであってもよい。
以上に説明した絶縁層の形成、開口の形成、配線パターン等の形成を、この順で、必要な配線パターンの層数だけ繰り返す。さらに、配線層１２の最上層となる絶縁層（本実施形態の場合には、第４の絶縁層２０Ｄ）に開口２８を形成し、この開口２８内に、表面電極１５を形成する。この表面電極１５は、例えばＮｉ、Ｐｄ、Ａｕをこの順で第４の絶縁層２０Ｄの開口２８にめっきすることにより形成される。なお、Ｎｉは例えば３μｍ、Ｐｄは例えば０．０３μｍ、Ａｕは例えば０．３μｍの厚さで形成されるが、特にＮｉは、３〜１０μｍの厚さを有するように形成されることが望ましい。
以上の工程を経ることにより、図６に示すように、第２の剥離層２５の表面上に、配線層１２が形成される。
次に、図７に示すように、配線層１２の表面に複数の第１の半導体チップ１１Ａを互いに離間した位置に、ＤＦＡからなる接着剤１３を介して載置する。続いて、これらの第１の半導体チップ１１Ａの表面上に、それぞれ第２、第３、第４の半導体チップ１１Ｂ、１１Ｃ、１１Ｄをこの順で、ＤＡＦからなる接着剤１３を介して積層載置する。さらに、第１乃至第４の半導体チップ１１Ａ乃至１１Ｄを載置した後、各半導体チップ１１Ａ乃至１１Ｄの電極パッド（図示せず）間を、例えばＡｕからなるワイヤ等の導体１４で接続する。これと同時に、第１の半導体チップ１１Ａの電極パッド（図示せず）と、配線層１２の表面から露出する表面電極１５の表面上に予め設けられた電極パッド（図示せず）とを、同様に、例えばＡｕからなるワイヤ等の導体１４で接続する。
次に、図８に示すように、第１乃至第４の半導体チップ１１Ａ乃至１１Ｄが載置された配線層１２の表面上に、全ての第１乃至第４の半導体チップ１１Ａ乃至１１Ｄが覆われるようにモールド樹脂体２２を塗布する。続けて、このモールド樹脂体２２を金型（図示せず）によって圧縮加熱することにより、モールド樹脂体２２を半硬化させ、この後にモールド樹脂体２２を冷却する。これにより、配線層１２の表面上に、複数の第１乃至第４の半導体チップ１１Ａ乃至１１Ｄを覆うモールド樹脂体２２が成形される。
なお、以降の説明において、配線層１２を含み、複数の第１乃至第４の半導体チップ１１Ａ乃至１１Ｄがモールド樹脂体２２で覆われたものを封止体２９と称す。すなわち、図８は、第２の剥離層２５の表面上に、封止体２９が形成された状態を示している。
ここで、モールド樹脂体２２の半硬化状態とは、金型（図示せず）からモールド樹脂体２２を取り出した際に、モールド樹脂体２２の形状が保たれる状態まで樹脂の硬化が進行した状態であるが、完全に硬化した状態ではない状態を意味する。この状態は、後述する第１の剥離層２４と第２の剥離層２５とのせん断工程において、封止体２９を引き上げることが可能な程度にモールド樹脂体２２が硬化した状態であるが、完全に硬化した状態ではない状態ともいえる。このような半硬化状態として、本願発明者等が実験した結果によると、本実施形態に係る製造方法に用いる場合は、モールド樹脂体２２の硬化反応率が５０〜７０％まで進行した状態が好ましいことを見出した。
図９は、このモールド樹脂体２２の硬化時間と、硬化反応率、すなわちモールド樹脂体２２の弾性率と、の関係を模式的に示したグラフである。図９の横軸は硬化時間を示し、縦軸は硬化反応率を示す。図９に示すように、モールド樹脂体２２の硬化反応率は、硬化時間に比例して進行するものではなく、硬化時間が早いうちは進行が早く、時間が経つにつれ、進行が遅くなることが分かる。従って、この関係を使用するモールド樹脂体ごとに求めて、硬化反応率を硬化時間で制御すれば良い。
すなわち、上述のモールド樹脂体２２の硬化反応率は、モールド樹脂体２２の図９に示す硬化特性を考慮し、常に硬化反応率が５０％〜７０％の範囲内になるように、例えば硬化時間をｔ１〜ｔ２の範囲で制御することにより実現することができる。これは、例えば、１５０℃でおよそ３０分だけ加熱することによって完全硬化するモールド樹脂体２２を、同温下においておよそ５分〜７分だけ加熱することにより、実現される。
なお、モールド樹脂体２２は、例えば酸無水物硬化系の熱硬化樹脂であり、この厚みは、１００μｍ〜５００μｍ程度であることが好ましい。また、モールド樹脂体２２を加熱硬化させるための加熱温度は、１２５℃〜１７５℃であることが望ましい。モールド樹脂体２２の硬化系は、酸無水物系以外にもビフェニル系、アミン系、フェノール系であっても良い。
次に、図１０に示すように、第１の剥離層２４と第２の剥離層２５とをせん断することにとり、封止体２９と支持体２３とを分離する。支持体２３と封止体２９との分離は、支持体２３を、吸引機構を有する吸着ステージ３０に吸着させた状態で、封止体２９を引き上げることにより行われる。封止体２９を引き上げたとき、第１の剥離層２４と第２の剥離層２５とは密着力が弱いため、これらの層間でせん断される。従って、封止体２９を引き上げたとき、吸着ステージ３０上には、支持体２３とともに第１の剥離層２４が残り、裏面に第２の剥離層２５を有する封止体２９が形成される。
なお、第１の剥離層２４と第２の剥離層２５とのせん断は、ガラスクロス内蔵エポキシ系の有機材料からなる支持体２３を適用し、第１、第２の剥離層２４、２５としてＣｕ層を適用した場合、常温の環境下で行うことが可能である。すなわち、加熱・冷却を行わずに、封止体２９と支持体２３とを分離することができるため、この工程において封止体２９に反りが発生することが抑制される。さらに、常温の環境下で封止体２９と支持体２３との分離が行われるため、モールド樹脂体２２等に耐熱性は要求されない。
次に、図１１に示すように、封止体２９の裏面の第２の剥離層２５を、例えばエッチング等の方法により除去する。この後、封止体２９を再度加熱し、モールド樹脂体２２を完全硬化（硬化反応率が１００％の状態）させ、この後にモールド樹脂体２２を冷却する。例えば上述のように、１５０℃でおよそ３０分だけ加熱することによって完全硬化するモールド樹脂体２２を適用した場合、１２５℃で１時間だけ加熱することにより、モールド樹脂体２２を完全硬化させることができる。モールド樹体２２の加熱温度は、１２５℃〜１７５℃であることが好ましい。
なお、第２の剥離層２５の除去工程と、封止体２９の完全硬化工程とは、必ずしもこの順である必要はなく、封止体２９を完全硬化させた後に、第２の剥離層２５を除去してもよい。
最後に、図１２に示すように、モールド樹脂体２２および配線層１２をスクライブラインに沿ってダイシングする。これにより、複数の薄型の半導体装置１０が一括して製造される。
以上に示される半導体装置１０の製造方法によれば、モールド樹脂体２２が半硬化状態で支持体２３を剥離し、支持体２３が分離された状態でモールド樹脂体２２を完全硬化させる。従って、封止体２９は、支持体２３の熱収縮による影響を受けることなく冷却される。よって、封止体２９に発生する反りを抑制することができる。このように、封止体２９の反りの発生は抑制されるため、上述の第２の剥離層２５の除去、および封止体２９のダイシングが可能となる。
実際に、上述の製造方法により封止体２９を製造した場合と、従来の製造方法により封止体を製造した場合と、において、各製造工程後の封止体２９の反り量を測定した。測定対象となる封止体２９は、ガラスクロス内蔵エポキシ系の有機材料からなる支持体２３（ガラス転移点１７２℃、軟化前の熱膨張率１５ｐｐｍ／℃）を適用し、この支持体２３上に、第１、第２の剥離層２４、２５となる第１、第２のＣｕ層を介して配線層１２が形成され、配線層１２の表面上には、３００μｍ程度の厚さのモールド樹脂体２２（ガラス転移点１４４℃、軟化前の熱膨張率８ｐｐｍ／℃）が、配線層１２の表面上に積層された複数の第１乃至第４の半導体チップ１１Ａ乃至１１Ｄの全てを覆うように形成されたものである。
なお、反り量は、封止体２９の外周上の複数点（ｎ点）と、封止体２９の一点が接触する仮想平面と、の距離の平均である。図１３は、反り量の定義を説明するための説明図である。図１３に示すように、反り量は、以下のように算出される。まず、封止体２９の一点Ｏが接触する仮想平面Ｌを設定する。次に、封止体２９の外周上の任意の複数点（ｎ点）を選び、これらの点と仮想平面Ｌとの距離Ｈｎをそれぞれ測定する。最後に、測定により得られた複数の距離Ｈｎに対して最少２乗法を適用し、平均を算出する。
図１４は、封止体２９を形成する各工程と、各工程後の封止体２９の反り量（ｍｍ）と、の関係を示すグラフである。図１４において、横軸は各製造工程を示し、縦軸は各製造工程後の封止体２９の反り量を示す。
図１４に示すように、従来の製造方法、すなわち、同図の点線で示される順に製造する方法（金型によるモールド樹脂体２２成形、モールド樹脂体２２完全硬化、支持体２３剥離、第２の剥離層２５（Ｃｕ層）エッチング、の順で製造する方法）の場合、各工程を経る毎に、封止体２９の反り量が大きくなり、第２の剥離層２５をエッチングした後の封止体２９の反り量は、およそ１１ｍｍになった。
これに対して、本実施形態に係る製造方法、すなわち、同図の実線で示される順に製造する方法（金型によるモールド樹脂体２２成形、支持体２３剥離、第２の剥離層２５（Ｃｕ層）エッチング、モールド樹脂体２２完全硬化、の順で製造する方法）の場合、各工程を経る毎に、封止体２９の反り量が大きくなったが、モールド樹脂体２２完全硬化後の封止体２９の反り量は、およそ９ｍｍであった。
すなわち、本実施形態に係る製造方法によれば、従来の製造方法と比較して、封止体２９に発生する反り量を抑制することが可能であることが分かった。
なお、本実施形態に係る製造方法、および従来の製造方法において、支持体２３の剥離直後には、封止体１９の反り量が大きくなった。この理由は、支持体２３の剥離により、封止体２９を支持する部材が存在しなくなったためであると考えられる。
なお、以上の製造方法によって製造された半導体装置１０は、実際には、例えば以下のモジュールに適用される。図１５は、図１に示す半導体装置１０を適用したモジュールを示す、図１に対応した断面図である。図１５に示すモジュールは、図１に示す複数の半導体装置１０、および受動素子３１がプリント基板３２の表面上に搭載されるとともに、これらがモールド樹脂体３３で封止されたものである。
プリント基板３２は、例えばシリコン等からなる基板３４の表面上および裏面上に、所望の配線パターン３５等が形成されるとともに、基板３４中に、能動素子３６が埋め込まれたものである。
プリント基板３２は、より具体的には以下の通りである。すなわち、基板３４中には、例えばトランジスタ等の能動素子３６が埋め込まれている。この能動素子３６は、その裏面に、電極３７が露出する絶縁膜３８を有するものである。そして、基板３４の表面から、電極３７とともに絶縁膜３８が露出するようにして、基板３４中に埋め込まれている。
能動素子３６が埋め込まれた基板３４の表面上および裏面上には、それぞれ配線パターン３５が形成されている。これらの配線パターン３５は、基板３４の貫通孔の内壁に設けられたＶｉａ層３９を介して電気的に接続されている。さらに、基板３４の表面上に形成された配線パターン３５の一部は、能動素子３６の電極３７に電気的に接続されている。
このような配線パターン３５を含む基板３４の表面上および裏面上、および貫通孔の内部には、絶縁膜４０が形成されている。
基板３４の表面側の絶縁膜４０の表面上には、配線パターン３５に接続された表面電極４１が形成されており、基板３４の裏面側の絶縁膜４０の表面上には、配線パターン３５に接続された裏面電極４２が形成されている。
さらに、基板３４の表面側の絶縁膜４０の表面上、および基板３４の裏面側の絶縁膜４０の表面上には、上述の表面電極４１および裏面電極４２が露出するようにソルダーレジスト膜４３が形成されている。
なお、表面電極４１の一部は、配線パターン３５の一部を介して、能動素子３６の電極３７に電気的に接続されている。
以上に説明したプリント基板３２の表面上には、上述のように、図１に示す複数の半導体装置１０が搭載されている。複数の半導体装置１０は、それぞれが図１に示される状態から上下反転された状態で、プリント基板３２の表面上に、ＤＦＡ等の接着剤４４を介して積層されている。この際、複数の半導体装置１０は、図１５においては図示を省略するが、図１に示される裏面電極１９が上面から露出するように積層されている。
各半導体装置１０の裏面電極１６の表面上（図１の裏面電極１６の裏面上に相当）には、第１乃至第４の半導体チップ１１Ａ乃至１１Ｄの電極パッド（図示せず）と同様の電極パッド（図示せず）が形成されている。そして、各電極パッド間、および、最下層の半導体装置１０の電極パッドとプリント基板３２の表面電極４１との間は、例えばＡｕワイヤ等の導体４５によって相互に電気的に接続されている。
また、プリント基板３２の表面上には、受動素子３１が、プリント基板３２の表面電極４１に電気的に接続されるようにして搭載されている。なお、この受動素子３１は、例えば抵抗、キャパシタ、インダクタ等である。
このように複数の半導体装置１０および受動素子３１が搭載されたプリント基板３２の表面上には、装置１０および受動素子３１を覆うようにモールド樹脂体３３が形成されており、これによって封止されている。
また、上述のプリント基板３２の裏面電極４２の表面上には、それぞれ例えば半田ボール等の外部電極４７が形成されている。
図１５に示されるモジュールは、図１の半導体装置１０を製造した後、複数の半導体装置１０を、プリント基板３２の表面上に、接着剤４４を介して積層する。これと同時に、プリント基板３２の表面上には、受動素子３１を実装する。この後、プリント基板３２の表面上に、複数の半導体装置１０、および受動素子３１を覆うようにモールド樹脂３３を形成し、プリント基板３２の裏面に外部電極４７を搭載する。図１５に示すモジュールは、以上のように製造される。
（第２の実施形態）
図１６は、本発明の第２の実施形態に係る半導体装置の製造方法によって製造される半導体装置の要部を示す垂直断面図である。図１６に示す半導体装置５０は、配線層５１の表面に半導体チップ５２が、いわゆるフリップチップ実装されており、この半導体チップ５２が樹脂体５３で覆われたものである。以下に、この半導体装置について説明する。
図１６に示すように、半導体チップ５２は、外部電極である複数の金属バンプ５４がチップ５２の裏面に配列形成されたものである。この半導体チップ５２は、それぞれの金属バンプ５４が、後述する配線層５１の表面から露出する表面電極５５に接触するように、配線層５１上にフリップチップ実装されている。
各金属バンプ５４は、例えば、ＳｕＡｇからなる２０μｍ径のものであり、このような複数の金属バンプ５４が、例えば、４０μｍのピッチで半導体チップ５２の裏面上の周辺部に形成されている。なお、各金属バンプ５４は、ＳｕＡｇ以外に、Ａｕ、Ｓｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｉｎ、Ｇｅ、Ｎｉ、Ｐｄ、Ｐｔ、Ｐｂ等からなるものであってもよい。
このような半導体チップ５２が実装される配線層５１は、表面電極５５、裏面電極５６、多層にわたって形成された複数の配線パターン５７、および上下方向において隣接する配線パターン５７間、若しくは配線パターン５７と裏面電極５６とを相互に電気的に接続するＶｉａ層５８が、絶縁膜５９で覆われたものである。表面電極５５は、この表面が絶縁膜５９の表面から露出するように形成されており、裏面電極５６は、この裏面が絶縁膜５９の裏面から露出するように形成されている。
また、配線層５１の絶縁膜５９は、複数の絶縁層が積層された構成であり、図１６に示す半導体装置５０において、絶縁膜５９は、第１の絶縁層６０Ａ、第２の絶縁層６０Ｂ、第３の絶縁層６０Ｃ、および第４の絶縁層６０Ｄがこの順で積層された構成である。そして、表面電極５５は、第４の絶縁層６０Ｄの表面から露出するように形成されており、裏面電極５６は、第１の絶縁層６０Ａの裏面から露出するように形成されている。また、配線パターン５７は、第２、第３の絶縁層６０Ｂ、６０Ｃの表面上にそれぞれ形成されている。さらに、Ｖｉａ層５８の一方は、配線パターン５７直下の第２の絶縁層６０Ｂの表面から、裏面電極５６直上の第１の絶縁層６０Ａを貫通するように形成されており、Ｖｉａ層５８の他方は、第３の絶縁層６０Ｃ表面の配線パターン５７と、第２の絶縁層６０Ｂ表面の配線パターン５７と、の間の第３の絶縁層６０Ｃを貫通するように形成されている。
なお、配線パターン５７およびＶｉａ層５８が電解めっき法によって形成される場合、配線パターン５７、およびＶｉａ層５８は、それぞれ、例えばＴｉ膜とＣｕ膜とがこの順で積層された電解めっき用のシード膜６１を含むものとなる。
このような配線層５１の表面上には、半導体チップ５２を覆うように樹脂体５３が形成されており、これによって、半導体チップ５２は封止されている。なお、樹脂体５３は、配線層５１の表面と半導体チップ５２の裏面との間に形成された第１の樹脂であるアンダーフィル樹脂６２と、半導体チップ５２の裏面以外を覆う第２の樹脂であるモールド樹脂６３と、によって構成される。
次に、図１６に示される半導体装置５０の製造方法について説明する。この製造方法も第１の実施形態に係る半導体装置１０の製造方法と同様に、配線層５１を含み、複数の半導体チップ５２が半硬化状態の樹脂体５３で覆われた封止体６４を支持体２３上に形成した後、封止体６４から支持体２３を分離し、その後、樹脂体５３を完全硬化させることによって、封止体６４の反りの発生を抑制する方法である。以下に、この製造方法について、図１７乃至図２２を参照して詳細に説明する。図１７乃至図２２は、本発明の第２の実施形態に係る半導体装置５０の製造工程を示す、図１６に対応する断面図である。
まず、第１の実施形態に係る半導体装置５０の製造方法と同様に、支持体２３の表面に、第１の剥離層２４、第２の剥離層２５を、この順で形成する。
次に、図１７に示すように、第２の剥離層２５の表面上に配線層５１を形成する。配線層５１は、図３乃至図６に示す、第１の実施形態において説明した配線層１２の形成方法と同様であり、ここでは配線層５１の形成方法については省略する。
次に、図１８に示すように、複数の金属バンプ５４を有する複数の半導体チップ５２を、配線層５１の表面上にフリップチップ実装する。フリップチップ実装は、例えば以下のようにして行われる。
まず、金属バンプ５４上にフラックスを塗布した後、複数の半導体チップ５２を、配線層５１の表面上に、それぞれの金属バンプ５４が表面電極５５に接触するようにして、フリップチップボンダーを用いて搭載する。次に、複数の半導体チップ５２が配線層５１の表面上に搭載された状態でリフロー炉に入れ、金属バンプ５４と表面電極５５とを接続させる。この後、フラックスを洗浄液で除去する。金属バンプ５４と表面電極５５との接続は、フラックスを用いずに、金属バンプ５４の酸化膜をプラズマを用いて除去し、フリップチップボンダーを用いてパルスヒートで行ってもよい。
このように配線層５１の表面上に半導体チップ５２をフリップチップ実装した後、図１９に示すように、半導体チップ５２を、アンダーフィル樹脂６２およびモールド樹脂６３からなる樹脂体５３で覆う。すなわち、まず、半導体チップ５２と配線層５１との間にアンダーフィル樹脂６２を流し込んだ後、配線層５１の表面に、半導体チップ５２を覆うようにモールド樹脂６３を塗布する。続けて、樹脂体５３を金型（図示せず）によって圧縮加熱することにより、樹脂体５３を半硬化させ、この後に樹脂体５３を冷却する。これにより、配線層５１の表面上に、複数の半導体チップ５２を覆う樹脂体５３が成形される。
なお、樹脂体５３の半硬化状態とは、モールド樹脂体２２の半硬化状態と同様に、金型（図示せず）から樹脂体５３を取り出した際に、樹脂体５３の形状が保たれる状態まで樹脂の硬化が進行した状態であるが、完全に硬化した状態ではない状態を意味する。半硬化状態は、樹脂体５３の硬化反応率が５０〜７０％まで進行した状態であることが好ましい。
以降の説明においても第１の実施形態と同様に、配線層５１を含み、複数の半導体チップ５２が樹脂体５３で覆われたものを封止体６４と称す。すなわち、図１９は、第２の剥離層２５の表面上に、封止体６４が形成された状態を示している。
次に、図２０に示すように、第１の剥離層２４と第２の剥離層２５とをせん断することにより、封止体６４と支持体２３とを分離する。分離方法は、第１の実施形態に示した方法と同様である。従って、分離後は、支持体２３および第１の剥離層２４が吸着ステージ（図示せず）上に残り、裏面に第２の剥離層２５を有する封止体６４が形成される。
なお、ガラスクロス内蔵エポキシ系の有機材料からなる支持体２３を適用し、第１、第２の剥離層２４、２５としてＣｕ層を適用した場合、支持体２３と封止体６４との分離は、常温の環境下で行うことが可能である。従って、この工程において封止体６４に反りが発生することが抑制されると同時に、樹脂体５３等に耐熱性は要求されない。
次に、図２１に示すように、封止体６４の裏面の第２の剥離層２５を、例えばエッチング等の方法により除去する。この後、封止体６４を再度加熱し、樹脂体５３を完全硬化（硬化反応率が１００％の状態）させ、この後に樹脂体６４を冷却する。
なお、第２の剥離層２５の除去工程と、封止体６４の完全硬化工程とは、必ずしもこの順である必要はなく、封止体６４を完全硬化させた後に、第２の剥離層２５を除去してもよい。
最後に、図２２に示すように、モールド樹脂体６３および配線層５１をスクライブラインに沿ってダイシングする。これにより、複数の薄型の半導体装置５０が一括して製造される。
以上に示される半導体装置５０の製造方法であっても、樹脂体５３が半硬化状態で支持体２３を剥離し、支持体２３が分離された状態で樹脂体５３を完全硬化させるため、封止体６４に発生する反りを抑制することができる。従って、第２の剥離層２５の除去、および封止体６４等のダイシングが可能となる。
実際に、上述の製造方法により封止体６４を製造した場合と、従来の製造方法により封止体６４を製造した場合と、において、両者の反り量を測定したが、本実施形態によって説明した封止体６４の反り量は、従来の製造方法により製造された封止体６４の反り量と比較して、小さかった。
なお、以上に説明した図１６に示す半導体装置５０は、実際には、例えば以下のモジュールに適用される。図２３は、図１６に示す半導体装置５０を適用したモジュールを示す、図１６に対応した断面図である。図２３に示すモジュールは、図１に示す半導体装置５０を含む半導体装置６４、および受動素子３１がプリント基板３２の表面上に搭載されるとともに、これらがモールド樹脂体３３で封止されたものである。なお、図２３に示すモジュールは、プリント基板３２の表面上に実装される半導体装置６４以外は、全て図１６と同一である。
図２３に示すように、半導体装置６４は、図１６に示される半導体装置５０の裏面（配線層５１の裏面）に、さらに半導体チップ５２がフリップチップ実装されるとともに、この半導体チップ５２が樹脂５３（アンダーフィル樹脂６２およびモールド樹脂６３）で封止されたものであり、図１６に示す状態から上下反転した状態でプリント基板３２の表面上に実装されたものである。
すなわち、半導体装置６４の配線層５１の裏面には、Ｖｉａ層５８に接続される複数の裏面電極５６の他に、図１６には図示していない裏面電極５６が、配線パターン５７に接続されるように形成されている。これらの裏面電極５６のうち、少なくとも１つを除いた全てには、半導体チップ５２の金属バンプ５４が接触している。このように、配線層５１の裏面上には、表面上と同様にして半導体チップ５２が実装されている。
また、配線層５１の裏面と半導体チップ５２との間には、アンダーフィル樹脂６２が形成されている。さらに、配線層５１の裏面上のうち、金属バンプ５４が接触しない裏面電極５６上を除いた領域には、半導体チップ５２を覆うようにしてモールド樹脂６３が形成されている。
このような半導体装置６４は、図１６に示される状態から上下反転した状態でプリント基板３２の表面上に実装される。そして、モールド樹脂６３で覆われない裏面電極５６の表面、およびプリント基板３２の表面電極４１の表面上には、電極パッド（図示せず）が形成されており、これらの電極パッド間は、例えばＡｕ等の金属からなる導体６５によって電気的に接続されている。
このようにプリント基板３２の表面上に実装された半導体装置６４、および受動素子３１は、モールド樹脂体３３で封止されている。
図２３に示されるモジュールは、図１６の半導体装置５０を製造した後、配線層５１の裏面上に、半導体チップ５２を、配線層５１の表面上に搭載された半導体チップ５２と同様にして、フリップチップ実装し、樹脂５３で封止する。次に、この配線層５１の両面に半導体チップ５２が搭載され、樹脂５３で封止された半導体装置６４を、プリント基板３２の表面上に搭載し、配線層５１の裏面電極５６と、プリント基板の表面電極４１とを、Ａｕワイヤ等の導体６５を用いて電気的に接続させる。次に、プリント基板の３２表面上の半導体装置６４をモールド樹脂３３で封止し、プリント基板３２の裏面に外部電極４７を搭載する。図２３に示すモジュールは、以上のように製造される。
以上に、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
例えば、第１の実施形態に係る半導体装置１０の製造方法においては、第２の剥離層２５の表面上に配線層１２を形成し、第２の実施形態に係る半導体装置５０の製造方法においては、第２の剥離層２５の表面上に配線層５１を形成した。しかし、第１の実施形態に係る半導体装置１０の製造方法においては、第２の剥離層２９の表面上に示される配線層５１を形成してもよいし、第２の実施形態に係る半導体装置５０の製造方法においては、第２の剥離層２５の表面上に図１に示される配線層１２を形成してもよい。このように、配線層１２、５１の形成方法、および形成された配線層の構造は、限定されるものではない。
１０、５０・・・半導体装置
１１Ａ・・・第１の半導体チップ
１１Ｂ・・・第２の半導体チップ
１１Ｃ・・・第３の半導体チップ
１１Ｄ・・・第４の半導体チップ
１２、５１・・・配線層
１３・・・接着剤
１４・・・導体
１５、５５・・・表面電極
１６、５６・・・裏面電極
１７、５７・・・配線パターン
１８、５８・・・Ｖｉａ層
１９、５９・・・絶縁膜
２０Ａ、６０Ａ・・・第１の絶縁層
２０Ｂ、６０Ｂ・・・第２の絶縁層
２０Ｃ、６０Ｃ・・・第３の絶縁層
２０Ｄ、６０Ｄ・・・第４の絶縁層
２１、６１・・・シード膜
２２・・・モールド樹脂体
２３・・・支持体
２４・・・第１の剥離層
２５・・・第２の剥離層
２６、２７、２８・・・開口
２９、６４・・・封止体
３０・・・吸着ステージ
３１・・・受動素子
３２・・・プリント基板
３３・・・モールド樹脂体
３４・・・基板
３５・・・配線パターン
３６・・・能動素子
３７・・・電極
３８・・・絶縁膜
３９・・・Ｖｉａ層
４０・・・絶縁膜
４１・・・表面電極
４２・・・裏面電極
４３・・・ソルダーレジスト膜
４４・・・接着剤
４５・・・導体
４７・・・外部電極
５２・・・半導体チップ
５３・・・樹脂体
５４・・・金属バンプ
６２・・・アンダーフィル樹脂
６３・・・モールド樹脂
６４・・・半導体装置
６５・・・導体
Ｌ・・・仮想平面

Claims (5)

  1. 支持体の表面に、第１の剥離層を形成する工程と、
    この第１の剥離層の表面に、第２の剥離層を形成する工程と、
    この第２の剥離層の表面上に、配線パターンを含む配線層を形成する工程と、
    この配線層の表面上に、半導体チップを、前記配線パターンと電気的に接続されるように載置する工程と、
    前記半導体チップを含む前記配線層の表面上に熱硬化性樹脂を塗布する工程と、
    この塗布された前記熱硬化性樹脂を半硬化させる工程と、
    前記熱硬化性樹脂が半硬化された状態で、前記第１の剥離層と前記第２の剥離層とをせん断することにより、前記配線層、前記半導体チップ、および前記熱硬化性樹脂を具備する封止体と、前記支持体と、を分離する工程と、
    この前記封止体と前記支持体との分離工程の後に、前記熱硬化性樹脂を完全硬化させる工程と、
    を具備することを特徴とする半導体装置の製造方法。
  2. 前記熱硬化性樹脂が半硬化された状態は、前記熱硬化性樹脂の硬化反応率が５０％以上、７０％以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記支持体は、ガラスクロス内蔵エポキシ系の有機材料からなることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記第１の剥離層および前記第２の剥離層は、ともに銅の薄膜からなることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記配線層の表面上に半導体チップ載置する工程は、前記配線層の表面上のうち、互いに離間した位置に、複数の半導体チップを、それぞれが前記配線パターンに接続されるように載置する工程であるとともに、
    前記配線層の表面上に熱硬化性樹脂を塗布する工程は、前記配線層の表面上に、前記複数の半導体チップを覆うように塗布する工程であり、
    前記配線層、前記複数の半導体チップ、および前記熱硬化性樹脂を具備する封止体と、前記支持体と、を分離した後、
    さらに、前記熱硬化性樹脂および前記配線層を切断する工程を具備することを特徴とする請求項１乃至４のいずれかに記載の半導体装置の製造方法。
JP2010210571A 2010-09-21 2010-09-21 半導体装置の製造方法 Pending JP2012069556A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010210571A JP2012069556A (ja) 2010-09-21 2010-09-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010210571A JP2012069556A (ja) 2010-09-21 2010-09-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012069556A true JP2012069556A (ja) 2012-04-05

Family

ID=46166519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010210571A Pending JP2012069556A (ja) 2010-09-21 2010-09-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2012069556A (ja)

Similar Documents

Publication Publication Date Title
US9997441B2 (en) Support member, wiring substrate, method for manufacturing wiring substrate, and method for manufacturing semiconductor package
TWI597788B (zh) 半導體裝置及其製造方法
JP5703010B2 (ja) 半導体パッケージ及びその製造方法
US9041211B2 (en) Semiconductor package and method for manufacturing the semiconductor package embedded with semiconductor chip
TWI426587B (zh) 晶片尺寸封裝件及其製法
US9136220B2 (en) Semiconductor package and method for manufacturing the semiconductor package
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
US9949372B2 (en) Printed wiring board and method for manufacturing the same
JP5588620B2 (ja) ウェーハ・レベル・パッケージ及びその形成方法
JP2013243345A (ja) 超薄埋設ダイモジュール及びその製造方法
TW201405745A (zh) 晶片封裝基板、晶片封裝結構及其製作方法
JP2017017300A (ja) チップパッケージ
JP2010147096A (ja) 半導体装置及び半導体装置の製造方法
JP2017038044A (ja) 配線基板及びその製造方法と電子部品装置
JP2009272512A (ja) 半導体装置の製造方法
JP2016115711A (ja) 半導体パッケージ及びその製造方法
JP6417142B2 (ja) 半導体装置及びその製造方法
JP2014072494A (ja) 半導体装置及びその製造方法
TWI693647B (zh) 半導體裝置及半導體裝置之製造方法
TWI425580B (zh) 製造半導體晶片封裝模組之方法
JP2012069556A (ja) 半導体装置の製造方法
JP2020004926A (ja) 配線基板及び配線基板の製造方法
JP2012099693A (ja) 半導体装置の製造方法
JP6988360B2 (ja) 半導体装置の製造方法及び半導体装置
JP5838312B2 (ja) インターポーザおよびその製造方法