JP2010147096A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2010147096A
JP2010147096A JP2008320008A JP2008320008A JP2010147096A JP 2010147096 A JP2010147096 A JP 2010147096A JP 2008320008 A JP2008320008 A JP 2008320008A JP 2008320008 A JP2008320008 A JP 2008320008A JP 2010147096 A JP2010147096 A JP 2010147096A
Authority
JP
Japan
Prior art keywords
chip
sealing
semiconductor
resin
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008320008A
Other languages
English (en)
Other versions
JP5112275B2 (ja
JP2010147096A5 (ja
Inventor
Akihito Takano
昭仁 高野
Naohiro Mashino
直寛 真篠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008320008A priority Critical patent/JP5112275B2/ja
Priority to US12/638,358 priority patent/US8101461B2/en
Publication of JP2010147096A publication Critical patent/JP2010147096A/ja
Publication of JP2010147096A5 publication Critical patent/JP2010147096A5/ja
Application granted granted Critical
Publication of JP5112275B2 publication Critical patent/JP5112275B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体チップ積層体の製造方法に関して、工程の簡略化と製品品質の向上を目的とする。
【解決手段】半導体集積回路及びパッドを有する半導体ウエハを分離して形成された複数の半導体チップを有する半導体チップ積層体の製造方法であって、半導体ウエハのハーフダインシング工程（ステップ１）と、導電性連結材によるパッド連結工程（ステップ２）と、チップ樹脂封止工程（ステップ３）と、バックグラインド工程（ステップ４）と、封止チップ個片化工程（ステップ５）と、チップ積層工程（ステップ６）と、導電性部材による導電接続工程（ステップ７）とを有することを特徴とする。
【選択図】図４

Description

本発明は、半導体チップ積層体及びその製造方法に関する。
携帯情報機器または小型電子機器の高性能化小型化等のニーズに応えるべく、半導体装置の高密度実装技術の研究開発が進められている。その中でも、半導体ウエハのサイズを維持した状態でパッケージが製造されるウエハレベルパッケージ（ＷＬＰ）の技術の役割が重要になっている。そして、個々の半導体チップパッケージに個片化されチップサイズパッケージ（ＣＳＰ）として、単体で、または、更に結合されて、新たなパッケージが形成され、応用機器に組み込まれている。最近のコンテンツ技術の進展及びメモリの大容量化の要求に応じて、ＣＳＰの一分野のチップの積層の技術が広く使用されるようになった。チップの積層の技術は、既知の信頼性を有する半導体チップを積層して新たなパッケージに組上げる技術である。
特開２０００−３４０６９４号公報 特許第３８９５７６８号公報
チップ積層に関する（特許文献１）には、半導体チップの積層の一形態が示されているが、ウエハのダイシング後の半導体チップ側面の外部接続に、複雑な製造工程を要していた。例えば、半導体チップを多段積層後、異方性導電膜又はフレキシブル回路基板を使用し又は絶縁膜と導電膜を成膜するなどの複雑な製造工程である。また、図１に示す他の半導体チップの積層の形態（特許文献２）においては、例えば、半導体チップのダイシング後、半導体チップ１１の側面１２の絶縁のための窒化物をスパッタリングする等の複雑な工程を要していた。このように、チップ積層の製造工程は、複雑であり、製品品質にも影響を与えていた。
本発明は、このような問題点を解決するためになされたものであって、工程の簡略化と製品品質の向上を目的とする。
上記目的を達成するため、第１の発明は、半導体集積回路及びパッドを有する半導体ウエハを分離して形成された複数の半導体チップを有する半導体チップ積層体の製造方法であって、前記半導体ウエハをハーフダインシングするハーフダインシング工程と、前記パッド同士を導電性連結材で連結するパッド連結工程と、前記半導体チップの前記半導体集積回路の面、側面及び前記導電性連結材を樹脂封止するチップ樹脂封止工程と、前記チップ樹脂封止工程により得られた半導体ウエハの前記半導体集積回路の面と反対側の面を削って、前記半導体チップ本体同士が分離され樹脂で結合されている封止チップ群を形成するバックグラインド工程と、前記封止チップ群を個片化して、個片封止チップを形成する封止チップ個片化工程と、複数の前記個片封止チップを、接続端子を有する配線基板に搭載積層してチップ積層体を形成するチップ積層工程と、前記チップ積層体が有する前記個片封止チップの各々の側面に露出する前記導電性連結材及び前記配線基板上の前記接続端子を、導電性部材を用いて接続する導電接続工程とを有することを特徴とする。
上記目的を達成するため、第２の発明は、半導体集積回路とパッドの面、側面及び前記パッドに連結された導電性連結材を有した半導体チップが、前記半導体集積回路とパッドの面、側面及び前記パッドに連結された導電性連結材の各部において樹脂封止された封止チップと、接続端子を有する配線基板と、導電性部材と、封止樹脂材とを有する半導体チップ積層体であって、複数の前記封止チップが前記配線基板に搭載積層され、複数の前記封止チップの側面に端部を露出する前記導電性連結材及び前記配線基板上の前記接続端子が前記導電性部材により接続されてチップ積層体が構成され、該チップ積層体及び前記配線基板が樹脂封止されていることを特徴とする。
本発明により、半導体ウエハのハーフダイシングの後に、各半導体チップの回路面と側面とに樹脂封止を一括して行うことにより、工程の簡略化と製品品質の向上の目的を実現することができる。
以下、図面を参照して、本発明を実施するための最良の実施の形態を説明する。
（第１の実施の形態）
本発明の第１の実施の形態は、半導体チップ積層体の製造方法の例示である。
図２及び図３は、本発明の第１の実施の形態に係る製造工程の終了時の半導体チップ積層体を例示する図である。それぞれ、トランスファーモールド及びサイドフィルの樹脂封止によって成形された半導体チップ積層体の製品を例示している。
図４は、本発明の第１の実施の形態に係る半導体チップ積層体の製造方法を例示する図である。各製造ステップにおける製品を例示した図５〜図１６を参照して、図４の製造方法の各ステップを説明する。
図５は、本発明の第１の実施の形態に係る製造工程において準備すべき半導体ウエハを例示する図である。チップ積層体に用いられる半導体チップが、半導体ウエハ５１上に形成されている。
準備する半導体ウエハの直径は、６インチ、８インチ又は１２インチである。積層する半導体チップの寸法は、通常、辺の長さが２〜１５ｍｍの正方形または長方形である。積層直前の半導体チップの厚さは、２０〜５０μｍである。
（ステップ１．ハーフダイシング）
図６は、ハーフダイシング工程が終了した半導体ウエハの断面図の例示である。係る断面図は、上記の図５の切断線Ａ−Ａにおける断面であり、以降に示す断面図も同様の切断線による断面である。半導体ウエハ５１の裏面にダイシングテープ６１を貼り付け、ダイサ装置（図示せず）に固定して、ハーフダイシングを行う。
ハーフダイシングとは、厚さの薄い半導体チップを、半導体ウエハから個々の単体に分離、即ち、「個片化」する際の手法であって、半導体ウエハの厚さの中途６２までのダイシングによって、半導体チップの側面６３を先に形成しておき、その後半導体ウエハのバックグラインド（裏面研削）によって各半導体チップを分離するダイシング技術である。従来、半導体チップを個片化するときに、ダイサ装置を用いてウエハを突っ切って分離すると、分離時の衝撃等によりチッピング（欠け）、割れ等の欠陥を生じることがあった。これに対して、特に製品の厚さが２０〜５０μｍ程度の薄い半導体チップを半導体ウエハから個片化する場合に、半導体ウエハの厚手方向の中途までダイシング、即ちハーフダイシングをしておき、その後半導体ウエハのバックグラインドを行うことによって、半導体チップの分離時に衝撃を与えず、上記のチッピング等のような欠陥を生じさせることなく、効果的に半導体チップを個片化することができる。ハーフダイシングの溝の深さは、最終的な半導体チップ本体の厚さに１０〜５０μｍを加算した値であり、ハーフダイシングによってできる溝の幅は、４０〜８０μｍである。
（ステップ２．パッド連結）
図７は、パッド連結を例示する図である。半導体ウエハ上のパッド７１同士をボンディング装置（図示せず）を用いて、導電性連結材７２によって連結する。ステップ１．のハーフダイシング工程で示した図６において、ダイシング溝が形成され、半導体チップの側面６３、厚さの中途６２が形成されており、係るダイシング溝を跨いで、導電性連結材がパッド同士を連結する構造となっている。後述する「封止チップの積層、封止樹脂表面に露出した導電性連結材の端部の導電接続」のため、導電性連結材がダイシング溝を跨ぐ構造を要するからである。係る導電接続等については、（ステップ５．封止チップ個片化）及び（ステップ７．導電接続）において説明する。導電性連結材は、金、アルミニウム、銅、タングステンまたはそれらの合金の材料のボンディングワイヤ又はボンディングリボンを使用する。導電性連結材が、側面から見て適度の撓み曲線を描くように、パッド連結を行う。後のステップでこの撓み曲線の極大の位置７３の付近で切断され、「ステップ７．導電接続」の個片封止チップの側面に露出した導電性連結材の端部となる。
（ステップ３．チップ樹脂封止）
図８は、チップ樹脂封止工程が終了した状態を例示する図である。半導体チップの半導体集積回路の面８１、側面６３及び導電性連結材７２を樹脂８２により封止して、絶縁性確保と導電性連結材の位置固定を行う。樹脂封止は、半導体チップが形成されている半導体ウエハ全面に対し行う。特に、個々の半導体チップの側面６３を樹脂封止することは、後述の「ステップ７．導電接続」の導電性部材接続における絶縁性確保等のために重要である。また、導電性連結材７２を、その側面から見た適度の撓み状態を保って変形させることなく、樹脂封止によって位置固定させるために、樹脂８２は、封止の工程の始めには軟化した状態であり、導電性連結材の撓み状態を保ちながら硬化する性質を有する必要がある。封止樹脂の材料は、フィルム状樹脂、タブレット状樹脂又は液状樹脂を使用する。フィルム状樹脂は、シリカまたはアルミナをフィラーとして含んだエポキシ樹脂を使用することができ、当初の加熱により軟化し、導電性連結材の撓み状態を保ちつつ硬化する。また、シリカ等のフィラーを含んだタブレット状のエポキシ樹脂を用いてトランスファーモールド成形により、対象の半導体ウエハを封止することができる。この場合、モールド装置の条件設定は、圧力５〜１５ＭＰａ、温度１７０〜１９０℃である。その後の樹脂硬化には、１６０〜２００℃、４〜５時間を要した。その他、液状樹脂として、ポリイミド樹脂を用いてチップ樹脂封止を行うことができる。
（ステップ４．バックグラインド）
図９は、バックグラインド工程が終了した状態を例示する図である。ハーフダイシングされた半導体ウエハを、平面研削盤（図示せず）を用いてバックグラインドすることにより、薄肉の半導体チップの目標の厚さｄ１を得ると同時に、半導体チップの分離を行うことができる。このとき、半導体チップ９１のシリコン部材の本体は個々に分離されているが、（ステップ３．チップ封止工程）において半導体ウエハの集積回路の面等に樹脂が形成され、半導体チップ９１の本体同士は互いに樹脂で一体に結合されて封止チップ群を形成しているので、工程内において一体のウエハ状態として取り扱うことができ、生産性を確保することができる。
（ステップ５．封止チップ個片化）
図１０は、封止チップ個片化が終了した状態を例示する図である。図９の半導体チップが樹脂封止により一体となっている状態９０から、ダイサ装置（図示せず）を用いて、チップ積層に使用するための各封止チップ１０１を個片化する。なお、ダイサ装置に設定する前に、樹脂封止により一体となった半導体チップの裏面側にダイシングテープ１０２を貼付し、ダイサ用のフレームに固定する。
また、ダイシングテープの貼付の前に、後のチップ間接着に使用する接着樹脂を樹脂封止された半導体チップの裏面側に貼付または塗布しておけば、次の（ステップ６．チップ積層）において各チップ間に個々に接着樹脂を設ける作業工程が不要となるので、工程の短縮を図ることができる。
また、接着樹脂は、ダイアタッチフィルム等を使用することができる。ダイアタッチフィルムは、接着の機能に加えて、絶縁部材としてチップの裏面を保護する機能をも有することができるので、ダイアタッチフィルムの使用により、製品の品質向上に寄与することができる。ダイアタッチフィルムの厚さは１０〜１００μｍであり、チップ厚さ、封止樹脂又はダイシングの各条件に応じて選択する。
（ステップ６．チップ積層）
図１１は、チップ積層が終了した状態を例示する図である。配線基板１１１の上に、上記の（ステップ５．封止チップ個片化）において個片化された封止チップ１０１を搭載積層して、チップ積層体１１３を形成する。共通の配線基板１１１の上に複数のチップ積層体１１３を形成するために、チップ積層体の総数に応じた面積の配線基板を準備する。配線基板は、通常、長さ３０〜８０ｃｍの長さを有する。また、接着樹脂１１４を封止チップの裏面に貼付するが、上記の（ステップ５．封止チップ個片化）において、工程簡素化のため、チップの裏面に接着樹脂１１４が既に貼付できている状態とすることができる。チップ積層は、配線基板１１１の上に設けられたアライメントマーク１１５を基準にして、各封止チップ１０１の端面とのアライメントを行い積層し、その後、各積層チップ間の接着樹脂を熱硬化等をさせて形成する。
ここに、「搭載積層」とは、複数の封止チップが、順次に配線基板の上に積み重ねられて、または積層され一体となった状態で配線基板上に置かれて、位置が固定されるとともに、配線基板との間に電気的導通がとられる実装方法を指している。
なお、それぞれの封止チップの有する集積回路の面の上下の向きは、チップ積層体の設計条件に合わせて、何れの向きにも設定が可能である。ただし、向きを変える封止チップについては、積層する毎に個々の接着樹脂を形成する必要がある。
（ステップ７．導電接続）
図１３は、導電接続が終了した状態を例示する図である。封止チップ同士及び配線基板の導通のため、封止チップ１０１の側面に露出している導電性連結材の端部１２１同士を、導電性部材１３１によって接続している。（ステップ６．チップ積層）の終了時には、図１１に示すように、導電性連結材７２の端部における端面１１６が露出するに留まっている状態であるが、端部の導電性を高める加工を施すことによって、高精度の導電接続を実現することができる。即ち、導電性連結材７２の端面１１６の付近の端部を被覆する封止樹脂をプラズマエッチングによって除去し、図１２に示すように、導電性連結材７２の端部１２１を露出させて、導電性部材１３１との十分な接続面積を確保することができる。図１３の導電性部材１３１は、同時に、配線基板１１１に配置されている接続端子１３２と導通接続される。導電性部材１３１の材料には、導電性ペースト又ははんだを使用する。導電性ペーストは、銀のフィラーを有するエポキシ樹脂等を使用する。
係るプラズマエッチングは、封止樹脂を除去する機能とともに、導電性連結材に付着している樹脂等のコンタミネーションを除去する、端部のクリーニングの機能を有している。この導電性連結材の端部のクリーニングによって、導電性連結材と導電性部材との電気的接続の精度を向上させることができる。プラズマエッチングには、オゾン、酸素、フッ素又はアルゴン等のガスを使用する。
なお、（ステップ７．導電接続）において、導電性部材の滲みまたは飛散等が生じて、各封止チップの導電性連結材の端部以外の箇所に付着したような場合には、半導体チップの絶縁不良等の電気的特性の低下の可能性があるため、導電接続前の封止チップの側面の封止樹脂による絶縁の措置は、特に重要である。
（ステップ８．チップ積層体樹脂封止）
図１４Ａ及び図１４Ｂは、チップ積層体の樹脂封止が終了した状態を例示する図である。図１４Ａは、トランスファーモールドを終えた３個のチップ積層体１４０ａを示し、図１４Ｂは、ポッティング樹脂によりサイドフィルの封止を施した３個のチップ積層体１４０ｂを示している。何れの樹脂封止も、半導体チップのトランスファーモールド又はポッティング樹脂封止の場合と同様に実施することができる。なお、シャー装置により、配線基板に設けられた個々の封止された半導体チップ積層体に分離して、図２又は図３で示した製品を形成することができる。
（ステップ９．外部端子接続）
図１５は、トランスファーモールド樹脂封止後のチップ積層体１４０ａに、外部接続端子１５１が接続された状態を例示する図である。サイドフィル樹脂封止の場合も同様に外部端子接続を行うことができる。外部接続端子の材料には、はんだボールを使用する。はんだボールは、Ｓｎ―Ａｇはんだのボール、または、銅をコアとし表層にはんだを設けたボール等である。はんだボール搭載及びリフロー等を行って、外部端子接続が終了する。
（ステップ１０．チップ積層体パッケージ個片化）
図１６は、シャー装置等により個片化されたチップ積層体パッケージ１６１を例示する図である。パッケージのサイズは、通常、１辺が１０〜５０ｍｍの正方形又は長方形である。以上により、チップ積層体パッケージの工程が終了する。
（第１の実施の形態の効果）
チップ積層体の各々の半導体チップに対して、封止樹脂による側面等の絶縁を確保することにより、導電接続ステップにおける半導体チップの絶縁不良を回避でき、チップ積層体の電気的特性を確保することができた。また、半導体チップをハーフダイシングの状態で樹脂封止して、欠陥を生じることなく厚さが２０〜５０μｍの薄い半導体チップの分離ができたので、チップ積層体の製造の工程を簡素化し、かつ製品品質の向上が実現できた。
（第１の実施の形態の変形例）
本発明の第１の実施の形態の変形例は、上記（ステップ７．導電接続）における他の導電性連結材の露出方法に係る例である。先の第１の実施の形態の例では、図１２において例示したように、プラズマエッチングを実施して封止樹脂を除去し、導電性連結材７２の端部１２１を露出させ、かつクリーニング効果を発揮させたが、当変形例においては、図１７Ａに例示するように、端面にはんだの付着を施す。個片化された封止チップ１０１について、導電性連結材７２の端面１１６をはんだ液中に浸漬させ、または、はんだを吹き付けてはんだ１７１の付着を図る。このようなソルダディップ等の方法によって、導電接続すべき端部の接続面積を増加させて、図１７Ｂに示すような導電性部材１３１との十分な接続面積を確保した。その他のステップは、第１の実施の形態と同様にして、半導体チップ積層体を形成することができる。
（第１の実施の形態の変形例の効果）
はんだディップ等のはんだ付着を行うことにより、封止樹脂を除去することなく、導電接続すべき導電性連結材の端部の接続面積を増加させて、導電性部材との電気的接続の精度を向上させることができた。
（第２の実施の形態）
本発明の第２の実施の形態は、樹脂コーティングに特徴を有する半導体チップ積層体の製造方法に関する例示である。第１の実施の形態においては、封止チップの個片化の際、ハーフダイシング後のダイシング溝に充填された樹脂を、切断する必要があるので、同一チップの側面付近をダイシングブレードが２回切削することとなる。本第２の実施の形態においては、樹脂コーティングによって、ダイシング溝の形状を維持してチップ分離を行うので、溝内の樹脂の切断が不要となるので、工程短縮が果たせる。
図１８は、本発明の第２の実施の形態に係る半導体チップ積層体の製造方法を例示する図である。各製造ステップにおける製品を例示した図１９〜図２１を参照して、製造方法のステップを説明する。前述の図４で示した第１の実施の形態の製造方法と比較して特徴的な、ステップ３乃至ステップ５について説明し、その他の共通の部分は、説明を省く。
（ステップ３．チップ樹脂封止）
図１９は、前述の図１８の（ステップ３．チップ樹脂封止）のａ）絶縁樹脂コーティングが終了した状態を例示する図である。半導体チップ５１の半導体集積回路の面１９１、側面１９３及び導電性連結材１９２を樹脂１９４により封止する。ハーフダイシングにより形成されたダイシング溝１９５の形状を維持する樹脂コーティングを行う。樹脂コーティングの材料は、ポリイミド又はパラキシレン等を使用する。ポリイミドは塗布・キュアにより、パラキシレンはＣＶＤ（Chemical vapor deposition）により、それぞれコーティングされる。液状ポリイミド樹脂を使用する場合には、スピンコート又はスプレーコート等の塗布法により、厚さ５〜１０μｍの被膜が、導電連結材及び半導体チップの側面等に沿って形成される。硬化の条件は、２００〜３００℃の温度で０．５〜１時間である。
図２０Ａは、図１８の（ステップ３．チップ樹脂封止）のｂ）樹脂ラミネートが終了した状態を例示する図である。熱可塑性のフィルム状樹脂２０１が、上記のａ）絶縁樹脂コーティングによる樹脂１９４の外形に沿って密着した後、硬化し、樹脂ラミネートが終了する。
（ステップ４．バックグラインド）
バックグラインドにより、図２０Ｂに示すように、半導体チップ２０２の本体は個々に分離されるが、フィルム状樹脂２０１により一体に結合しているので、封止チップ群として、ウエハの形状をした一体２０３として取り扱うことができる。
（ステップ５．封止チップ個片化）
図２１は、封止チップ個片化が終了した状態を例示する図である。チップ積層に使用するための各封止チップ２１１を、ウエハの形状をした一体２０３から、ダイサ装置（図示せず）を用いて個片化する。テープ２１２は、ダイサ装置のフレームに設定するためのダイシングテープである。
（第２の実施の形態の効果）
このように、封止チップの個片化時に、既に封止チップの側面２１３には溝が形成されているので、側面のダイシングは不要となり、工程短縮が果たせる。また、チップ側面付近の封止材に振動又は衝撃を与えることなく、ダイサを使用することができる。この場合、切断される部材は、樹脂コーティングされたボンディングワイヤ等の導電性連結材及び半導体チップの上面の樹脂等の、最小限の範囲に留めることができる。従って、製品品質の向上を実現することができる。
（第３の実施の形態）
本発明の第３の実施の形態は、半導体集積回路面の上に再配線層を有することを特徴とする半導体チップの積層体の製造方法の例示である。第１及び第２の実施の形態においては、導電性連結材が連結されるパッドは、半導体集積回路面に設けられ、必ずしも半導体チップの縁辺に位置しない場合があった。また、そのパッドに連結した導電性連結材の端部の位置が、パッドの位置の制約により、図７に示したような撓み曲線の極大の位置７３の高さを保てないおそれがあった。そこで、半導体集積回路面の上に再配線層を設けて、パッドの位置を変更し、半導体チップの最外周位置に、一列又は千鳥の位置に再配置して導電性連結材の端部の位置の調整を図った。
図２２は、半導体ウエハの上に再配線層を形成した状態を例示する図である。
図２３は、半導体ウエハの上に再配線層を形成することを特徴とする半導体チップの積層体の製造方法を例示する図である。図２２を参照しながら、本製造方法を説明する。再配線層の形成には、フォトリソグラフィの手段を使用する。図２３の（半導体ウエハの再配線）のａ）めっきシード層（図示せず）形成は、半導体ウエハ５１の表面に、チタン、タングステン又は金等の層をスパッタリング等により形成し、ｂ）感光性レジストフィルム２２１をラミネートし、ｃ）露光・現像に、再配線のパターンのためのマスクを使用し、ｄ）電解めっきにより金等の再配線層２２２を形成する。この電解めっきにおいて、同時に導電性連結材の連結のためのパッド２２３を形成する。パッド２２３は、半導体チップの個片化されるべき最外周位置２２４付近に、一列又は千鳥の位置に配置される。ｅ）シード層除去後、ｆ）樹脂オーバーコート層２２５を形成して、再配線層の形成が終了する。以下の半導体チップ積層体の製造方法は、第１又は第２の実施の形態に示した図４又は図１８の（ステップ１．ハーフダイシング）以降のステップと同様であるので説明を省く。
（第３の実施の形態の効果）
再配線層を有する半導体チップを用いることにより、導電性連結材が連結されるパッドの位置を調整することができるので、連結の位置制約がなく、導電性連結材の高さ設定を正確に行うことができ、導電性連結材の端面の位置設定を正確に行うことができる。従って、導電接続における電気的特性を確保することができた。
（第３の実施の形態の応用例）
上記の（第３の実施の形態）において示した半導体集積回路上の再配線層の形成を応用することにより、半導体チップの片側の縁辺にパッドを集中し、導電性連結材を係るパッドに連結することにより、複数の半導体チップを同一平面上に並べて、他の半導体チップの上に載置することができる。
図２４は、本発明の第３の実施の形態の応用例に係る複数の半導体チップの同一平面上載置を例示する図である。最下層の封止チップ２４１の上に載置された封止チップ２４２は、半導体チップ２４３の表面に再配線層２４４を有し、導電性連結材２４５は、封止チップ２４２の縁辺に配置されたパッド２４６に連結されているので、チップ積層体の両端２４７において導電性部材２４８により導通をとることが容易にできる。
（第３の実施の形態の応用例の効果）
再配線層を有する、複数の半導体チップを同一平面上に並べて、他の半導体チップの上に載置することにより、複合半導体としての機能を拡張するパッケージを提供することができた。
（第４の実施の形態）
本発明の第４の実施の形態は、階段状のチップ積層を特徴とする半導体チップ積層体の例示である。
図２５は、本発明の第４の実施の形態に係る階段状のチップ積層を特徴とする半導体チップ積層体を例示する図である。図２５に示すように、異種サイズの、または、異種の半導体のチップの積層をした半導体チップ積層体を構成することができる。
（第４の実施の形態の効果）
階段状のチップ積層体を形成することによって、例えば、ロジック回路のＣＰＵとメモリの半導体チップの積層等、複合した半導体としての機能拡張を実現するパッケージを提供することができる。
（第５の実施の形態）
本発明の第５の実施の形態は、チップ積層体の最下層の半導体チップが、配線基板にフリップチップ実装されていることを特徴とする半導体チップ積層体の例示である。
図２６は、本発明の第５の実施の形態に係る半導体チップ積層体を例示する図である。チップ積層体２６０のうち、最下層の半導体チップ２６１が配線基板２６２とフリップチップ接続している場合のチップ積層体を例示する図である。最下層の半導体チップ２６１は、その集積回路の面２６３を配線基板２６２の面に対向して、配線基板２６２と接続バンプ２６４によりフリップチップ接続され、その他の封止チップ２６５は、導電性部材２６６によって封止チップ同士及び配線基板２６２と導通されている。半導体チップ２６１のフリップチップ接続後、配線基板２６２との間隙をアンダーフィラー２６７により封止する。半導体チップ２６１の背面にダイアタッチフィルム２６８を設けて、その上に他の封止チップを積層する。その後の導電接続及びチップ積層体樹脂封止その他の各ステップは、第１又は第２の実施の形態におけるステップ７，８等と同様であるので、記載を省く。
（第５の実施の形態の効果）
半導体パッケージの製造方法による対象半導体チップの適用範囲拡大により、複合半導体としての機能を拡張するパッケージを提供することができた。例えば、多端子のロジック回路のＣＰＵとメモリの半導体チップの積層等に応用することができる。
（本発明に係る他の実施の形態）
以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。例えば、積層するチップの集積回路面の向きは、一方向に揃える必要はなく、電子応用機器の寸法、実装基板の位置制限条件等に応じて、選択することが可能である。また、その際、第５の実施の形態に記載したようなフリップチップ実装等の技術を応用すれば、電子応用機器の機能を更に拡げることができる。
従来のチップの積層を例示する図である。 本発明の第１の実施の形態に係る製造工程の終了時の半導体チップ積層体を例示する図である。 本発明の第１の実施の形態に係る製造工程の終了時の他の半導体チップ積層体を例示する図である。 本発明の第１の実施の形態に係る半導体チップ積層体の製造方法を例示する図である。 本発明の第１の実施の形態に係る製造工程において準備すべき半導体ウエハを例示する図である。 本発明の第１の実施の形態に係る製造工程においてハーフダイシング工程が終了した半導体ウエハの断面を例示する図である。 本発明の第１の実施の形態に係る製造工程におけるパッド連結を例示する図である。 本発明の第１の実施の形態に係る製造工程においてチップ樹脂封止工程が終了した状態を例示する図である。 本発明の第１の実施の形態に係る製造工程においてバックグラインド工程が終了した状態を例示する図である。 本発明の第１の実施の形態に係る製造工程において封止チップ個片化が終了した状態を例示する図である。 本発明の第１の実施の形態に係る製造工程においてチップ積層が終了した状態を例示する図である。 本発明の第１の実施の形態に係る製造工程において導電性連結材７２の端部１２１を露出させた状態を例示する図である。 本発明の第１の実施の形態に係る製造工程において導電接続が終了した状態を例示する図である。 本発明の第１の実施の形態に係る製造工程においてチップ積層体のトランスファーモールド樹脂封止が終了した状態を例示する図である。 本発明の第１の実施の形態に係る製造工程においてチップ積層体のサイドフィル樹脂封止が終了した状態を例示する図である。 本発明の第１の実施の形態に係る製造工程においてトランスファーモールド樹脂封止後のチップ積層体１４０ａに、外部接続端子１５１が接続された状態を例示する図である。 本発明の第１の実施の形態に係る製造工程においてシャー装置等により個片化されたチップ積層体パッケージ１６１を例示する図である。 本発明の第１の実施の形態の変形例に係る、個片化された封止チップ１０１の導電性連結材７２の端面１１６にはんだ１７１を付着させた状態を例示する図である。 本発明の第１の実施の形態の変形例に係る、導電性連結材７２の端部の、導電性部材１３１との十分な接続面積を確保した状態を例示する図である。 本発明の第２の実施の形態に係る半導体チップ積層体の製造方法を例示する図である。 本発明の第２の実施の形態に係る図１８の（ステップ３．チップ樹脂封止）のａ）絶縁樹脂コーティングが終了した状態を例示する図である。 本発明の第２の実施の形態に係る図１８の（ステップ３．チップ樹脂封止）のｂ）樹脂ラミネートが終了した状態を例示する図である。 本発明の第２の実施の形態に係る製造工程においてバックグラインド工程が終了した状態を例示する図である。 本発明の第２の実施の形態に係る製造工程において封止チップ個片化が終了した状態を例示する図である。 本発明の第３の実施の形態に係る半導体チップの積層体の製造方法における、半導体ウエハの上に再配線層を形成した状態を例示する図である。 本発明の第３の実施の形態に係る半導体ウエハの上に再配線層を形成することを特徴とする、半導体チップの積層体の製造方法を例示する図である。 本発明の第３の実施の形態の応用例に係る複数の半導体チップの同一平面上載置を例示する図である。 本発明の第４の実施の形態に係る階段状のチップ積層を特徴とする半導体チップ積層体を例示する図である。 本発明の第５の実施の形態に係る、チップ積層体の最下層の半導体チップが配線基板にフリップチップ実装されている半導体チップ積層体を例示する図である。
符号の説明
２１，９１，２０２，２４３，２６１ 半導体チップ
２２，６３，１９３ 半導体チップの側面
５１ 半導体ウエハ
６１，１０２，２１２ ダイシングテープ
６２ 厚さの中途
７１，２２３，２４６ パッド
７２，１９２，２４５ 導電性連結材
７３ 撓み曲線の極大の位置
８１，１９１，２６３ 半導体集積回路の面
８２，１９４ 樹脂
１０１，２１１，２４２，２６４ 封止チップ
１１１，２６２ 配線基板
１１３ チップ積層体
１１４ 接着樹脂
１１５ アライメントマーク
１１６ 導電性連結材の端面
１２１ 導電性連結材の端部
１３１，２４８，２６６ 導電性部材
１３２ 接続端子
１４０ａ，１４０ｂ チップ積層体
１６１ チップ積層体パッケージ
１７１ はんだ
１９５ ダイシング溝
２０１ フィルム状樹脂
２０３ ウエハの形状をした一体
２１３ 封止チップの側面
２２１ 感光性レジストフィルム
２２２，２４４ 再配線層
２２４ 半導体チップの最外周位置
２２５ 樹脂オーバーコート
２４１ 最下層の封止チップ
２６７ アンダーフィラー
２６８ ダイアタッチフィルム
ｄ１ 半導体チップの目標の厚さ

Claims (9)

  1. 半導体集積回路及びパッドを有する半導体ウエハを分離して形成された複数の半導体チップを有する半導体チップ積層体の製造方法であって、
    前記半導体ウエハをハーフダインシングするハーフダインシング工程と、
    前記パッド同士を導電性連結材で連結するパッド連結工程と、
    前記半導体チップの前記半導体集積回路の面、側面及び前記導電性連結材を樹脂封止するチップ樹脂封止工程と、
    前記チップ樹脂封止工程により得られた半導体ウエハの前記半導体集積回路の面と反対側の面を削って、前記半導体チップ本体同士が分離され樹脂で結合されている封止チップ群を形成するバックグラインド工程と、
    前記封止チップ群を個片化して、個片封止チップを形成する封止チップ個片化工程と、
    複数の前記個片封止チップを、接続端子を有する配線基板に搭載積層してチップ積層体を形成するチップ積層工程と、
    前記チップ積層体が有する前記個片封止チップの各々の側面に露出する前記導電性連結材及び前記配線基板上の前記接続端子を、導電性部材を用いて接続する導電接続工程とを有することを特徴とする半導体チップ積層体の製造方法。
  2. 前記導電接続工程において導電性部材が設けられた前記チップ積層体を樹脂封止するチップ積層体樹脂封止工程を有することを特徴とする請求項１記載の半導体チップ積層体の製造方法。
  3. 前記導電接続工程において、前記個片封止チップの側面に存する導電性連結材の端部の導電性を高める加工を特徴とする請求項１又は２記載の半導体チップ積層体の製造方法。
  4. 前記導電性連結材の端部の導電性を高める加工は、プラズマエッチングによる端部の露出である請求項３記載の半導体チップ積層体の製造方法。
  5. 前記導電性連結材の端部の導電性を高める加工は、前記導電性連結材の端面へのはんだの装着である請求項３記載の半導体チップ積層体の製造方法。
  6. 前記半導体チップの前記半導体集積回路の面、側面及び前記導電性連結材を樹脂封止するチップ樹脂封止工程は、前記ハーフダイシング工程で形成されるダイシング溝の形状を保持した樹脂コーティングである請求項１乃至５の何れか一項記載の半導体チップ積層体の製造方法。
  7. 前記導電性部材は導電性ペースト又ははんだの何れか一の材料である請求項１乃至６の何れか一項記載の半導体チップ積層体の製造方法。
  8. 半導体集積回路とパッドの面、側面及び前記パッドに連結された導電性連結材を有した半導体チップが、前記半導体集積回路とパッドの面、側面及び前記パッドに連結された導電性連結材の各部において樹脂封止された封止チップと、
    接続端子を有する配線基板と、
    導電性部材と、
    封止樹脂材とを有する半導体チップ積層体であって、
    複数の前記封止チップが前記配線基板に搭載積層され、複数の前記封止チップの側面に端部を露出する前記導電性連結材及び前記配線基板上の前記接続端子が前記導電性部材により接続されてチップ積層体が構成され、該チップ積層体及び前記配線基板が樹脂封止されていることを特徴とする半導体チップ積層体。
  9. 前記半導体チップ積層体において、前記配線基板に対向する前記半導体チップが、前記配線基板とフリップチップ接続されていることを特徴とする請求項８記載の半導体チップ積層体。
JP2008320008A 2008-12-16 2008-12-16 半導体装置及び半導体装置の製造方法 Active JP5112275B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008320008A JP5112275B2 (ja) 2008-12-16 2008-12-16 半導体装置及び半導体装置の製造方法
US12/638,358 US8101461B2 (en) 2008-12-16 2009-12-15 Stacked semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008320008A JP5112275B2 (ja) 2008-12-16 2008-12-16 半導体装置及び半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2010147096A true JP2010147096A (ja) 2010-07-01
JP2010147096A5 JP2010147096A5 (ja) 2012-01-05
JP5112275B2 JP5112275B2 (ja) 2013-01-09

Family

ID=42239526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008320008A Active JP5112275B2 (ja) 2008-12-16 2008-12-16 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8101461B2 (ja)
JP (1) JP5112275B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182904A (ja) * 2009-02-06 2010-08-19 Fujitsu Ltd 半導体装置の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2932004B1 (fr) * 2008-06-03 2011-08-05 Commissariat Energie Atomique Dispositif electronique empile et procede de realisation d'un tel dispositif electronique
US8951839B2 (en) 2010-03-15 2015-02-10 Stats Chippac, Ltd. Semiconductor device and method of forming conductive vias through interconnect structures and encapsulant of WLCSP
US8816513B2 (en) * 2012-08-22 2014-08-26 Texas Instruments Incorporated Electronic assembly with three dimensional inkjet printed traces
WO2014063287A1 (en) * 2012-10-22 2014-05-01 Sandisk Information Technology (Shanghai) Co., Ltd. Wire tail connector for a semiconductor device
ITMI20130473A1 (it) * 2013-03-28 2014-09-29 St Microelectronics Srl Metodo per fabbricare dispositivi elettronici
KR101681360B1 (ko) * 2013-11-25 2016-11-30 삼성전기주식회사 전자부품 패키지의 제조방법
JP6421083B2 (ja) 2015-06-15 2018-11-07 株式会社東芝 半導体装置の製造方法
US9935082B2 (en) 2015-12-29 2018-04-03 Micron Technology, Inc. Stacked semiconductor dies with selective capillary under fill
JP2021034606A (ja) * 2019-08-27 2021-03-01 キオクシア株式会社 半導体装置およびその製造方法
US11456272B2 (en) * 2020-09-11 2022-09-27 Western Digital Technologies, Inc. Straight wirebonding of silicon dies

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236688A (ja) * 1994-12-20 1996-09-13 Internatl Business Mach Corp <Ibm> 電子モジュールおよびその形成方法
JPH11186447A (ja) * 1997-12-25 1999-07-09 Oki Electric Ind Co Ltd 樹脂封止半導体装置、その製造方法及びその製造装置
JP2000340694A (ja) * 1999-05-27 2000-12-08 Sharp Corp 半導体積層パッケージ、半導体パッケージユニットおよび半導体パッケージユニットの製造方法
JP2002093944A (ja) * 2000-09-11 2002-03-29 Oki Electric Ind Co Ltd 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
JP2003174120A (ja) * 2001-09-28 2003-06-20 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2007066409A1 (ja) * 2005-12-09 2007-06-14 Spansion Llc 半導体装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3681155B2 (ja) * 1999-12-22 2005-08-10 新光電気工業株式会社 電子部品の実装構造、電子部品装置、電子部品の実装方法及び電子部品装置の製造方法
US7215018B2 (en) * 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
CN100539135C (zh) * 2004-09-08 2009-09-09 松下电器产业株式会社 立体电路装置、使用它的电子机器及其制造方法
JP4551321B2 (ja) * 2005-07-21 2010-09-29 新光電気工業株式会社 電子部品実装構造及びその製造方法
KR100794658B1 (ko) * 2006-07-07 2008-01-14 삼성전자주식회사 반도체 칩 제조 방법, 이에 의해 형성된 반도체 칩 및 이를포함하는 칩 스택 패키지
KR100813625B1 (ko) * 2006-11-15 2008-03-14 삼성전자주식회사 반도체 소자 패키지
JP5110995B2 (ja) * 2007-07-20 2012-12-26 新光電気工業株式会社 積層型半導体装置及びその製造方法
JP5110996B2 (ja) * 2007-07-20 2012-12-26 新光電気工業株式会社 積層型半導体装置の製造方法
JP5049684B2 (ja) * 2007-07-20 2012-10-17 新光電気工業株式会社 積層型半導体装置及びその製造方法
JP2009071095A (ja) * 2007-09-14 2009-04-02 Spansion Llc 半導体装置の製造方法
TWI355061B (en) * 2007-12-06 2011-12-21 Nanya Technology Corp Stacked-type chip package structure and fabricatio
TW200931634A (en) * 2008-01-10 2009-07-16 Abounion Technology Corp Multi-channel stacked semiconductor device and method for fabricating the same, and stacking substrate applied to the semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236688A (ja) * 1994-12-20 1996-09-13 Internatl Business Mach Corp <Ibm> 電子モジュールおよびその形成方法
JPH11186447A (ja) * 1997-12-25 1999-07-09 Oki Electric Ind Co Ltd 樹脂封止半導体装置、その製造方法及びその製造装置
JP2000340694A (ja) * 1999-05-27 2000-12-08 Sharp Corp 半導体積層パッケージ、半導体パッケージユニットおよび半導体パッケージユニットの製造方法
JP2002093944A (ja) * 2000-09-11 2002-03-29 Oki Electric Ind Co Ltd 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
JP2003174120A (ja) * 2001-09-28 2003-06-20 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2007066409A1 (ja) * 2005-12-09 2007-06-14 Spansion Llc 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182904A (ja) * 2009-02-06 2010-08-19 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP5112275B2 (ja) 2013-01-09
US8101461B2 (en) 2012-01-24
US20100148340A1 (en) 2010-06-17

Similar Documents

Publication Publication Date Title
JP5112275B2 (ja) 半導体装置及び半導体装置の製造方法
US10128211B2 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US9818708B2 (en) Semiconductor device with thin redistribution layers
US10115715B2 (en) Methods of making semiconductor device packages and related semiconductor device packages
TWI576927B (zh) 半導體裝置及其製造方法
US9012269B2 (en) Reducing warpage for fan-out wafer level packaging
US10741500B2 (en) Electronic package
JP4659660B2 (ja) 半導体装置の製造方法
TWI578469B (zh) 無凸塊增層式封裝體翹曲降低技術
US6818998B2 (en) Stacked chip package having upper chip provided with trenches and method of manufacturing the same
US7413925B2 (en) Method for fabricating semiconductor package
US10276545B1 (en) Semiconductor package and manufacturing method thereof
TWI553794B (zh) 半導體裝置及在膠封期間形成黏著材料於半導體晶粒和載體上以減少晶粒位移之方法
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
JP4379102B2 (ja) 半導体装置の製造方法
CN103219309A (zh) 多芯片扇出型封装及其形成方法
JP2001313350A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
US20190259680A1 (en) Semiconductor package and method manufacturing the same
KR100622514B1 (ko) 회로 장치의 제조 방법
US20220208714A1 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
TWI550783B (zh) 電子封裝件之製法及電子封裝結構
TW201737452A (zh) 系統級封裝及用於製造系統級封裝的方法
TW201916293A (zh) 半導體元件用基板及其製造方法、半導體裝置及其製造方法
JP2005005632A (ja) チップ状電子部品及びその製造方法、並びにその実装構造

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111110

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121010

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5112275

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150