JP5110996B2 - 積層型半導体装置の製造方法 - Google Patents

積層型半導体装置の製造方法 Download PDF

Info

Publication number
JP5110996B2
JP5110996B2 JP2007190040A JP2007190040A JP5110996B2 JP 5110996 B2 JP5110996 B2 JP 5110996B2 JP 2007190040 A JP2007190040 A JP 2007190040A JP 2007190040 A JP2007190040 A JP 2007190040A JP 5110996 B2 JP5110996 B2 JP 5110996B2
Authority
JP
Japan
Prior art keywords
semiconductor element
electrode terminal
wire
stacked
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007190040A
Other languages
English (en)
Other versions
JP2009027041A (ja
Inventor
茂 水野
孝 栗原
晶紀 白石
啓 村山
光敏 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007190040A priority Critical patent/JP5110996B2/ja
Priority to KR1020080066802A priority patent/KR20090009709A/ko
Priority to US12/175,650 priority patent/US7807561B2/en
Priority to TW097127270A priority patent/TW200905767A/zh
Publication of JP2009027041A publication Critical patent/JP2009027041A/ja
Application granted granted Critical
Publication of JP5110996B2 publication Critical patent/JP5110996B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76152—Syringe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

本発明は側面配線の形成方法に関し、更に詳細には複数個の半導体素子を積層して積層体を形成した後、前記積層体の側面に側面配線を形成して、前記半導体素子の各々を電気的に接続した積層型半導体装置の製造方法に関する。
複数個の半導体素子を積層して積層体を形成した後、積層体の側面に側面配線を形成して、半導体素子の各々を電気的に接続した積層型半導体装置については、例えば下記特許文献１に提案されている。
かかる積層型半導体装置の側面配線は、図１４に示す様に、半導体素子１００，１００・・を積層して形成した積層体Ａの側面に沿って、ノズル１０２から導電性粒子が含有された導電性ペーストを吐出して導電性ペーストから成る線状部１０４，１０４・・を形成した後、線状部１０４，１０４・・に加熱処理を施すことによって形成できる。
特表２００１−５１４４４９号公報
図１４に示す様に、導電性ペーストによって積層体Ａの側面に側面配線を容易に形成できる。
しかし、図１４に示す様に、ノズル１０２から導電性ペーストを吐出して形成される側面配線の太さは、ノズル１０２のノズル口径によって決定される。一方、ノズル１０２のノズル口径は、口径を過大に細化すると、導電性ペーストの粘度によっては連続吐出ができ難くなるおそれがある。このため、ノズル１０２のノズル口径の細化には限界が存在し、形成される側面配線の細化にも限界がある。
一方、近年、積層型半導体装置でも、大容量化、高密度化が求められており、側面配線も狭ピッチで形成することが要望されており、図１４に示すノズル１０２を用いることができなくなりつつある。
そこで、本発明は、ノズルから導電性ペーストを吐出して太い側面配線を巾広ピッチでしか形成できないという、従来の積層型半導体装置の製造方法の課題を解決し、細い側面配線を狭ピッチで形成できる積層型半導体装置の製造方法を提供することを目的とする。
本発明者等は、前記課題を解決すべく検討を重ねた結果、転写ワイヤの所定長さに亘って付着させた導電性ペーストを、複数個の半導体素子を積層して形成した積層体の側面に転写して側面配線を形成することによって、ノズルから導電性ペーストを吐出して形成した側面配線に比較して、細い側面配線を形成できることを見出し、本発明に到達した。
すなわち、本発明は、複数個の半導体素子を積層して積層体を形成した後、前記積層体の側面に側面配線を形成して、前記半導体素子の各々を電気的に接続した積層型半導体装置を製造する際に、前記半導体素子として、その電極端子に一端が接続された配線の少なくとも一部が側面側に延出又は露出している半導体素子を用い、前記半導体素子の各側面側に延出又は露出された配線を接続するように、転写ワイヤの所定長さに亘って付着させた導電性粒子を含有する導電性ペーストを、前記転写ワイヤに張力を付与しつつ回転させて前記積層した半導体素子の側面に転写して、前記側面配線を形成することを特徴とする積層型半導体装置の製造方法にある。
かかる本発明において、半導体素子として、一面側に形成された電極端子に一端が接続された金属ワイヤの少なくとも一部が側面側に延出されている半導体素子を好適に用いることができる。
特に、一面側に形成された電極端子に一端が接続された金属ワイヤが、側面に当接状態で延出されている半導体素子を好適に用いることができる。
金属ワイヤの導電性ペーストに対する濡れ性が良好であるため、半導体素子の側面に延出された金属ワイヤと導電性ペーストとが接触したとき、導電性ペーストが金属ワイヤの周面に集合され易く、隣接する側面配線との接触が避けられ、最終的に得られる積層型半導体装置の信頼性を向上できる。
この半導体素子は、電極端子が形成された電極端子形成面が上面となるように半導体素子を搭載した金属箔に、一端を接続した金属ワイヤの他端を半導体素子の電極端子に接続する打ち上げ方式でワイヤボンディングした後、前記金属ワイヤを半導体素子の側面に当接するように前記半導体素子を回転し、次いで、前記金属ワイヤを所定箇所で切断することによって得ることができる。
また、半導体素子として、一面側に形成された電極端子に一端が接続された金属ワイヤが、側面を当接状態で横断して、前記一面側に対して反対側面まで延出している半導体素子を好適に用いることができる。
この半導体素子は、電極端子が形成された電極端子形成面が上面となるように半導体素子を搭載した金属箔に、一端を接続した金属ワイヤの他端を半導体素子の電極端子に接続する打ち上げ方式でワイヤボンディングした後、前記金属ワイヤが半導体素子の側面に当接し且つ前記電極端子形成面に対して反対側面に当接するように半導体素子を回転又はスライドした後、前記金属ワイヤを所定箇所で切断して形成できる。
尚、本発明においては、転写ワイヤとして、金属製の転写ワイヤを好適に用いることができる。
本発明では、転写ワイヤの所定長さに亘って付着させた導電性粒子を含有する導電性ペーストを、複数個の半導体素子を積層して形成した積層体の側面に転写して側面配線を形成する。このため、ノズルから導電性ペーストを吐出して形成した側面配線に比較して細化された側面配線を形成できる。また、転写ワイヤの周面に付着した導電性ペーストの全量を転写でき、均斉な太さの側面配線を形成できる。その結果、積層体の側面に狭ピッチで側面配線を形成でき、大容量化、高密度化された積層型半導体装置を提供できる。
本発明では、先ず、図１に示す様に、複数個の半導体素子１０，１０，１０を接着層１２を介して積層して積層体Ｐを形成する。
かかる半導体素子１０には、一面側に形成された電極端子１４に一端が接続された金属ワイヤとしての金ワイヤ１６が、側面に当接状態で延出されている。これらの半導体素子１０，１０，１０を積層して積層体Ｐを形成する際には、半導体素子１０の側面に延出されている金ワイヤ１６が直線上に配設されるように各半導体素子１０の位置を調整する。
図１に示す半導体素子１０を形成するには、図２に示す様に、吸着板２０上にアルミ箔等の金属箔２２を載置すると共に、金属箔２２に形成した貫通孔２４上に半導体素子１０を載置する。金属箔２２に載置された半導体素子１０は、その電極端子１４が形成された電極端子形成面が上面となるように載置する。
更に、この金属箔２２及び半導体素子１０を、吸着板２０の吸着力を発現して、吸着板２０の所定箇所に各々所定箇所に固定する。この際に、半導体素子１０は、金属箔２２の貫通孔２４を介して吸着板３０の所定箇所に吸着固定される。
この様に、吸着板２０の吸着力で固定されている金属箔２２の半導体素子１０の近傍に、ワイヤボンダーによって金ワイヤ１６の一端を接続した後、金ワイヤ１６をキャピラリーから引き出して半導体素子１０の電極端子１４上に金ワイヤ１６の他端を接続して引き千切る。
次いで、図３（ａ）に示す様に、吸着板２０の吸着を解除して、半導体素子１０及び金属箔２２を吸着板２０から取り出す。吸着板２０の吸着を解除したとき、半導体素子１０は移動可能となる。
このため、図３（ｂ）に示す様に、半導体素子１０を１８０°回転し、電極端子形成面を金属箔２２の方向（下面方向）を向くようにする。
次いで、図３（ｃ）に示す様に、半導体素子１０の金ワイヤ１６の一端を接続した電極端子１４側の側面が金ワイヤ１６に当接するように、半導体素子１０を９０°回転した後、半導体素子１０の電極端子形成面の反対側面近傍の箇所［図３（ｃ）に示す矢印の箇所］で金ワイヤ１６を切断することによって、電極端子１４に一端が接続された金ワイヤ１６が側面に当接状態で延出された半導体素子１０を得ることができる。
ところで、図２に示す金ワイヤ１６は、金属箔２２から半導体素子１０の電極端子１４への方向、いわゆる打ち上げ方式でワイヤボンディングした。この様に、打ち上げ方式のワイヤボンディングによれば、半導体素子１０の電極端子１４上での金ワイヤ１６の立ち上がりを可及的に小さくできる。このため、図３（ｂ）に示す様に、半導体素子１０を１８０°回転して、電極端子形成面を金属箔２２の方向（下面方向）に向かせたとき、金属箔２２によって電極端子１４近傍の金ワイヤ１６を押し潰すことを防止できる。
一方、図４（ａ）に示す如く、金ワイヤ１６を、半導体素子１０の電極端子１４から金属箔２２への方向、いわゆる打ち落し方式でボンディングすると、半導体素子１０の電極端子１４上での金ワイヤ１６の立ち上がりが大きくなる。このため、図４（ｂ）に示す如く、半導体素子１０を１８０°回転して、電極端子形成面を金属箔２２の方向（下面方向）に向かせたとき、金属箔２２によって電極端子１４近傍の金ワイヤ１６を押し潰す。押し潰された金ワイヤ１６は、隣接する電極端子１４に一端が接続された金ワイヤ１６と接触するおそれがある。
図１に示す積層体Ｐの側面には、半導体素子１０，１０，１０の各側面に延出されている金ワイヤ１６，１６，１６を電気的に接続する側面配線を、銀粒子、銅粒子或いはカーボン粒子等の導電性粒子が熱硬化性樹脂等の樹脂中に含有された導電性ペーストを塗布して形成する。
この金ワイヤ１６の導電性ペーストとの濡れ性が良好であるため、半導体素子１０の側面に延出した金ワイヤ１６と導電性ペーストとが接触したとき、導電性ペーストが金ワイヤ１０の周面に集合され易く、隣接する側面配線との接触が避けられ、最終的に得られる積層型半導体装置の信頼性を向上できる。
かかる導電性ペーストの塗布は、図５に示す様に、転写ワイヤ３０を用いて行う。この転写ワイヤ３０としては金属製の転写ワイヤ、特にタングステン製の転写ワイヤを好適に用いることができる。
この転写ワイヤ３０を用いて積層体Ｐの側面に導電性ペーストを塗布する際には、先ず、図５（ａ）に示す様に、台３２上に滴下した導電性ペーストの液滴３４中に転写ワイヤ３０を接触させて、液滴３４を形成する導電性ペーストの表面張力で転写ワイヤ３０の表面に付着させる。この際に、転写ワイヤ３０は一端側から他端側方向［図５（ａ）に示す矢印方向］に移動させて、転写ワイヤ３０の所定長さに亘って導電性ペーストを付着させる。
次いで、図５（ｂ）に示す様に、転写ワイヤ３０を積層体Ｐの側面に押し付けて、転写ワイヤ３０の周面に付着した導電性ペースト３６を積層体Ｐの側面に転写する。積層体Ｐの側面に転写された導電性ペーストから成る線状部３８は、加熱処理を施すことによって側面配線を形成できる。
ここで、転写ワイヤ３０を積層体Ｐの側面に押し付けて導電性ペースト３６を積層体Ｐの側面に転写する際には、転写ワイヤ３０に張力を付与しつつ回転することによって、形成される側面配線の太さ等を一定とすることができる。
この様にして積層体Ｐの側面に側面配線を形成した状態を図６に示す。図６は、厚さ２００μｍの４枚の半導体素子１０を接着層１２を介して積層した図１に示す積層体Ｐに、太さ４３μｍの転写ワイヤ３０によって導電性ペーストを転写して側面配線４０，４０・・を形成した状態を示す顕微鏡写真である。
この側面配線４０，４０・・は、厚さ２００μｍの半導体素子１０よりも細い。このため、側面配線４０，４０・・のピッチは５２０μｍであるが、２６０μｍのピッチでも形成可能である。
ところで、図７に示す如く、図１に示す積層体Ｐの側面に、塗布装置５０のノズル５０ａから導電性ペーストを吐出して側面配線を形成した場合には、その側面配線は太いものとなる。
このことを図８に示す。図８は、厚さ２００μｍの４枚の半導体素子１０を接着層１２を介して積層した図１に示す積層体Ｐに、塗布装置５０の口径１５０μｍのノズル５０ａから導電性ペーストを吐出して形成した側面配線４０′，４０′・・の顕微鏡写真である。図８から明らかな様に、側面配線４０′の最大巾は、厚さ２００μｍの半導体素子１０よりも巾広に形成されている。このため、側面配線４０′，４０′・・のピッチを２６０μｍとすることは極めて困難である。
図１に示す積層体Ｐは、構成する半導体素子１０が、その側面に金ワイヤ１６が当接状態で延出されているものであるが、図９に示す様に、半導体素子１０の側面に当接状態で延出された金ワイヤ１６を、半導体素子１０の電極端子１４が形成された電極端子形成面に対して反対側面まで延出してもよい。
図９に示す半導体素子１０を形成するには、図２に示す様に、吸着板２０上に載置した金属箔２２の貫通孔２４上に半導体素子１０を載置し、吸着板２０の吸着力を発現して固定した金属箔２２の半導体素子１０の近傍に、ワイヤボンダーによって金ワイヤ１６の一端を接続した後、金ワイヤ１６をキャピラリーから引き出して半導体素子１０の電極端子１４上に金ワイヤ１６の他端を接続して引き千切る。
次いで、図３（ａ）に示す様に、吸着板２０の吸着を解除して、半導体素子１０及び金属箔２２を吸着板２０から取り出した後、図１０（ａ）に示す様に、半導体素子１０を金ワイヤ１６の方向［図１０（ａ）の矢印方向］にスライドし、金ワイヤ１６が半導体素子１０の側面に当接状態で横断するように、半導体素子１０の側面を金ワイヤ１６に当接させる。
図１０（ａ）に示す状態の半導体素子１０は、図３（ｃ）に示す様に、金属箔２２に対して垂直に立設されている半導体素子１０を、その電極端子形成面が上面となるように９０°回転することによっても得ることができる。
その後、図１０（ｂ）に示す様に、金属箔２２の一部を折り曲げて、半導体素子１０の電極端子形成面に対して反対側面側に延出されている金ワイヤ１６を露出し、半導体素子１０の反対側面に延出されている金ワイヤ１６の部分［半導体素子１０の反対側面の角部近傍の部分（矢印で示す部分）］をカッター等で切断することによって、電極端子１４に一端が接続された金ワイヤ１６が側面に密着状態で横断し、電極端子形成面に対して反対側面まで延出されている半導体素子１０を得ることができる。
ところで、図１０（ａ）に示す様に、半導体素子１０をスライドして半導体素子１０の側面に金ワイヤ１６を延出する際には、半導体素子１０の電極端子形成面の反対面側に金ワイヤ１６を延出させることなく、電極端子形成面側の角部で金ワイヤ１６を引き千切ってもよい。この様に金ワイヤ１６を引き千切る場合には、金ワイヤ１６の所定箇所に予めクリップ等で傷を付けておくことによって、容易に所定箇所で金ワイヤ１６を切断できる。
電極端子１４に一端が接続された金ワイヤ１６が側面に当接状態で横断し、電極端子形成面に対して反対側面まで延出されている複数個の半導体素子１０，１０，１０は、図９に示す様に、電極端子１４が形成された電極端子形成面の各々が同一方向を向くように接着層１２，１２を介して積層して積層体Ｐを形成する。この際に、半導体素子１０，１０，１０の各側面に延出されている金ワイヤ１６が一直線状となるように、半導体素子１０，１０，１０を位置調整する。
その後、図５に示す様に、積層体Ｐの側面に転写ワイヤ３０によって導電性ペーストから成る線状部３８を転写した後、加熱処理を施して側面配線４０を形成する。
図１及び図９に示す積層体Ｐでは、構成する半導体素子１０，１０，１０の各側面に電極端子１４に一端が接続された金ワイヤ１６が当接状態で延出されているが、図１１に示す様に、電極端子１４に一端が接続された金ワイヤ１６の他端が側面側に突出している半導体素子１０を用いることができる。
かかる半導体素子１０は、図３（ｂ）に示す様に、半導体素子１０を１８０°回転して電極端子形成面を金属箔２２の方向（下面方向）を向かせた状態で、図１２に示す様に、金ワイヤ１６の直線状部分が半導体素子１０の側面側から突出する部分［半導体素子１０の電極端子形成面の角部近傍（矢印で示す部分）］をカッター等で切断することによって得ることができる。
以上、説明した図１〜図１２に示す半導体素子１０としては、一面側に形成された電極端子１４に一端が接続された金ワイヤ１６を側面側に延出した半導体素子１０を用いていたが、図１３に示す様に、電極端子１４に一端が接続された配線の他端１５が側面に露出されている半導体素子１０を用いることができる。
また、図１、図９及び図１１に示す積層半導体装置Ｐでは、半導体素子１０，１０・・の各々は電極端子形成面が上面を向くように積層されているが、電極端子形成面が対向するように半導体素子１０，１０を積層してもよい。
更に、転写ワイヤ３０として、金属製の転写ワイヤ３０を用いたが、樹脂製の転写ワイヤであってもよく、表面に粗面加工等の加工が施されている転写ワイヤを用いてもよい。
本発明で用いる積層体Ｐの一例を説明する概略断面図である。 図１に示す積層体Ｐを構成する半導体素子１０を形成する工程の一部を説明する工程図である。 図１に示す積層体Ｐを構成する半導体素子１０を形成する工程の残りの工程を説明する工程図である。 図２に示す工程に対する比較例を説明する説明図である。 転写工程を説明する工程図である。 図５に示す転写工程で転写して形成した側面配線の状態を示す顕微鏡写真である。 図１に示す積層体Ｐの側面にノズルから導電性ペーストを吐出する方法を説明する説明図である。 図７に示すノズルから導電性ペーストを吐出して形成した側面配線の状況を示す顕微鏡写真である。 本発明で用いる積層体Ｐの他の一例を説明する概略断面図である。 図９に示す積層体Ｐを構成する半導体素子１０を形成する工程図である。 本発明で用いる積層体Ｐの他の一例を説明する概略断面図である。 図１１に示す積層体Ｐを構成する半導体素子１０を形成する工程図である。 本発明で用いる積層体Ｐを構成できる他の半導体素子１０を説明する斜視図である。 複数個の半導体素子を積層した積層体Ａにノズルから導電性ペーストを吐出して側面配線を形成する従来方法を説明するための斜視図である。
符号の説明
１０ 半導体素子
１２ 接着層
１４ 電極端子
１６ 金ワイヤ（金属ワイヤ）
２０ 吸着板
２２ 金属箔
２４ 貫通孔
３０ 転写ワイヤ
３４ 液滴
３６ 導電性ペースト
３８ 線状部
４０ 側面配線
５０ 塗布装置
５０ａ ノズル
Ｐ 積層体

Claims (7)

  1. 複数個の半導体素子を積層して積層体を形成した後、前記積層体の側面に側面配線を形成して、前記半導体素子の各々を電気的に接続した積層型半導体装置を製造する際に、
    前記半導体素子として、その電極端子に一端が接続された配線の少なくとも一部が側面側に延出又は露出している半導体素子を用い、
    前記半導体素子の各側面側に延出又は露出された配線を接続するように、転写ワイヤの所定長さに亘って付着させた導電性粒子を含有する導電性ペーストを、前記転写ワイヤに張力を付与しつつ回転させて前記積層体の側面に転写して、前記側面配線を形成することを特徴とする積層型半導体装置の製造方法。
  2. 半導体素子として、一面側に形成された電極端子に一端が接続された金属ワイヤの少なくとも一部が側面側に延出されている半導体素子を用いる請求項１記載の積層型半導体装置の製造方法。
  3. 半導体素子として、一面側に形成された電極端子に一端が接続された金属ワイヤが、側面に当接状態で延出されている半導体素子を用いる請求項１又は請求項２記載の積層型半導体装置の製造方法。
  4. 電極端子に一端が接続された金属ワイヤが側面に当接状態で延出されている半導体素子として、電極端子が形成された電極端子形成面が上面となるように半導体素子を搭載した金属箔に、一端を接続した金属ワイヤの他端を半導体素子の電極端子に接続する打ち上げ方式でワイヤボンディングした後、前記金属ワイヤを半導体素子の側面に当接するように前記半導体素子を回転し、次いで、前記金属ワイヤを所定箇所で切断して得た半導体素子を用いる請求項３記載の積層型半導体装置の製造方法。
  5. 半導体素子として、一面側に形成された電極端子に一端が接続された金属ワイヤが、側面を当接状態で横断して、前記一面側に対して反対側面まで延出している半導体素子を用いる請求項１又は請求項２記載の積層型半導体装置の製造方法。
  6. 側面に当接状態で横断した金属ワイヤが電極端子形成面に対して反対側面まで延出されている半導体素子として、電極端子が形成された電極端子形成面が上面となるように半導体素子を搭載した金属箔に、一端を接続した金属ワイヤの他端を半導体素子の電極端子に接続する打ち上げ方式でワイヤボンディングした後、前記金属ワイヤが半導体素子の側面に当接し且つ前記電極端子形成面に対して反対側面に当接するように半導体素子を回転又はスライドした後、前記金属ワイヤを所定箇所で切断して得た半導体素子を用いる請求項５記載の積層型半導体装置の製造方法。
  7. 転写ワイヤとして、金属製の転写ワイヤを用いる請求項１〜６のいずれか一項記載の積層型半導体装置の製造方法。
JP2007190040A 2007-07-20 2007-07-20 積層型半導体装置の製造方法 Expired - Fee Related JP5110996B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007190040A JP5110996B2 (ja) 2007-07-20 2007-07-20 積層型半導体装置の製造方法
KR1020080066802A KR20090009709A (ko) 2007-07-20 2008-07-10 측면 배선의 형성 방법
US12/175,650 US7807561B2 (en) 2007-07-20 2008-07-18 Method for forming side wirings
TW097127270A TW200905767A (en) 2007-07-20 2008-07-18 Method for manufacturing semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007190040A JP5110996B2 (ja) 2007-07-20 2007-07-20 積層型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009027041A JP2009027041A (ja) 2009-02-05
JP5110996B2 true JP5110996B2 (ja) 2012-12-26

Family

ID=40265162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007190040A Expired - Fee Related JP5110996B2 (ja) 2007-07-20 2007-07-20 積層型半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7807561B2 (ja)
JP (1) JP5110996B2 (ja)
KR (1) KR20090009709A (ja)
TW (1) TW200905767A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5112275B2 (ja) * 2008-12-16 2013-01-09 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
JP2011023709A (ja) * 2009-06-18 2011-02-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP5215244B2 (ja) * 2009-06-18 2013-06-19 新光電気工業株式会社 半導体装置
JP7195208B2 (ja) 2019-04-12 2022-12-23 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2559471B2 (ja) * 1988-09-09 1996-12-04 コーア株式会社 チツプ抵抗の製造方法
WO1999010925A1 (en) * 1997-08-22 1999-03-04 Cubic Memory, Inc. Vertical interconnect process for silicon segments with thermally conductive epoxy preform
US6207474B1 (en) * 1998-03-09 2001-03-27 Micron Technology, Inc. Method of forming a stack of packaged memory die and resulting apparatus
JP3476383B2 (ja) * 1999-05-27 2003-12-10 シャープ株式会社 半導体積層パッケージ
JP3879351B2 (ja) * 2000-01-27 2007-02-14 セイコーエプソン株式会社 半導体チップの製造方法
JP2003142518A (ja) * 2001-11-02 2003-05-16 Nec Electronics Corp 半導体製造装置、半導体製造方法、半導体装置及び電子装置
JP4081666B2 (ja) * 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004303884A (ja) * 2003-03-31 2004-10-28 Seiko Epson Corp 三次元実装モジュールの製造方法とその方法で得られる三次元実装モジュール

Also Published As

Publication number Publication date
US20090023247A1 (en) 2009-01-22
KR20090009709A (ko) 2009-01-23
US7807561B2 (en) 2010-10-05
TW200905767A (en) 2009-02-01
JP2009027041A (ja) 2009-02-05

Similar Documents

Publication Publication Date Title
JP5110995B2 (ja) 積層型半導体装置及びその製造方法
JP5049684B2 (ja) 積層型半導体装置及びその製造方法
JP5700241B2 (ja) 多層配線基板及びその製造方法
WO2012147484A1 (ja) リジッドフレキシブル基板およびその製造方法
JP4055768B2 (ja) 多層回路基板の製造方法
JP2009027039A5 (ja)
WO2007052584A1 (ja) 積層回路基板の製造方法、回路板およびその製造方法
JPH10270624A (ja) チップサイズパッケージ及びその製造方法
JP5110996B2 (ja) 積層型半導体装置の製造方法
US11469027B2 (en) Built-in-coil substrate and method for manufacturing the same
US11302593B2 (en) Electronic component package and method for manufacturing the same
WO2017212934A1 (ja) 多層基板の製造方法
JP2004179295A (ja) パッケージの製造方法
US11382218B2 (en) Printed wiring board and method for manufacturing the same
WO2020162473A1 (ja) 樹脂多層基板および樹脂多層基板の製造方法
JP2003109689A (ja) 導電性複合体
JP2012169486A (ja) 基材、配線板、基材の製造方法及び配線板の製造方法
JP2004079710A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008124029A (ja) 接続部材
JP2006310583A (ja) 複合基板およびその製造方法
JP4930712B2 (ja) 異方性導電フィルム
WO2010143369A1 (ja) 半導体装置およびその製造方法
JP2013191678A (ja) 多層配線基板
US11979985B2 (en) Printed circuit board
JP2007165756A (ja) 層間接続シート及びその製造方法ならびにそれを用いた多層フレキシブルプリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121009

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5110996

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees