KR20090009709A - 측면 배선의 형성 방법 - Google Patents

측면 배선의 형성 방법 Download PDF

Info

Publication number
KR20090009709A
KR20090009709A KR1020080066802A KR20080066802A KR20090009709A KR 20090009709 A KR20090009709 A KR 20090009709A KR 1020080066802 A KR1020080066802 A KR 1020080066802A KR 20080066802 A KR20080066802 A KR 20080066802A KR 20090009709 A KR20090009709 A KR 20090009709A
Authority
KR
South Korea
Prior art keywords
wiring
semiconductor element
semiconductor device
electrode terminal
semiconductor
Prior art date
Application number
KR1020080066802A
Other languages
English (en)
Inventor
시게루 미즈노
다카시 구리하라
아키노리 시라이시
게이 무라야마
미츠토시 히가시
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20090009709A publication Critical patent/KR20090009709A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76152—Syringe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

복수 개의 반도체 소자를 적층하여 적층체 P를 형성한 후, 적층체 P의 측면에 측면 배선을 형성하여 반도체 소자 각각을 서로 전기적으로 접속한 반도체 장치를 제조한다. 이 경우에, 반도체 소자로서는, 반도체 소자의 전극단자에 일단이 접속된 금 와이어(16)가 측면에 연장되는 반도체 소자(10)를 채용하였다. 반도체 소자(10, 10, 10)의 측면에 연장된 금 와이어(16)를 접속하도록, 전사 와이어(30)의 소정의 길이에 걸쳐 부착시킨 도전성 입자를 함유하는 도전성 페이스트(36)를 적층체 P의 측면에 전사하여 측면 배선을 형성한다.
반도체 소자, 적층체, 전극단자, 도전성 페이스트

Description

측면 배선의 형성 방법{METHOD FOR FORMING SIDE WIRINGS}
본 발명은 측면 배선의 형성 방법에 관한 것으로, 상세하게는 복수의 반도체 소자를 적층하여 적층체를 형성한 후, 적층체의 측면에 측면 배선을 형성하여 반도체 소자를 서로 전기적으로 접속한 반도체 장치의 제조 방법에 관한 것이다.
복수 개의 반도체 소자를 적층하여 적층체를 형성한 후, 적층체의 측면에 측면 배선을 형성하여 반도체 소자를 서로 전기적으로 접속한 반도체 장치가, 예를 들면 하기 특허 문헌 1에 제안되어 있다.
이러한 반도체 장치의 측면 배선은, 도 14에 나타낸 바와 같이 반도체 소자(100, 100,…)를 적층하여 형성한 적층체 A의 측면을 따라 노즐(102)로부터 도전성 입자가 함유된 도전성 페이스트를 토출하여서, 도전성 페이스트로 이루어지는 선형 스트립(104, 104, …)을 형성한 후, 이렇게 형성된 선형 스트립(104, 104, …)에 가열 처리를 실시하는 방식으로 형성될 수 있다.
[특허 문헌 1] 일본국 특표 2001-514449호 공보
도 14에 나타낸 바와 같이, 도전성 페이스트를 이용하여 적층체 A의 측면에 측면 배선을 용이하게 형성할 수 있다.
그러나, 도 14에 나타낸 바와 같이 노즐(102)로부터 도전성 페이스트를 토출하여 형성된 측면 배선의 두께는 노즐(102)의 직경에 의해 결정된다. 한편, 노즐(102)의 직경을 과대하게 작게하면 도전성 페이스트의 점도에 따라서는 도전성 페이스트의 연속적인 토출이 곤란해질 수 있다. 그러므로, 노즐(102)의 직경을 작게 하는데는 한계가 있고, 또한 형성되는 측면 배선의 미세화에도 한계가 있다.
한편, 최근에, 반도체 장치는 대용량화, 고밀도화가 요구되고 있다. 측면 배선도 협소 피치로 형성되는 것이 요구되고 있다. 결과적으로, 도 14에 나타낸 노즐(102)을 사용할 수 없게 된다.
따라서, 본 발명은 노즐로부터 도전성 페이스트를 토출하여서 두꺼운 측면 배선을 넓은 피치로만 형성할 수 있던 종래의 반도체 장치의 제조 방법의 과제를 해결하고, 미세한 측면 배선을 협소 피치로 형성할 수 있는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 발명자는 상기 과제를 해결하기 위해 숙고한 결과, 전사 와이어의 소정의 길이에 걸쳐 부착된 도전성 페이스트를 복수 개의 반도체 소자를 적층하여 형성된 적층체의 측면에 전사함으로써, 노즐로부터 도전성 페이스트를 토출하여 형 성된 측면 배선과 비교하여, 미세한 측면 배선을 형성할 수 있음을 발견하였다.
본 발명의 제 1 양태에 따르면,
복수 개의 반도체 소자를 적층하여 적층체를 형성하는 단계,
상기 적층체의 측면에 측면 배선을 형성하여서, 상기 반도체 소자의 각각을 서로 전기적으로 접속한 반도체 장치를 제조하는 단계,
상기 반도체 소자로서, 상기 반도체 소자의 전극단자에 일단이 접속된 배선의 적어도 일부가 상기 측면에 연장 또는 노출되는 반도체 소자를 준비하는 단계, 및
상기 반도체 소자의 측면에 연장되는 상기 배선을 접속하도록, 전사 와이어(transfering wire)의 소정의 길이에 걸쳐 부착된 도전성 입자를 함유하는 도전성 페이스트를 상기 적층체의 측면에 전사하여서 상기 측면 배선을 형성하는 단계를 포함하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 제 2 양태에 따르면, 상기 반도체 소자로서, 상기 반도체 소자의 일측의 주면(main surface)에 형성된 상기 전극단자에 일단이 접속된 상기 배선의 적어도 일부가 상기 측면에 연장되는 반도체 소자를 채용하는, 제 1 양태에 따른 반도체 장치의 제조 방법이 제공된다.
특히, 본 발명의 제 3 양태에 따르면, 상기 반도체 소자로서, 상기 반도체 소자의 일측의 주면에 형성된 상기 전극단자에 일단이 접속된 배선이 상기 측면에 접촉 상태로 연장되는 반도체 소자를 채용하는, 제 1 양태 또는 제 2 양태에 따른 반도체 장치의 제조 방법이 제공된다.
상기 배선과 상기 도전성 페이스트 사이의 젖음성(wettability)은 양호하다. 이 때문에, 반도체 소자의 측면에 연장된 배선과 도전성 페이스트가 접촉되면, 도전성 페이스트가 배선의 주변에 집합되기 쉬우므로, 관련 측면 배선과 인접하는 측면 배선간의 접촉이 회피된다. 그러므로, 최종적으로 제조된 반도체 장치의 신뢰성을 향상시킬 수 있다.
본 발명의 제 4 양태에 따르면, 상기 전극단자에 일단이 접속된 배선이 상기 측면에 접촉 상태로 연장되는 반도체 소자로서, 전극단자가 형성된 전극단자 형성 면이 상면이 되도록 상기 반도체 소자를 탑재한 금속박에 일단이 접속된 상기 배선의 타단을 상기 반도체 소자의 상기 전극단자에 접속하는 슈팅 업 방식(shooting up system)으로 상기 배선을 와이어 본딩한 후에, 상기 배선을 상기 반도체 소자의 측면에 접촉하도록 상기 반도체 소자를 회전시키고, 상기 배선을 소정의 개소에서 절단하는 반도체 소자를 채용하는, 제 3 양태에 따른 반도체 장치의 제조 방법이 제공된다.
또한, 본 발명의 제 5 양태에 따르면, 상기 반도체 소자로서, 상기 반도체 소자의 일측의 주면에 형성된 전극단자에 일단이 접속된 배선이 상기 측면에 접촉 상태로 횡단하여 상기 일측의 주면의 반대측 면까지 연장되는 반도체 소자를 채용하는, 제 1 양태 또는 제 2 양태에 따른 반도체 장치의 제조 방법이 제공된다.
본 발명의 제 6 양태에 따르면, 배선이 상기 측면에 접촉 상태로 횡단하여 전극단자 형성 면의 반대측 면까지 연장되는 상기 반도체 소자로서, 상기 전극단자가 형성된 전극단자 형성 면이 상면이 되도록 반도체 소자를 탑재한 금속박에 일단 이 접속된 상기 배선의 상기 타단을 상기 반도체 소자의 전극단자에 접속하는 슈팅 업 방식으로 상기 배선을 와이어 본딩한 후, 상기 배선이 상기 반도체 소자의 측면에 접촉하고 상기 전극단자 형성 면의 반대측 면에 접촉하도록 반도체 소자를 회전 또는 슬라이딩하고, 상기 배선을 소정의 개소에서 절단하는 반도체 소자를 채용하는, 제 5 양태에 따른 반도체 장치의 제조 방법이 제공된다.
본 발명의 제 7 양태에 따르면, 상기 전사 와이어에 부착된 도전성 페이스트를 상기 적층체의 측면에 전사할 때, 상기 전사 와이어를 장력을 부여하면서 회전시키는, 제 1 내지 제 6 양태 중 어느 한 양태에 따른 반도체 장치의 제조 방법이 제공된다. 그러므로, 전사 와이어의 주변에 도포된 도전성 페이스트의 전량을 전사할 수 있어, 두께가 균일한 측면 배선이 제공된다.
본 발명의 제 8 양태에 따르면, 상기 전사 와이어는 금속제의 전사 와이어인, 제 1 내지 제 7 양태 중 어느 한 양태에 따른 반도체 장치의 제조 방법이 제공된다.
본 발명의 제 9 양태에 따르면, 상기 배선이 금속 배선인, 제 1 양태에 따른 반도체 장치의 제조 방법이 제공된다.
본 발명에서는, 전사 와이어의 소정의 길이에 걸쳐 부착된 도전성 입자를 함유하는 도전성 페이스트를 복수 개의 반도체 소자를 적층하여 형성된 적층체의 측면에 전사함으로써, 측면 배선을 형성한다. 이 때문에, 노즐로부터 도전성 페이스트를 토출하여 형성된 측면 배선과 비교해서, 미세한 측면 배선을 형성할 수 있다. 결과적으로, 적층체의 측면에 협소 피치로 측면 배선을 형성함으로써, 대용량 및 고밀도의 반도체 장치를 제공할 수 있다.
본 발명에서는, 우선 도 1에 나타낸 바와 같이 복수 개의 반도체 소자(10, 10, 10)를 접착층(12)을 통해 적층하여 적층체 P를 형성한다.
이러한 반도체 소자(10)에서는, 일측의 주면(main surface)에 형성된 전극단자(14)에 일단이 접속된 금속 와이어로서 기능하는 금(gold) 와이어(16)가 반도체 소자의 측면에 접촉한 상태로 연장된다. 이들 반도체 소자(10, 10, 10)를 적층하여서 적층체 P를 형성할 때, 반도체 소자(10)의 측면에 연장된 금 와이어(16)가 직선으로 배치되도록 각각의 반도체 소자(10)의 위치를 조정한다.
도 1에 나타낸 반도체 소자(10)를 형성하기 위해서, 도 2 에 나타낸 바와 같이 흡착판(20) 상에 알루미늄박 등의 금속박(22)을 위치시키고 금속박(22)에 형성된 관통공(24) 상에 반도체 소자(10)를 위치시킨다. 반도체 소자(10)는 금속박(22) 상에 위치되어서, 그 전극단자(14)가 형성되는 전극단자 형성 면이 상면이 된다.
또한, 금속박(22) 및 반도체 소자(10)를 흡착판(20)의 흡착력으로, 흡착판(20)의 소정 개소에 고정한다. 이 경우에, 반도체 소자(10)는 금속박(22)의 관통공(24)을 통해 흡착판(20)의 소정 개소에 흡착 및 고정된다.
흡착판(20)의 흡착력으로 고정된 금속박(22)의 반도체 소자(10)의 근방에, 와이어 본딩 장치에 의해 금 와이어(16)의 일단을 접속한다. 그 후, 금 와이 어(16)를 모세관으로부터 인출하여서 반도체 소자(10)의 전극단자(14) 상에 금 와이어(16)의 타단을 접속하고 당겨 끊는다.
이어서, 도 3a에 나타낸 바와 같이 흡착판(20)의 흡착을 해제하여서, 반도체 소자(10) 및 금속박(22)을 흡착판(20)으로부터 취출한다. 흡착판(20)의 흡착을 해제하면, 반도체 소자(10)는 이동 가능하게 된다.
이 때문에, 도 3b에 나타낸 바와 같이 반도체 소자(10)를 180°회전하여서, 전극단자 형성 면이 금속박(22)의 방향(하면 방향)을 향하게 된다.
이어서, 도 3c에 나타낸 바와 같이, 금 와이어(16)의 일단을 접속한 전극단자(14) 측의 반도체 소자(10)의 측면이 금 와이어(16)와 접촉되도록, 반도체 소자(10)를 90°회전시킨다. 그 후, 반도체 소자(10)의 전극단자 형성 면의 반대측 면 근방의 개소(도 3c에 화살표로 나타낸 개소 C)에서 금 와이어(16)를 절단한다. 이로써, 전극단자(14)에 일단이 접속된 금 와이어(16)가 반도체 소자(10)의 측면에 접촉 상태로 연장되는 반도체 소자(10)를 제공할 수 있다.
한편, 도 2에 나타낸 금 와이어(16)는 금속박(22)으로부터 반도체 소자(10)의 전극단자(14)로의 방향으로, 즉 "슈팅 업 방식(shooting up system)"으로 와이어 본딩된다. 이 방식에서, 슈팅 업 방식의 와이어 본딩에 의하면, 반도체 소자(10)의 전극단자(14) 상으로의 금 와이어(16)의 기립을 가급적 작게 할 수 있다. 따라서, 도 3b에 나타낸 바와 같이, 반도체 소자(10)를 180°회전시켜서, 전극단자 형성 면을 금속박(22)의 방향(하면 방향)으로 향하게 할 때, 금속박(22)에 의해서 전극단자(14) 근방의 금 와이어(16)가 눌리는 것을 방지할 수 있다.
한편, 도 4a에 나타낸 바와 같이, 금 와이어(16)를 반도체 소자(10)의 전극단자(14)로부터 금속박(22)으로의 방향으로, 즉 "슈팅 다운 방식(shooting down system)"으로 와이어 본딩하면, 반도체 소자(10)의 전극단자(14) 상의 금 와이어(16)의 기립이 커진다. 따라서, 도 4b에 나타낸 바와 같이, 반도체 소자(10)를 180°회전시켜서, 전극단자 형성 면을 금속박(22)의 방향(하면 방향)으로 향하게 할 때, 금속박(22)에 의해서 전극단자(14) 근방의 금 와이어(16)가 눌린다. 따라서, 이렇게 눌린 금 와이어(16)는 인접하는 전극단자(14)에 그 일단이 접속된 금 와이어(16)와 접촉될 수 있다.
도 1에 나타낸 적층체 P의 측면에는, 반도체 소자(10, 10, 10)의 각 측면에 연장된 금 와이어(16, 16, 16)를 전기적으로 접속하는 측면 배선을, 은 입자, 동 입자 또는 카본 입자 등의 도전성 입자가 열경화성 수지 등의 수지에 함유된 도전성 페이스트를 도포하여서 형성한다.
금 와이어(16)와 도전성 페이스트 사이의 젖음성은 양호하다. 이 때문에, 반도체 소자(10)의 측면에 연장된 금 와이어와 도전성 페이스트가 접촉되면, 도전성 페이스트가 금 와이어(10)의 주변에 집합되기 쉬워서, 관련 측면 배선과 인접하는 측면 배선의 접촉이 회피된다. 그러므로, 최종적으로 제조된 반도체 장치의 신뢰성을 향상시킬 수 있다.
도전성 페이스트는, 도 5에 나타낸 바와 같이 전사 와이어(transfering wire)(30)를 사용하여 도포된다. 전사 와이어(30)로서는 금속제의 전사 와이어, 특히 텅스텐제의 전사 와이어가 바람직하다.
전사 와이어(30)를 이용하여 적층체 P의 측면에 도전성 페이스트를 도포할 때, 우선 도 5a에 나타낸 바와 같이 스탠드 상에 적하된 도전성 페이스트의 액적과 전사 와이어(30)를 접촉시켜서, 액적(34)을 형성하는 도전성 페이스트의 표면 장력으로 전사 와이어(30)의 표면에 도전성 페이스트를 부착시킨다. 이 경우에, 전사 와이어(30)를 일단 측으로부터 타단 측 방향(도 5a의 화살표 방향)으로 이동시켜서, 전사 와이어(30)의 소정의 길이에 걸쳐 도전성 페이스트를 부착시킨다.
이어서, 도 5b에 나타낸 바와 같이, 전사 와이어(30)를 적층체 P의 측면에 가압하여서, 전사 와이어(30)의 주변에 부착된 도전성 페이스트(36)를 적층체 P의 측면에 전사한다. 적층체 P의 측면에 전사된 도전성 페이스트(36)로 이루어지는 선형 스트립(38)은 가열 처리되어 측면 배선을 형성한다.
여기에서는, 전사 와이어(30)를 적층체 P의 측면에 가압하여 도전성 페이스트(36)를 적층체 P의 측면에 전사할 때, 전사 와이어(30)에 장력을 부여하면서 회전시킴으로써, 형성된 측면 배선의 두께를 일정하게 할 수 있다.
적층체 P의 측면에 측면 배선을 형성한 상태를 도 6에 나타낸다. 도 6은 두께 200 ㎛의 4개의 반도체 소자(10) 각각을 접착층(12)을 통해 적층한 도 1에 나타낸 적층체 P 상에, 두께 43 ㎛의 전사 와이어(30)를 이용하여 도전성 페이스트를 전사하여서, 측면 배선(40, 40, …)을 형성한 상태를 나타내는 현미경 사진이다.
이 측면 배선(40, 40, …)은 두께 200 ㎛의 반도체 소자(10)보다 미세하다. 이 때문에, 측면 배선(40, 40, …)의 피치는 520 ㎛이지만, 측면 배선(40, 40, …)의 피치를 260 ㎛의 피치로도 형성 가능하다.
한편, 도 7에 나타낸 바와 같이, 도 1에 나타낸 적층체 P의 측면에 도포 장치(50)의 노즐(50a)로부터 도전성 페이스트를 토출하여 측면 배선을 형성한 경우에, 그 측면 배선은 두껍게 된다.
이것을 도 8에 나타낸다. 도 8은 두께 200 ㎛의 4개의 반도체 소자(10) 각각을 접착층(12)을 통해 적층한 도 1에 나타낸 적층체 P에, 도포 장치(50)의 직경 150 ㎛의 노즐(50a)로부터 도전성 페이스트를 토출하여서, 측면 배선(40´, 40´, …)을 형성한 상태를 나타내는 현미경 사진이다. 도 8로부터 명확한 바와 같이, 측면 배선(40´, 40´ …)의 최대 폭은 두께 200 ㎛의 반도체 소자(10)보다 폭이 넓다. 따라서, 측면 배선(40´, 40´ …)의 피치를 260 ㎛로 하는 것은 매우 곤란하다.
도 1에 나타낸 적층체 P에서, 반도체 소자(10) 각각의 측면에는 금 와이어(16)가 접촉 상태로 연장된다. 그러나, 도 9에 나타낸 바와 같이 반도체 소자(10)의 측면에 연장된 금 와이어(16)를 반도체 소자(10)의 전극단자(14)가 형성된 전극단자 형성 면의 반대측 면까지 연장할 수 있다.
도 9에 나타낸 반도체 소자(10)를 형성하기 위해서, 도 2에 나타낸 바와 같이, 흡착판(20) 상에 위치된 금속박(22)에 형성된 관통공(24) 상에 반도체 소자(10)를 위치시킨다. 흡착판(20)의 흡착력에 의해 고정된 금속박(22)의 반도체 소자(10)의 근방에, 와이어 본딩 장치에 의해 금 와이어(16)의 일단을 접속시킨다. 그 후, 금 와이어(16)를 모세관으로부터 인출하여서 반도체 소자(10)의 전극단자(14) 상에 금 와이어(16)의 타단을 접속하고 당겨 끊는다.
이어서, 도 3a에 나타낸 바와 같이, 흡착판(20)의 흡착을 해제하여서, 반도체 소자(10) 및 금속박(22)을 흡착판(20)으로부터 취출한다. 그 후, 도 10a에 나타낸 바와 같이, 반도체 소자(10)를 금 와이어(16)의 방향(도 10a의 화살표 방향)으로 슬라이딩한다. 이로써, 금 와이어(16)가 반도체 소자(10)의 측면에 접촉한 상태로 횡단하도록, 반도체 소자(10)의 측면을 금 와이어(16)에 접촉시킨다.
도 10a에 나타낸 상태의 반도체 소자는, 도 3c에 나타낸 바와 같이 금속박(22)에 대해 수직으로 기립된 반도체 소자(10)를 전극단자 형성 면이 상면이 되도록 90°회전시킴으로써 얻을 수 있다.
그 후, 도 10b에 나타낸 바와 같이, 금속박(22)의 일부를 구부려서, 전극단자 형성 면의 반대측 면에 연장된 금 와이어(16)를 노출시킨다. 또한, 반도체 소자(10)의 반대 측면에 연장된 금 와이어(16)의 부분(반도체 소자(10)의 반대측 면의 모서리 근방의 부분(화살표로 나타낸 개소 C))을, 예를 들면 절단기 등으로 절단한다. 이로써, 전극단자(14)에 일단이 접속된 금 와이어(16)가 측면에 접촉한 상태로 횡단하고 전극단자 형성 면의 반대측 면에 연장되는 반도체 소자(10)가 제공된다.
한편, 도 10a에 나타낸 바와 같이, 반도체 소자(12)를 슬라이딩해서 반도체 소자(10)의 측면에 금 와이어(16)를 연장할 때, 반도체 소자(10)의 전극단자 형성 면의 반대측 면에 금 와이어(16)를 연장시키지 않고, 전극단자 형성 면의 모서리에서 금 와이어(16)를 당겨 끊을 수도 있다. 이 방식으로, 금 와이어(16)를 당겨 끊을 경우에는, 금 와이어(16)의 소정 개소에, 예를 들면 클립을 이용하여 미리 스크 래치함으로써, 소정 개소에서 용이하게 금 와이어(16)를 절단할 수 있다.
전극단자(14)에 일단이 접속된 금 와이어(16)가 측면을 횡단하고 전극단자 형성 면의 반대측 면까지 각각 연장되는 복수 개의 반도체 소자(10, 10, 10)는, 도 9에 나타낸 바와 같이 전극단자(14)가 형성된 각각의 전극단자 형성 면이 동일 방향을 향하도록 접착층(12, 12)을 통해 적층하여서, 적층체 P를 형성한다. 이 경우에, 반도체 소자(10, 10, 10)의 각 측면에 연장된 금 와이어(16)가 서로 정렬되도록, 반도체 소자(10, 10, 10)를 위치 조정한다.
이어서, 도 5b 에 나타낸 바와 같이, 적층체 P의 측면에 전사 와이어(30)를이용하여 도전성 페이스트(36)로 이루어지는 선형 스트립(38)을 전사하고 가열 처리를 실시하여 측면 배선(40)을 형성한다.
도 1 및 도 9에 나타낸 적층체에서는, 적층체를 구성할 반도체 소자(10, 10, 10)의 각 측면에, 전극단자에 일단이 접속된 금 와이어(16)가 접촉 상태로 연장된다. 그러나, 도 11에 나타낸 바와 같이, 전극단자(14)에 일단이 접속된 금 와이어의 타단이 측면에 돌출되는 반도체 소자(10)를 채용할 수 있다.
이러한 반도체 소자(10)는, 도 3b에 나타낸 바와 같이 반도체 소자(10)를 180°회전시켜서 전극단자 형성 면을 금속박(22)의 방향(하면 방향)을 향한 상태로, 도 12에 나타낸 바와 같이 금 와이어(16)의 선형 스트립이 반도체 소자(10)의 측면 측으로부터 돌출된 부분(반도체 소자(10)의 전극단자 형성 면의 모서리 근방(화살표로 표시한 개소 C))을 절단함으로써 얻을 수 있다.
이상, 도 1 내지 도 12를 참조하여 설명한 반도체 소자(10)로서는, 반도체 소자의 일측의 주면에 형성된 전극단자(14)에 일단이 접속된 금 와이어(16)를 측면에 연장한 반도체 소자(10)를 채용한다. 그러나, 도 13에 나타낸 바와 같이 전극단자(14)에 일단이 접속된 각각의 배선의 타단(15)이 측면에 노출되는 반도체 소자(10)를 채용할 수 있다.
또한, 도 1, 도 9 및 도 11에 나타낸 바와 같이, 반도체 장치 P에서, 반도체 소자(10, 10 …) 각각은 그 전극단자 형성 면이 상면이 되도록 적층된다. 그러나, 전극단자 형성 면이 서로 대향하도록, 반도체 소자(10, 10, …)를 적층할 수도 있다.
또한, 전사 와이어(30)로서 금속제의 전사 와이어(30)를 채용하였다. 그러나, 수지제의 전사 와이어 또는 표면에 조화 처리(roughening) 등의 가공이 실시된 전사 와이어를 채용할 수도 있다.
도 1은 본 발명에서 채용한 적층체 P의 예를 나타내는 개략 단면도.
도 2는 도 1에 나타낸 적층체 P를 구성하는 반도체 소자(10)를 제조하는 공정을 설명하는 공정도.
도 3은 도 1에 나타낸 적층체 P를 구성하는 반도체 소자(10)를 제조하는 나머지 공정을 설명하는 공정도.
도 4는 도 2에 나타낸 공정에 대한 비교 예를 설명하는 도면.
도 5는 전사 공정에 대한 공정도.
도 6은 도 5에 나타낸 전사 공정에서 전사에 의해 형성된 측면 배선의 상태를 나타내는 현미경 사진.
도 7은 노즐로부터 도 1에 나타낸 적층체의 측면에 도전성 페이스트를 토출하는 방법을 설명하는 도면.
도 8은 도 7에 나타낸 노즐로부터 도전성 페이스트를 토출하여 형성된 측면 배선의 상태를 나타내는 현미경 사진.
도 9는 본 발명에서 채용된 적층체 P의 다른 예를 나타내는 개략 단면도.
도 10은 도 9에 나타낸 적층체를 구성하는 반도체 소자의 공정도.
도 11은 본 발명에서 채용된 적층체 P의 다른 예를 설명하는 개략 단면도.
도 12는 도 11에 나타낸 적층체를 구성하는 반도체 소자의 공정도.
도 13은 본 발명에서 채용된 적층체 P의 다른 예를 설명하는 개략 단면도.
도 14는 노즐로부터 복수 개의 반도체 소자를 포함하는 적층체 A에 도전성 페이스트를 토출하여 측면 배선을 형성하는 종래의 방법을 설명하는 사시도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 반도체 소자 12 : 접착층
14 : 전극단자 16 : 금 와이어
20 : 흡착판 22 : 금속박
24 : 관통공 30 : 전사 와이어
34 : 액적 36 : 도전성 페이스트
38 : 선형 스트립 40 : 측면 배선
50 : 도포 장치 50a : 노즐
P : 적층체

Claims (9)

  1. 복수 개의 반도체 소자를 적층하여 적층체를 형성하는 단계,
    상기 적층체의 측면에 측면 배선을 형성하여서, 상기 반도체 소자의 각각을 서로 전기적으로 접속한 반도체 장치를 제조하는 단계,
    상기 반도체 소자로서, 상기 반도체 소자의 전극단자에 일단이 접속된 배선의 적어도 일부가 상기 측면에 연장 또는 노출되는 반도체 소자를 준비하는 단계, 및
    상기 반도체 소자의 측면에 연장되는 상기 배선을 접속하도록, 전사 와이어(transfering wire)의 소정의 길이에 걸쳐 부착된 도전성 입자를 함유하는 도전성 페이스트를 상기 적층체의 측면에 전사하여서 상기 측면 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 반도체 소자로서, 상기 반도체 소자의 일측의 주면(main surface)에 형성된 상기 전극단자에 일단이 접속된 상기 배선의 적어도 일부가 상기 측면에 연장되는 반도체 소자를 채용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서,
    상기 반도체 소자로서, 상기 반도체 소자의 일측의 주면에 형성된 상기 전극 단자에 일단이 접속된 배선이 상기 측면에 접촉 상태로 연장되는 반도체 소자를 채용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 3 항에 있어서,
    상기 전극단자에 일단이 접속된 배선이 상기 측면에 접촉 상태로 연장되는 반도체 소자로서, 전극단자가 형성된 전극단자 형성 면이 상면이 되도록 상기 반도체 소자를 탑재한 금속박에 일단이 접속된 상기 배선의 타단을 상기 반도체 소자의 상기 전극단자에 접속하는 슈팅 업 방식(shooting up system)으로 상기 배선을 와이어 본딩한 후에, 상기 배선을 상기 반도체 소자의 측면에 접촉하도록 상기 반도체 소자를 회전시키고, 상기 배선을 소정의 개소에서 절단하는 반도체 소자를 채용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 1 항에 있어서,
    상기 반도체 소자로서, 상기 반도체 소자의 일측의 주면에 형성된 전극단자에 일단이 접속된 배선이 상기 측면에 접촉 상태로 횡단하여 상기 일측의 주면의 반대측 면까지 연장되는 반도체 소자를 채용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 5 항에 있어서,
    배선이 상기 측면에 접촉 상태로 횡단하여 전극단자 형성 면의 반대측 면까 지 연장되는 상기 반도체 소자로서, 상기 전극단자가 형성된 전극단자 형성 면이 상면이 되도록 반도체 소자를 탑재한 금속박에 일단이 접속된 상기 배선의 상기 타단을 상기 반도체 소자의 전극단자에 접속하는 슈팅 업 방식으로 상기 배선을 와이어 본딩한 후, 상기 배선이 상기 반도체 소자의 측면에 접촉하고 상기 전극단자 형성 면의 반대측 면에 접촉하도록 반도체 소자를 회전 또는 슬라이딩하고, 상기 배선을 소정의 개소에서 절단하는 반도체 소자를 채용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 1 항에 있어서,
    상기 전사 와이어에 부착된 도전성 페이스트를 상기 적층체의 측면에 전사할 때, 상기 전사 와이어를 장력을 부여하면서 회전시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 1 항에 있어서,
    상기 전사 와이어는 금속제의 전사 와이어인 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 1 항에 있어서,
    상기 배선은 금속 배선인 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020080066802A 2007-07-20 2008-07-10 측면 배선의 형성 방법 KR20090009709A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007190040A JP5110996B2 (ja) 2007-07-20 2007-07-20 積層型半導体装置の製造方法
JPJP-P-2007-00190040 2007-07-20

Publications (1)

Publication Number Publication Date
KR20090009709A true KR20090009709A (ko) 2009-01-23

Family

ID=40265162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080066802A KR20090009709A (ko) 2007-07-20 2008-07-10 측면 배선의 형성 방법

Country Status (4)

Country Link
US (1) US7807561B2 (ko)
JP (1) JP5110996B2 (ko)
KR (1) KR20090009709A (ko)
TW (1) TW200905767A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5112275B2 (ja) * 2008-12-16 2013-01-09 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
JP2011023709A (ja) * 2009-06-18 2011-02-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP5215244B2 (ja) * 2009-06-18 2013-06-19 新光電気工業株式会社 半導体装置
JP7195208B2 (ja) 2019-04-12 2022-12-23 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2559471B2 (ja) * 1988-09-09 1996-12-04 コーア株式会社 チツプ抵抗の製造方法
KR100536823B1 (ko) * 1997-08-22 2005-12-16 큐빅 메모리, 인코포레이티드 열전도성 에폭시 예비성형체를 갖는 실리콘 세그먼트용 수직 상호접속 프로세스
US6207474B1 (en) * 1998-03-09 2001-03-27 Micron Technology, Inc. Method of forming a stack of packaged memory die and resulting apparatus
JP3476383B2 (ja) * 1999-05-27 2003-12-10 シャープ株式会社 半導体積層パッケージ
JP3879351B2 (ja) * 2000-01-27 2007-02-14 セイコーエプソン株式会社 半導体チップの製造方法
JP2003142518A (ja) * 2001-11-02 2003-05-16 Nec Electronics Corp 半導体製造装置、半導体製造方法、半導体装置及び電子装置
JP4081666B2 (ja) * 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004303884A (ja) * 2003-03-31 2004-10-28 Seiko Epson Corp 三次元実装モジュールの製造方法とその方法で得られる三次元実装モジュール

Also Published As

Publication number Publication date
US7807561B2 (en) 2010-10-05
US20090023247A1 (en) 2009-01-22
JP5110996B2 (ja) 2012-12-26
TW200905767A (en) 2009-02-01
JP2009027041A (ja) 2009-02-05

Similar Documents

Publication Publication Date Title
US7091593B2 (en) Circuit board with built-in electronic component and method for manufacturing the same
JP3744383B2 (ja) 複合配線基板及びその製造方法
KR100284725B1 (ko) 칩사이즈패키지의 제조방법
CN106332474B (zh) 刚性柔性基板及其制造方法
JP4201548B2 (ja) シールドフィルム、シールドフレキシブルプリント配線板及びそれらの製造方法
JP5110995B2 (ja) 積層型半導体装置及びその製造方法
US7968803B2 (en) Wiring substrate, wiring material, copper-clad laminate, and method of manufacturing the wiring substrate
US9807874B2 (en) Wiring substrate, component embedded substrate, and package structure
JP2005347648A (ja) 積層電子部品及びその製造方法
KR20090009709A (ko) 측면 배선의 형성 방법
JP2006310627A (ja) 配線基板およびその製造方法
WO2013061500A1 (ja) フレキシブル配線基板およびその製造方法
JPH0922883A (ja) 半導体装置の製造方法
US10905013B2 (en) Printed wiring board and method for manufacturing the same
JP2005045228A (ja) 光学情報記録媒体とその製造方法
US11382218B2 (en) Printed wiring board and method for manufacturing the same
JP2012169486A (ja) 基材、配線板、基材の製造方法及び配線板の製造方法
JP2008124029A (ja) 接続部材
JP2006032747A (ja) 積層電子部品及びその製造方法
JP2009001628A5 (ko)
KR102423487B1 (ko) 플렉시블 플랫 케이블의 제조방법 및 이를 통해 제조된 플렉시블 플랫 케이블
US20230016067A1 (en) Printed circuit board
JP4930712B2 (ja) 異方性導電フィルム
JP2009001628A (ja) 異方導電接着剤
JP2020123632A (ja) フレキシブル配線基板

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid