JP5110995B2 - 積層型半導体装置及びその製造方法 - Google Patents

積層型半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5110995B2
JP5110995B2 JP2007190030A JP2007190030A JP5110995B2 JP 5110995 B2 JP5110995 B2 JP 5110995B2 JP 2007190030 A JP2007190030 A JP 2007190030A JP 2007190030 A JP2007190030 A JP 2007190030A JP 5110995 B2 JP5110995 B2 JP 5110995B2
Authority
JP
Japan
Prior art keywords
semiconductor element
electrode terminal
metal wire
semiconductor
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007190030A
Other languages
English (en)
Other versions
JP2009027039A5 (ja
JP2009027039A (ja
Inventor
茂 水野
孝 栗原
晶紀 白石
啓 村山
光敏 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007190030A priority Critical patent/JP5110995B2/ja
Priority to US12/174,192 priority patent/US20090020887A1/en
Priority to TW097127083A priority patent/TW200905766A/zh
Priority to KR1020080069978A priority patent/KR20090009737A/ko
Publication of JP2009027039A publication Critical patent/JP2009027039A/ja
Publication of JP2009027039A5 publication Critical patent/JP2009027039A5/ja
Application granted granted Critical
Publication of JP5110995B2 publication Critical patent/JP5110995B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76152—Syringe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

本発明は積層型半導体装置及びその製造方法に関し、更に詳細には複数個の半導体素子が、その電極端子が形成された電極端子形成面の各々が同一方向を向くように接着層を介して積層された積層型半導体装置及びその製造方法に関する。
近年の積層型半導体装置の大容量化、高密度化に伴い、図１１に示す半導体装置の様に、半導体素子１００，１００を三次元に配置して高密度化を図ることができる積層型半導体装置の検討が行われている。図１１に示す積層型半導体装置は、配線基板１０２の一面側に半導体素子１００，１００が接着層１０４，１０４を介して積層されており、半導体素子１００，１００の各周縁近傍に設けられた電極端子と配線基板１０２のパッドとは、金ワイヤ１０６，１０６・・でワイヤボンディングされて電気的に接続されている。
しかし、図１１に示す様に、半導体素子１００，１００の各周縁近傍に設けられた電極端子と配線基板１０２のパッドとをワイヤボンディングして電気的に接続することは、金ワイヤ１０６，１０６・・を保護すべく、金ワイヤ１０６，１０６・・等を樹脂封止することが必要となり、最終的に得られる積層型半導体装置が大型化する。
このため、複数の半導体素子を三次元に配置した積層型半導体装置の小型化を図るべく、下記特許文献１には、図１２に示す積層型半導体装置２００が提案されている。
図１２に示す積層型半導体装置２００は、配線基板２０２の一面側に積層した複数の半導体素子２０４，２０４・・の側面に、半導体素子２０４，２０４・・の各々の各電極端子と配線基板２０２のパッドとを電気的に接続する側面配線２０６，２０６・・が形成されている。
また、下記特許文献２には、図１３に示す積層型半導体装置３００が提案されている。この積層型半導体装置３００は、その両面側に形成された電極端子３０２，３０２がループ状の金属ワイヤ３０４で電気的に接続された複数個の半導体素子３０６，３０６を、金属ワイヤ３０４同士が接触するように積層されている。
特開２００２−７６１６７号公報 特開２００１−２２３３２３号公報
図１２に示す積層型半導体装置２００及び図１３に示す積層型半導体装置３００によれば、図１１に示す積層型半導体装置に比較して小型化を図ることができる。
しかしながら、図１２に示す積層型半導体装置２００を構成する半導体素子２０４，２０４・・としては、その側面側に電極端子が形成されている半導体素子を用いなければならず、一面側に電極端子が形成されている通常の半導体素子を用いることができない。
しかも、積層型半導体装置２００の側面配線２０６，２０６・・は、半導体素子２０４，２０４・・を回路基板２０２の一面側に積層した後、半導体素子２０４，２０４・・の側面に蒸着法とリフトオフ法とを用いて形成しており、積層型半導体装置２００の製造工程を煩雑化している。
一方、半導体素子２０４，２０４・・として、その一面側に電極端子が形成されている半導体素子を用いた場合、半導体素子の側面側に電極端子に一端が接続された再配線を引き出すことを要し、積層型半導体装置２００の製造工程を更に煩雑化する。
また、図１３に示す積層型半導体装置３００でも、両面側に電極端子３０２，３０２が形成された半導体素子３０６を用いることを要し、一面側のみに電極端子が形成されている通常の半導体素子を用いることができない。
更に、半導体素子３０６の両面側に形成された電極端子３０２，３０２を接続するループ状の金属ワイヤ３０４，３０４同士の接触による電気的接続は、振動等によって容易に金属ワイヤ３０４，３０４が非接触状態となり易く、信頼性に乏しいものである。このため、金属ワイヤ３０４，３０４が接触した状態を保持すべく、金属ワイヤ３０４，３０４部分を樹脂封止等することが必要となり、半導体装置の小型化に限界が生じる。
しかも、半導体素子３０６の両面側に形成された電極端子３０２，３０２を接続するループ状の金属ワイヤ３０４をワイヤボンダーで形成することは極めて困難であるため、積層型半導体装置の製造工程を複雑化する。
そこで、本発明は、一面側に電極端子が形成されている通常の半導体素子を用いることができず、且つ半導体装置の製造工程を複雑化する従来の積層型半導体装置及びその製造方法の課題を解決し、一面側に電極端子が形成されている通常の半導体素子を用いることができ、且つ半導体装置の製造工程の複雑化を防止できる積層型半導体装置及びその製造方法を提供することにある。
本発明者等は前記課題を解決すべく検討を重ねた結果、電極端子に一端が接続された金属ワイヤを側面側に延出した複数個の半導体素子を積層し、これらの半導体素子の側面側に延出した金属ワイヤの部分を、積層した半導体素子の側面に導電性ペーストによって形成した側面配線に接合することによって、半導体素子の電極端子と側面配線とを確実に且つ容易に接続できることを見出し、本発明に到達した。
すなわち、本発明は、複数個の半導体素子が積層された積層型半導体装置であって、前記半導体素子の電極端子に一端が接続された金属ワイヤが、前記半導体素子の側面側に延出され、該側面に当接されており、且つ前記半導体素子の側面側に延出された前記金属ワイヤの部分の少なくとも一部が、前記積層された半導体素子の側面に導電性粒子を含有する導電性ペーストによって形成された側面配線に接合されており、前記金属ワイヤが、前記半導体素子の電極端子に打ち上げ方式でワイヤボンディングされて、前記半導体素子の側面側に延出されていることを特徴とする積層型半導体装置にある。
また、本発明は、前記金属ワイヤが、前記半導体素子の側面を越えて前記電極端子形成面に対して反対側面まで延出されていることも特徴とする。
また、本発明は、電極端子が形成された電極端子形成面が上面となるように半導体素子を搭載した金属箔に、一端を接続した金属ワイヤの他端を前記半導体素子の電極端子に接続する打ち上げ方式でワイヤボンディングした後、前記金属ワイヤを前記半導体素子の側面に当接するように前記半導体素子を回転し、次いで、前記半導体素子の側面に前記金属ワイヤを延出した状態で前記金属ワイヤを切断した後、前記半導体素子の電極端子に一端が接続された前記金属ワイヤが前記半導体素子の側面側に延出され、該側面に当接された複数個の前記半導体素子を、接着層を介して積層した後、前記積層した半導体素子の側面に導電性ペーストを塗布し、前記半導体素子の側面側に延出した前記金属ワイヤの部分の少なくとも一部を接合する側面配線を形成することを特徴とする積層型半導体装置の製造方法でもある。
また、本発明は、電極端子が形成された電極端子形成面が上面となるように半導体素子を搭載した金属箔に、一端を接続した金属ワイヤの他端を前記半導体素子の電極端子に接続する打ち上げ方式でワイヤボンディングした後、前記金属ワイヤを前記半導体素子の側面に当接するように前記半導体素子をスライドし、次いで、前記半導体素子の側面に前記金属ワイヤを延出した状態で前記金属ワイヤを切断した後、前記半導体素子の電極端子に一端が接続された前記金属ワイヤが前記半導体素子の側面側に延出され、該側面に当接された複数個の前記半導体素子を、接着層を介して積層した後、前記積層した半導体素子の側面に導電性ペーストを塗布し、前記半導体素子の側面側に延出した前記金属ワイヤの部分の少なくとも一部を接合する側面配線を形成することを特徴とする積層型半導体装置の製造方法でもある。
また、本発明は、電極端子が形成された電極端子形成面が上面となるように半導体素子を搭載した金属箔に、一端を接続した金属ワイヤの他端を前記半導体素子の電極端子に接続する打ち上げ方式でワイヤボンディングした後、前記金属ワイヤを前記半導体素子の側面及び前記電極端子形成面の反対側面に当接するように前記半導体素子を回転して、前記半導体素子の側面及び電極端子形成面の反対側面に金属ワイヤを延出している状態で前記金属ワイヤを切断した後、前記半導体素子の電極端子に一端が接続された前記金属ワイヤが前記半導体素子の側面側に延出され、該側面に当接された複数個の前記半導体素子を、接着層を介して積層した後、前記積層した半導体素子の側面に導電性ペーストを塗布し、前記半導体素子の側面側に延出した前記金属ワイヤの部分の少なくとも一部を接合する側面配線を形成することを特徴とする積層型半導体装置の製造方法でもある。
本発明に係る積層型半導体装置では、電極端子に一端が接続された金属ワイヤを側面側に延出した複数個の半導体素子を積層し、この半導体素子の側面側に延出した金属ワイヤの部分の少なくとも一部を、積層した半導体素子の側面に形成する側面配線に接合している。このため、半導体素子の一面側のみに電極端子が形成されている通常の半導体素子を用いることができる。
また、本発明に係る積層型半導体装置では、導電性粒子を含有する導電性ペーストを塗布して側面配線を形成するため、半導体素子の側面側に延出した金属ワイヤの部分の少なくとも一部と側面配線とを確実に且つ容易に接合でき、側面配線を蒸着法とリフトオフ法とを用いて形成する従来の積層型半導体装置に比較して、その側面配線を容易に形成できる。
この様に、金属ワイヤと導電性ペーストとを接触した場合、金属ワイヤの導電性ペーストとの濡れ性が良好であるため、導電性ペーストが金属ワイヤの周面に集合され易く、隣接する側面配線との接触が避けられ、最終的に得られる積層型半導体装置の信頼性を向上できる。
本発明に係る積層型半導体装置の一例を図１に示す。図１に示す積層型半導体装置１０は、半導体素子１２，１２，１２が、その電極端子１８が形成された電極端子形成面の各々が同一方向を向くように（上面となるように）接着層１４を介して積層されている。
かかる半導体素子１２，１２，１２の各々の電極端子１８には、金属ワイヤとしての金ワイヤ２０が接続されており、金ワイヤ２０は半導体素子１２の側面側に延出されている。この半導体素子１２の側面側に延出された金ワイヤ２０は、半導体素子１２の側面に当接状態である。
この様に、半導体素子１２，１２，１２の各側面に延出された金ワイヤ２０は、半導体素子１２，１２，１２の側面に、銀粒子、銅粒子或いはカーボン粒子等の導電性粒子を含有する導電性ペーストによって形成された側面配線２２に接合されている。
従って、図１に示す積層型半導体装置１０では、一面側のみに電極端子１８が形成されている通常の半導体素子１２を用いることができ、図１２又は図１３に示す積層型半導体装置２００，３００に用いられている特別仕様の半導体素子を用いることを要しない。
更に、導電性粒子を含有する導電性ペーストを塗布して側面配線２２を形成しており、半導体素子１２，１２，１２の側面側に延出した金ワイヤ２０の部分と側面配線２２とを確実に且つ容易に接合できる。しかも、図１２に示す積層型半導体装置２００の如く、側面配線を蒸着法とリフトオフ法とを用いて形成する従来の積層型半導体装置に比較して、その側面配線を容易に形成できる。
また、金ワイヤ２０と導電性ペーストとを接触した場合、金ワイヤ２０の導電性ペーストとの濡れ性が良好であるため、導電性ペーストが金ワイヤ２０の周面に集合され易く、隣接する側面配線２２との接触が避けられる。
図１に示す積層型半導体装置１０を製造する際に、先ず、電極端子１８に一端が接続された金ワイヤ２０が側面側に延出された半導体素子１２を形成することが必要である。
かかる半導体素子１２を形成するには、図２に示す様に、吸着板３０上にアルミ箔等の金属箔３２を載置すると共に、金属箔３２に形成した貫通孔３４上に半導体素子１２を載置する。金属箔３２に載置された半導体素子１２は、その電極端子１８が形成された電極端子形成面が上面となるように載置する。
更に、この金属箔３２及び半導体素子１２を、吸着板３０の吸着力を発現して、吸着板３０の所定箇所に各々所定位置に固定する。この際に、半導体素子１２は、金属箔３２の貫通孔３４を介して吸着板３０の所定箇所に吸着固定される。
この様に、吸着板３０の吸着力で固定されている金属箔３２の半導体素子１２の近傍に、ワイヤボンダーによって金ワイヤ２０の一端を接続した後、金ワイヤ２０をキャピラリーから引き出して半導体素子１２の電極端子１８上に金ワイヤ２０の他端を接続して引き千切る。
次いで、図３（ａ）に示す様に、吸着板３０の吸着を解除して、半導体素子１２及び金属箔３２を吸着板３０から取り出す。吸着板３０の吸着を解除したとき、半導体素子１２は移動可能となる。
このため、図３（ｂ）に示す様に、半導体素子１２を１８０°回転し、電極端子形成面を金属箔３２の方向（下面方向）を向くようにする。
次いで、図３（ｃ）に示す様に、半導体素子１２の金ワイヤ２０の一端を接続した電極端子１８側の側面が金ワイヤ２０に当接するように、半導体素子１２を９０°回転して戻した後、半導体素子１２の電極端子形成面の反対側面近傍［図３（ｃ）に示す矢印］の箇所で金ワイヤ２０を切断することによって、電極端子１８に一端が接続された金ワイヤ２０が側面に当接状態で延出された半導体素子１２を得ることができる。
ところで、図２に示す金ワイヤ２０は、金属箔３２から半導体素子１２の電極端子１８への方向、いわゆる打ち上げ方式でワイヤボンディングした。この様に、打ち上げ方式のワイヤボンディングによれば、半導体素子１２の電極端子１８上での金ワイヤ２０の立ち上がりを可及的に小さくできる。このため、図３（ｂ）に示す様に、半導体素子１２を１８０°回転して、電極端子形成面を金属箔３２の方向（下面方向）に向かせたとき、金属箔３２によって電極端子１８近傍の金ワイヤ２０を押し潰すことを防止できる。
一方、図４（ａ）に示す如く、金ワイヤ２０を、半導体素子１２の電極端子１８から金属箔３２への方向、いわゆる打ち落し方式でボンディングすると、半導体素子１２の電極端子１８上での金ワイヤ２０の立ち上がりが大きくなる。このため、図４（ｂ）に示す如く、半導体素子１２を１８０°回転して、電極端子形成面を金属箔３２の方向（下面方向）に向かせたとき、金属箔３２によって電極端子１８近傍の金ワイヤ２０を押し潰す。押し潰された金ワイヤ２０は、隣接する電極端子１８に一端が接続された金ワイヤ２０と接触するおそれがある。
図３（ｃ）に示す工程で金ワイヤ２０を切断して得られた、電極端子１８に一端が接続された金ワイヤ２０が側面に当接状態で延出された複数個の半導体素子１２，１２，１２を、図５に示す様に、電極端子１８が形成された電極端子形成面の各々が同一方向を向くように接着層１４，１４を介して積層する。この際に、半導体素子１２，１２，１２の各側面に延出されている金ワイヤ２０が一直線状となるように、半導体素子１２，１２，１２を位置調整する。
次いで、半導体素子１２，１２，１２の各側面に延出されている金ワイヤ２０に沿って、銀粒子、銅粒子或いはカーボン粒子等の導電性粒子を含有する導電性ペースト２５を塗布する。この導電性ペースト２５は、塗布装置４２を構成する導電性ペーストが充填された充填槽４２ｂから窒素圧等の気体圧によってノズル４２ａから積層された半導体素子１２，１２，１２の側面に吐出して塗布する。この際に、塗布装置４２を、積層された半導体素子１２，１２，１２の下方から上方（図５に示す矢印方向）に移動することによって、導電性ペースト２５を半導体素子１２，１２，１２の側面に帯状に形成できる。この帯状の導電性ペースト２５には、半導体素子１２，１２，１２の側面に当接する金ワイヤ２０，２０，２０が含まれている。
その後、帯状の導電性ペースト２５に加熱処理を施すことによって、図１に示す様に、半導体素子１２，１２，１２の側面に当接する金ワイヤ２０，２０，２０が接合された側面配線２２が形成された積層型半導体装置を形成できる。
図１に示す積層型半導体装置１０は、図６に示す様に、回路基板５０に実装してもよく、この場合には、積層型半導体装置１０の側面配線２２と回路基板５０のパッド５２とを接続するように搭載する。
図１に示す積層型半導体装置１０を構成する半導体素子１２は、その側面に金ワイヤ２０が当接状態で延出されているものであるが、図７に示す様に、半導体素子１２の側面に当接状態で延出された金ワイヤ２０を、半導体素子１２の電極端子１８が形成された電極端子形成面に対して反対側面まで延出してもよい。
図７に示す半導体素子１２を形成するには、図２に示す様に、吸着板３０上に載置した金属箔３２の貫通孔３４上に半導体素子１２を載置し、吸着板３０の吸着力を発現して固定した金属箔３２の半導体素子１２の近傍に、ワイヤボンダーによって金ワイヤ２０の一端を接続した後、金ワイヤ２０をキャピラリーから引き出して半導体素子１２の電極端子１８上に金ワイヤ２０の他端を接続して引き千切る。
次いで、図３（ａ）に示す様に、吸着板３０の吸着を解除して、半導体素子１２及び金属箔３２を吸着板３０から取り出した後、図８（ａ）に示す様に、半導体素子１２を金ワイヤ２０の方向にスライドし、金ワイヤ２０が半導体素子１２の側面に当接状態で横断するように、半導体素子１２の側面を金ワイヤ２０に当接させる。
図８（ａ）に示す状態の半導体素子１２は、図３（ｃ）に示す様に、金属箔３２に対して垂直に立設されている半導体素子１２を、その電極端子形成面が上面となるように９０°回転することによって得ることができる。
その後、図８（ｂ）に示す様に、金属箔３２の一部を折り曲げて、半導体素子１２の電極端子形成面に対して反対側面側に延出されている金ワイヤ２０を露出し、反対側面に延出されている金ワイヤ２０を、反対側面の側面近傍の部分［図８（ｂ）の矢印で示す部分］をカッター等で切断することによって、電極端子１８に一端が接続された金ワイヤ２０が側面に密着状態で横断し、電極端子形成面に対して反対側面まで延出されている半導体素子１２を得ることができる。
ところで、図８（ａ）に示す様に、半導体素子１２をスライドして半導体素子１２の側面に金ワイヤ２０を延出する際には、半導体素子１２の電極端子形成面の反対面側の角部で金ワイヤ２０を引き千切ってもよい。この様に金ワイヤ２０を引き千切る場合には、金ワイヤ２０の所定箇所に予めクリップ等で傷を付けておくことによって、容易に所定箇所で金ワイヤ２０を切断できる。
電極端子１８に一端が接続された金ワイヤ２０が側面に当接状態で横断し、電極端子形成面に対して反対側面まで延出されている複数個の半導体素子１２，１２，１２は、図５に示す様に、電極端子１８が形成された電極端子形成面の各々が同一方向を向くように接着層１４，１４を介して積層する。この際に、半導体素子１２，１２，１２の各側面に延出されている金ワイヤ２０が一直線状となるように、半導体素子１２，１２，１２を位置調整する。
次いで、半導体素子１２，１２，１２の各側面に延出されている金ワイヤ２０に沿って、塗布装置４２のノズル４２ａから導電性粒子が含有された導電性ペーストを吐出し、半導体素子１２，１２，１２の側面に帯状の導電性ペースト２５を形成できる。
その後、帯状の導電性ペースト２５に加熱処理を施すことによって、図７に示す様に、積層された半導体素子１２，１２，１２の側面に側面配線２２を形成できる。
図１及び図７に示す積層型半導体装置１０では、構成する半導体素子１２，１２，１２の各側面に電極端子１８に一端が接続された金ワイヤ２０が当接状態で延出されているが、図９に示す様に、電極端子１８に一端が接続された金ワイヤ２０の他端が側面側に突出している半導体素子１２を用いることができる。
かかる半導体素子１２は、図３（ｂ）に示す様に、半導体素子１２を１８０°回転して電極端子形成面を金属箔３２の方向（下面方向）を向かせた状態で、図１０に示す様に、金ワイヤ２０の直線状部分が半導体素子１２の側面側から突出する部分であって、側面近傍の部分（図１０に矢印で示す部分）をカッター等で切断することによって得ることができる。
以上、述べてきた図１〜図８に示す半導体素子１２の側面に延出されている金ワイヤ２０は、半導体素子１２の側面に延出されていればよく、必ずしも半導体素子１２の側面に当接されていなくてもよい。
本発明に係る積層型半導体装置の一例を説明する概略断面図である。 図１に示す積層型半導体装置を構成する半導体素子の製造工程の一部の工程図である。 図１に示す積層型半導体装置を構成する半導体素子の製造工程の残りの工程図である。 図２に示す製造工程に対する比較例を説明する説明図である。 積層した複数個の半導体素子の側面に側面回路を形成する形成方法を説明する概略断面図である。 図１に示す積層型半導体装置を回路基板に実装した状態を説明する概略断面図である。 本発明に係る積層型半導体装置の他の例を説明する概略断面図である。 図７に示す積層型半導体装置を構成する半導体素子の製造工程の工程図である。 本発明に係る積層型半導体装置の他の例を説明する概略断面図である。 図９に示す積層型半導体装置を構成する半導体素子の製造工程の工程図である。 従来の積層型半導体装置を説明する概略図である。 改良された積層型半導体装置の一例を説明する斜視図である。 改良された積層型半導体装置の他の例を説明する概略図である。
符号の説明
１０ 積層型半導体装置
１２ 半導体素子
１４ 接着層
１８ 電極端子
２０ 金ワイヤ（金属ワイヤ）
２２ 側面配線
２５ 導電性ペースト
３０ 吸着板
３２ 金属箔
３４ 貫通孔
４２ 塗布装置

Claims (5)

  1. 複数個の半導体素子が積層された積層型半導体装置であって、
    前記半導体素子の電極端子に一端が接続された金属ワイヤが、前記半導体素子の側面側に延出され、該側面に当接されており、
    且つ前記半導体素子の側面側に延出された前記金属ワイヤの部分の少なくとも一部が、前記積層された半導体素子の側面に導電性粒子を含有する導電性ペーストによって形成された側面配線に接合されており、
    前記金属ワイヤが、前記半導体素子の電極端子に打ち上げ方式でワイヤボンディングされて、前記半導体素子の側面側に延出されていることを特徴とする積層型半導体装置。
  2. 前記金属ワイヤが、前記半導体素子の側面を越えて前記電極端子形成面に対して反対側面まで延出されている請求項１記載の積層型半導体装置。
  3. 電極端子が形成された電極端子形成面が上面となるように半導体素子を搭載した金属箔に、一端を接続した金属ワイヤの他端を前記半導体素子の電極端子に接続する打ち上げ方式でワイヤボンディングした後、前記金属ワイヤを前記半導体素子の側面に当接するように前記半導体素子を回転し、次いで、前記半導体素子の側面に前記金属ワイヤを延出した状態で前記金属ワイヤを切断した後、
    前記半導体素子の電極端子に一端が接続された前記金属ワイヤが前記半導体素子の側面側に延出され、該側面に当接された複数個の前記半導体素子を、接着層を介して積層した後、
    前記積層した半導体素子の側面に導電性ペーストを塗布し、前記半導体素子の側面側に延出した前記金属ワイヤの部分の少なくとも一部を接合する側面配線を形成することを特徴とする積層型半導体装置の製造方法。
  4. 電極端子が形成された電極端子形成面が上面となるように半導体素子を搭載した金属箔に、一端を接続した金属ワイヤの他端を前記半導体素子の電極端子に接続する打ち上げ方式でワイヤボンディングした後、前記金属ワイヤを前記半導体素子の側面に当接するように前記半導体素子をスライドし、次いで、前記半導体素子の側面に前記金属ワイヤを延出した状態で前記金属ワイヤを切断した後、
    前記半導体素子の電極端子に一端が接続された前記金属ワイヤが前記半導体素子の側面側に延出され、該側面に当接された複数個の前記半導体素子を、接着層を介して積層した後、
    前記積層した半導体素子の側面に導電性ペーストを塗布し、前記半導体素子の側面側に延出した前記金属ワイヤの部分の少なくとも一部を接合する側面配線を形成することを特徴とする積層型半導体装置の製造方法。
  5. 電極端子が形成された電極端子形成面が上面となるように半導体素子を搭載した金属箔に、一端を接続した金属ワイヤの他端を前記半導体素子の電極端子に接続する打ち上げ方式でワイヤボンディングした後、前記金属ワイヤを前記半導体素子の側面及び前記電極端子形成面の反対側面に当接するように前記半導体素子を回転して、前記半導体素子の側面及び電極端子形成面の反対側面に金属ワイヤを延出している状態で前記金属ワイヤを切断した後、
    前記半導体素子の電極端子に一端が接続された前記金属ワイヤが前記半導体素子の側面側に延出され、該側面に当接された複数個の前記半導体素子を、接着層を介して積層した後、
    前記積層した半導体素子の側面に導電性ペーストを塗布し、前記半導体素子の側面側に延出した前記金属ワイヤの部分の少なくとも一部を接合する側面配線を形成することを特徴とする積層型半導体装置の製造方法。
JP2007190030A 2007-07-20 2007-07-20 積層型半導体装置及びその製造方法 Expired - Fee Related JP5110995B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007190030A JP5110995B2 (ja) 2007-07-20 2007-07-20 積層型半導体装置及びその製造方法
US12/174,192 US20090020887A1 (en) 2007-07-20 2008-07-16 Semiconductor apparatus and manufacturing method thereof
TW097127083A TW200905766A (en) 2007-07-20 2008-07-17 Semiconductor apparatus and manufacturing method thereof
KR1020080069978A KR20090009737A (ko) 2007-07-20 2008-07-18 반도체장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007190030A JP5110995B2 (ja) 2007-07-20 2007-07-20 積層型半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2009027039A JP2009027039A (ja) 2009-02-05
JP2009027039A5 JP2009027039A5 (ja) 2010-05-27
JP5110995B2 true JP5110995B2 (ja) 2012-12-26

Family

ID=40264182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007190030A Expired - Fee Related JP5110995B2 (ja) 2007-07-20 2007-07-20 積層型半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US20090020887A1 (ja)
JP (1) JP5110995B2 (ja)
KR (1) KR20090009737A (ja)
TW (1) TW200905766A (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009035849A2 (en) 2007-09-10 2009-03-19 Vertical Circuits, Inc. Semiconductor die mount by conformal die coating
JP5763924B2 (ja) 2008-03-12 2015-08-12 インヴェンサス・コーポレーション ダイアセンブリを電気的に相互接続して取り付けられたサポート
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US7863159B2 (en) 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
WO2010068699A2 (en) * 2008-12-09 2010-06-17 Vertical Circuits, Inc. Semiconductor die interconnect formed by aerosol application of electrically conductive material
JP5112275B2 (ja) * 2008-12-16 2013-01-09 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
JP5136449B2 (ja) * 2009-02-06 2013-02-06 富士通株式会社 半導体装置の製造方法
JP5215244B2 (ja) * 2009-06-18 2013-06-19 新光電気工業株式会社 半導体装置
KR101088822B1 (ko) 2009-08-10 2011-12-01 주식회사 하이닉스반도체 반도체 패키지
US9147583B2 (en) 2009-10-27 2015-09-29 Invensas Corporation Selective die electrical insulation by additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
KR102099878B1 (ko) * 2013-07-11 2020-04-10 삼성전자 주식회사 반도체 패키지
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
CN111081687B (zh) * 2019-12-16 2022-02-01 东莞记忆存储科技有限公司 一种堆叠式芯片封装结构及其封装方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4922224A (ja) * 1972-05-01 1974-02-27
US5313096A (en) * 1992-03-16 1994-05-17 Dense-Pac Microsystems, Inc. IC chip package having chip attached to and wire bonded within an overlying substrate
JPH10335374A (ja) * 1997-06-04 1998-12-18 Fujitsu Ltd 半導体装置及び半導体装置モジュール
JP2001514449A (ja) * 1997-08-22 2001-09-11 キュービック・メモリー・インコーポレーテッド 熱伝導性エポキシプリフォームによるシリコンセグメントの垂直相互接続方法
JP3476383B2 (ja) * 1999-05-27 2003-12-10 シャープ株式会社 半導体積層パッケージ
JP3879351B2 (ja) * 2000-01-27 2007-02-14 セイコーエプソン株式会社 半導体チップの製造方法
JP2003142518A (ja) * 2001-11-02 2003-05-16 Nec Electronics Corp 半導体製造装置、半導体製造方法、半導体装置及び電子装置
JP2004303884A (ja) * 2003-03-31 2004-10-28 Seiko Epson Corp 三次元実装モジュールの製造方法とその方法で得られる三次元実装モジュール
US7215018B2 (en) * 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
JP5049684B2 (ja) * 2007-07-20 2012-10-17 新光電気工業株式会社 積層型半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20090020887A1 (en) 2009-01-22
TW200905766A (en) 2009-02-01
KR20090009737A (ko) 2009-01-23
JP2009027039A (ja) 2009-02-05

Similar Documents

Publication Publication Date Title
JP5110995B2 (ja) 積層型半導体装置及びその製造方法
JP5049684B2 (ja) 積層型半導体装置及びその製造方法
JP5347222B2 (ja) 半導体装置の製造方法
JP5529371B2 (ja) 半導体装置及びその製造方法
JP2009027039A5 (ja)
JP2000133672A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2009038139A (ja) 半導体装置およびその製造方法
JP5439683B2 (ja) ３ｄ電子モジュール
US11749589B2 (en) Module
JP5295146B2 (ja) 電力用半導体装置およびその製造方法
JP5110996B2 (ja) 積層型半導体装置の製造方法
JP2001332580A (ja) 半導体装置及びその製造方法
JP2014225504A (ja) 樹脂多層基板の製造方法
KR101127449B1 (ko) 이방성 도전필름의 제조방법 및 그에 의해 제조되는 이방성 도전필름
JP5822468B2 (ja) 半導体装置
JP2004079710A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006344631A (ja) 部品内蔵基板
JPH04320362A (ja) 樹脂封止型半導体装置
JP3651345B2 (ja) ボンディングツール及びその製造方法
JP4954781B2 (ja) 三次元電子回路装置
JP2000174442A (ja) 電子部品の実装方法、及び半導体装置
JP2007158319A (ja) 半導体パッケージ
JP2008112829A (ja) 半導体装置とその製造方法
US20100244200A1 (en) Integrated circuit connecting structure having flexible layout
JP2002222915A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121009

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5110995

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees