JP5049684B2 - 積層型半導体装置及びその製造方法 - Google Patents

積層型半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5049684B2
JP5049684B2 JP2007188915A JP2007188915A JP5049684B2 JP 5049684 B2 JP5049684 B2 JP 5049684B2 JP 2007188915 A JP2007188915 A JP 2007188915A JP 2007188915 A JP2007188915 A JP 2007188915A JP 5049684 B2 JP5049684 B2 JP 5049684B2
Authority
JP
Japan
Prior art keywords
semiconductor element
electrode terminal
semiconductor device
stacked
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007188915A
Other languages
English (en)
Other versions
JP2009026969A (ja
Inventor
啓 村山
茂 水野
孝 栗原
晶紀 白石
光敏 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007188915A priority Critical patent/JP5049684B2/ja
Priority to KR1020080067370A priority patent/KR101541054B1/ko
Priority to TW097126595A priority patent/TWI479637B/zh
Priority to US12/175,689 priority patent/US7777349B2/en
Publication of JP2009026969A publication Critical patent/JP2009026969A/ja
Application granted granted Critical
Publication of JP5049684B2 publication Critical patent/JP5049684B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76152—Syringe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は積層型半導体装置及びその製造方法に関し、更に詳細には四角形状の複数の半導体素子が回路基板の一面側に積層されていると共に、前記半導体素子の各電極と回路基板に形成されたパッドとを電気的に接続する側面配線が形成された積層型半導体装置及びその製造方法に関する。
近年の半導体装置の大容量化、高密度化に伴い、図１１に示す積層型半導体装置の様に、半導体素子１００，１００を三次元に配置して高密度化を図ることが行われている。図１１に示す積層型半導体装置は、配線基板１０２の一面側に半導体素子１００，１００が接着層１０４，１０４を介して積層されており、半導体素子１００，１００の各周縁近傍に設けられた電極端子と配線基板１０２のパッドとは、金ワイヤ１０６，１０６・・でワイヤボンディングされて電気的に接続されている。
しかし、図１１に示す様に、半導体素子１００，１００の各周縁近傍に設けられた電極端子と配線基板１０２のパッドとをワイヤボンディングして電気的に接続することは、金ワイヤ１０６，１０６・・を保護すべく、金ワイヤ１０６，１０６・・等を樹脂封止することが必要となり、最終的に得られる積層型半導体装置が大型化する。
このため、複数の半導体素子を三次元に配置した積層型半導体装置の小型化を図るべく、下記特許文献１には、図１２に示す積層型半導体装置２００が提案されている。
図１２に示す積層型半導体装置２００は、配線基板２０２の一面側に積層した複数の半導体素子２０４，２０４・・の側面に、半導体素子２０４，２０４・・の各々の各電極端子と配線基板２０２のパッドとを電気的に接続する側面配線２０６，２０６・・が形成されている。
特開２００２−７６１６７号公報
図１２に示す積層型半導体装置２００によれば、図１１に示す積層型半導体装置に比較して小型化を図ることができる。
しかしながら、図１２に示す積層型半導体装置２００を構成する半導体素子２０４，２０４・・としては、その側面側に電極端子が形成されている半導体素子を用いなければならず、一面側に電極端子が形成されている通常の半導体素子を用いることができない。
更に、図１２に示す積層型半導体装置２００の側面配線２０６，２０６・・は、半導体素子２０４，２０４・・を回路基板２０２の一面側に積層した後、半導体素子２０４，２０４・・の側面に蒸着法とリフトオフ法とを用いて形成しており、積層型半導体装置２００の製造工程を煩雑化している。
ところで、半導体素子２０４，２０４・・として、その一面側に電極端子が形成されている半導体素子を用いた場合、半導体素子の側面側に電極端子に一端が接続された再配線を引き出すことを要し、積層型半導体装置２００の製造工程を更に煩雑化する。
また、再配線に代えて、半導体素子の電極端子に一端を接続した金ワイヤを側面側に延出しようとしても、金ワイヤが半導体素子の角部で切断されてしまうことが判明した。金ワイヤの半導体素子の角部に相当する部分に、応力が集中され易いためと考えられる。
そこで、本発明の課題は、一面側に電極端子が形成されている通常の半導体素子を用いることができず、且つ半導体装置の製造工程を複雑化する、複数の半導体素子を積層した従来の積層型半導体装置及びその製造方法の課題を解決し、一面側に電極端子が形成されている通常の半導体素子を用いることができ、且つ積層型半導体装置の製造工程の複雑化を防止できる積層型半導体装置及びその製造方法を提供することにある。
本発明者等は、前記課題を解決すべく検討した結果、半導体素子として、四角形状で且つ一面側に電極端子を形成した通常の半導体素子を用い、その各辺に沿って形成した角部のうち、電極端子を形成した電極端子面側の角部を面取りしたテーパ面に、その電極端子に一端を接続した金属ワイヤを延出した複数の半導体素子を、回路基板の一面側に積層した後、半導体素子の各電極と回路基板に形成されたパッドとを電気的に接続する側面配線を、各金属ワイヤの少なくとも一部と接触するように、金属粒子を含有する導電性ペーストを塗布して形成することによって、通常の半導体素子を用いた積層型半導体装置を容易に形成でき、且つ得られた積層型半導体装置の小型化も図ることができることを見出し、本発明に到達した。
すなわち、本発明は、四角形状の複数の半導体素子が回路基板に積層されていると共に、前記半導体素子の各電極端子と回路基板に形成されたパッドとを電気的に接続する側面配線が形成された積層型半導体装置であって、前記半導体素子の各辺に沿って形成された角部のうち、少なくとも前記電極端子が形成された電極端子面側の角部が面取りされて形成されたテーパ面に、前記電極端子に一端が接続された金属ワイヤが延出され、且つ前記半導体素子の各々の電極端子からテーパ面に延出された金属ワイヤの少なくとも一部が、導電性粒子を含有する導電性ペーストを塗布して形成された側面配線に接触して電気的に接続されていることを特徴とする積層型半導体装置にある。
また、本発明は、四角形状の半導体素子であって、その各辺に沿って形成された角部のうち、少なくとも前記電極端子が形成された電極端子面側の角部が面取りされてテーパ面に形成された複数の半導体素子を用い、前記半導体素子の各々の各電極端子に一端を接続した金属ワイヤを、前記テーパ面に延出した後、前記半導体素子の各々を、その電極端子形成面が他の半導体素子との接着面又は露出面となるように回路基板の一面側に順次積層し、次いで、前記半導体素子の各テーパ面に延出されている金属ワイヤの少なくとも一部と接触するように、積層された複数の半導体素子の側面に導電性粒子を含有する導電性ペーストを塗布し、前記半導体素子の各電極と回路基板のパッドとを電気的に接続する側面配線を形成することを特徴とする積層型半導体装置の製造方法でもある。
かかる本発明において、金属ワイヤを、半導体素子のテーパ面を越えて側面側に延出することによって、金属ワイヤと側面配線との接合を向上できる。
また、半導体素子として、電極形成面側の辺に沿って形成された角部が面取りされてテーパ面に形成されていると共に、前記電極形成面に対して反対側の辺に沿って形成された角部も面取りされてテーパ面に形成されている半導体素子を用いることによって、積層された複数の半導体素子の側面に塗布した導電性ペーストがテーパ面に入り込み、金ワイヤと側面配線との接触を良好とすることができる。特に、金属ワイヤを、両テーパ面に延出することによって、金属ワイヤと側面配線との接合を更に一層向上できる。
本発明に係る積層型半導体装置では、半導体素子の電極端子が形成された電極端子面側の角部が面取りされたテーパ面に延出した、電極端子に一端が接続された金属ワイヤの少なくとも一部が、金属粒子を含有する導電性ペーストを塗布して形成された側面配線と接触している。
この様に、本発明に係る積層型半導体装置では、半導体素子の電極端子に一端が接続された金属ワイヤを、半導体素子のテーパ面に延出しているため、半導体素子の一面側に電極端子が形成されている通常の半導体素子を用いることができる。
また、本発明に係る積層型半導体装置では、導電性粒子を含有する導電性ペーストを塗布して側面配線を形成するため、側面配線を蒸着法とリフトオフ法とを用いて形成する従来の半導体装置に比較して、その側面配線を容易に形成できる。
この様に、金属ワイヤと導電性ペーストとを接触した場合、金属ワイヤの導電性ペーストとの濡れ性が良好であるため、導電性ペーストが金属ワイヤの周面に集合され易く、隣接する側面配線との接触が避けられ、最終的に得られる積層型半導体装置の信頼性を向上できる。
しかも、積層した複数の半導体素子の側面には、半導体素子のテーパ面から成る開口部が開口されている。このため、積層した複数の半導体素子の側面に塗布した導電性ペーストの一部は開口部内に容易に進入でき、テーパ面に延出された金属リードと接触する。その結果、半導体素子の電極端子に一端が接続された金属リードは側面配線と確実に接触でき、積層型半導体装置の信頼性を更に向上できる。
本発明に係る積層型半導体装置の一例を図１（ａ）（ｂ）に示す。図１（ａ）は積層型半導体装置１０の概略断面図であり、図１（ｂ）は積層型半導体装置１０の概略平面図である。図１に示す積層型半導体装置１０では、回路基板１２の一面側に、接着層１４，１４を介して半導体素子１６，１６が積層されている。
かかる半導体素子１６，１６の各々は、四角形状で且つ一面側に電極端子１８，１８・・を形成した半導体素子である。この半導体素子１６の各辺に沿って形成された角部のうち、電極端子１８，１８・・を形成した電極端子面側の角部が面取りされてテーパ面２０に形成されている。
更に、半導体素子１６，１６のテーパ面２０には、一端が電極端子１８に接続されている金属ワイヤとしての金ワイヤ２２が、テーパ面２０に延出されている。
このテーパ面２０に延出された金ワイヤ２２は、回路基板１２の一面側に積層された半導体素子１６，１６の側面側に、銀粒子、銅粒子或いはカーボン粒子等の導電性粒子が含有された導電性ペーストを塗布して形成した側面配線２４と接触している。この側面配線は、回路基板１２の一面側に形成したパッド２６とも接触している。
この側面配線２４の一部は、図１（ａ）に示す様に、積層した複数の半導体素子１６，１６の側面に開口されている、テーパ面２０から成る凹溝の開口部内に進入し、テーパ面２０に延出した金ワイヤ２２と接触している。このため、半導体素子１６，１６の各々の電極端子１８に一端が接続された金ワイヤ２２は、側面配線２４と確実に接触できる。
図１に示す積層型半導体装置１０に用いる半導体素子１６は、図２（ａ）に示す様に、複数の半導体素子が造り込まれたウェーハ３０をダイシングする際に、ベベルカット用刃３２を用いて、ウェーハ３０にべベルカットを施し、図２（ｂ）に示す様に、ウェーハ３０の一面側にＶ字溝３３を形成する。このＶ字溝３３を形成したウェーハ３０の一面側は、半導体素子１６の電極端子１８，１８・・が形成されている電極端子形成面側である。
次いで、図２（ｂ）に示すＶ字溝３３の最深部を通り且つウェーハ３０の面に垂直な直線（点線３４で示す）上をダイシングブレードで切断し、テーパ面２０が一面側の角部に形成された半導体素子１６を得ることができる。
四角形状で且つ一面側に電極端子１８，１８・・を形成した半導体素子１６には、図３に示す様に、その電極端子１８に一端を接続した金ワイヤ２２を、テーパ面２０に延出する。
かかる金ワイヤ２２の半導体素子１６の電極端子１８への接続及び延出は、ワイヤボンダーを用いて行う。
先ず、図３（ａ）に示す様に、ワイヤボンダーのキャピラリー４０の先端から引き出した金ワイヤ２２の先端をトーチで溶融してボール２２ａを形成した後、ボール２２ａを電極端子１８上に圧着する。
更に、キャピラリー４０をテーパ面２０と反対方向に移動してキャピラリー４０から所定長さの金ワイヤ２２を引き出した後、図３（ｂ）に示す様に、キャピラリー４０をテーパ面２０の方向への移動を開始する。
引き続いて、図３（ｃ）に示す様に、キャピラリー４０をテーパ面２０に沿って、テーパ面２０の一端縁側から他端縁側方向に移動し、電極端子１８に一端が接続された金ワイヤ２２の他端がテーパ面２０の他端縁まで延出されたとき、図３（ｄ）に示す様に、キャピラリー４０によって金ワイヤ２２を引き千切る。
次いで、電極端子形成面に形成された電極端子１８に一端が接続された金ワイヤ２２がテーパ面２０に延出された半導体素子１６，１６は、図４に示す様に、回路基板１２の一面側（パッド２６が形成された面側）に接着層１４，１４を介して積層する。この際に、回路基板１２に直接搭載されている半導体素子１６は、その電極端子形成面が他の半導体素子１６の接着面となるように接着する。また、他の半導体素子１６は、その電極端子形成面が露出面となるように半導体素子１６上に積層する。
この様に、回路基板１２の一面側に積層された半導体素子１６，１６の側面には、図４に示す様に、銀粒子、銅粒子或いはカーボン粒子等の導電性粒子を含有する導電性ペースト２５を塗布する。この導電性ペースト２５は、塗布装置４２を構成する導電性ペーストが充填された充填槽４２ｂから窒素圧等の気体圧によってノズル４２ａから積層された半導体素子１６，１６の側面に吐出して塗布する。この際に、塗布装置４２を、積層された半導体素子１６，１６の下方から上方（図４に示す矢印方向）に移動することによって、導電性ペースト２５を半導体素子１６，１６の側面に帯状に形成できる。この帯状の導電性ペースト２５の一端は、回路基板１２のパッド２６と接触している。
更に、帯状の導電性ペースト２５は、積層した半導体素子１６，１６の側面に開口されている、テーパ面２０から成る凹溝の開口部内に容易に進入し、テーパ面２０に延出した金ワイヤ２２と接触する。
このため、回路基板及び半導体素子１６，１６を加熱炉に挿入して加熱処理することによって、半導体素子１６，１６の側面に側面配線２４を形成でき、半導体素子１６，１６各々の電極端子１８に一端が接続された金ワイヤ２２は、側面配線２４によって回路基板１２のパッド２６と電気的に接続できる。
ここで、導電性ペースト２５は、金ワイヤ２２との濡れ性が良好であるため、導電性ペースト２５は金ワイヤ２２の周面に集合し易く、隣接する金ワイヤ２２に塗布された導電性ペースト２２との接触を避けることができ、半導体素子１６，１６との電気的接続信頼性を向上できる。
図１〜図４に示す積層型半導体装置１０では、半導体素子１６の電極端子１８に一端が接続された金ワイヤ２２の他端がテーパ面２０に延出されていたが、図５に示す様に、金ワイヤ２２のテーパ面２０を越えて側面側に延出されていてもよい。
この場合、半導体素子１６の電極端子１８に一端が接続された金ワイヤ２２の延出を、図３に示す様に、ワイヤボンダーのキャピラリー４０を用いて行う。この際に、半導体素子１６の側面の途中で金ワイヤ２２を引き千切ってもよいが、図５に示す様に、半導体素子１６の下面側の角部を利用して金ワイヤ２２を引き千切ってもよい。
ここで、金ワイヤ２２の切断箇所に予めクランプ等によって傷を付けておくことによって、金ワイヤ２２を所定箇所で容易に引き千切ることができる。
図１〜図５に示す積層型半導体装置１０では、半導体素子１６として、電極端子形成面側の角部にテーパ面２０を形成した半導体素子を用いたが、図６に示す様に、電極端子形成面側の角部と電極端子形成面に対して反対側面側の角部との各々を面取りしてテーパ面２０，２０に形成された半導体素子１６を用いることができる。
かかる図６に示す半導体素子１６を用いた場合には、電極端子１８に一端が接続された金ワイヤ２２を、テーパ面２０，２０を横切るように延出することによって、回路基板１２の一面側に積層した半導体素子１６，１６の側面に形成される側面配線２４の一部がテーパ面２０，２０に進入し、側面配線２４と金ワイヤ２２との接触を更に向上できる。
図６に示す電極端子形成面側の角部と電極端子形成面に対して反対側面側の角部との各々にテーパ面２０，２０が形成された半導体素子１６は、図７（ａ）に示す様に、複数の半導体素子が造り込まれたウェーハ３０をダイシングする際に、ベベルカット用刃３２を用いて、ウェーハ３０の一面側にべベルカットを施してＶ字溝３３を形成する。
更に、図７（ｂ）に示す様に、ウェーハ３０の他面側にも、一面側に形成したＶ字溝３３に対応する箇所に、ベベルカット用刃３２によってＶ字溝３３を形成する。
次いで、ウェーハ３０の両面側に形成したＶ字溝３３，３３をダイシングブレードで切断することによって、電極端子形成面側の角部と電極端子形成面に対して反対側面側の角部との各々にテーパ面２０，２０が形成された半導体素子１６を形成できる。
半導体素子１６に形成されたテーパ面２０，２０を横切るように、電極端子１８に一端が接続された金ワイヤ２２を延出するには、図８，図９に示す方法が容易である。
先ず、図８に示す様に、吸着板５０上にアルミ箔等の金属箔５２を載置すると共に、金属箔５２に形成した貫通孔５４上に半導体素子１６を載置する。金属箔５２に載置された半導体素子１６は、その電極端子１８が形成された電極端子形成面が上面となるように載置される。
かかる金属箔５２及び半導体素子１６は、吸着板５０の吸着力の発現によって、吸着板５０の所定箇所に各々吸着固定される。この際に、半導体素子１６は、金属箔５２の貫通孔５４を介して吸着板５０の所定箇所に吸着固定される。
この様に、吸着板５０の吸着力で固定されている金属箔５２の半導体素子１６の近傍に、ワイヤボンダーによって金ワイヤ２２の一端を接続した後、金ワイヤ２２をキャピラリー４０から引き出して半導体素子１６の電極端子１８上に金ワイヤ２２の他端を接続して引き千切る。
次いで、図９（ａ）に示す様に、吸着板５０の吸着を解除して、半導体素子１６及び金属箔５２を吸着板５０から取り出す。吸着板５０の吸着を解除したとき、半導体素子１６は移動可能となる。
このため、図９（ｂ）に示す様に、半導体素子１６を金ワイヤ２２の方向［図６（ｂ）の矢印方向］に移動し、金ワイヤ２２が半導体素子１６のテーパ面２０，２０を横切るように、半導体素子１６の側面を金ワイヤ２２に当接させる。
その後、図９（ｃ）に示す様に、金属箔５２の一部を折り曲げて、半導体素子１６の電極端子形成面に対して反対側面側に延出されている金ワイヤ２２を露出し、反対側面に形成されたテーパ面２０を超えて延出されている金ワイヤ２２の部分［図９（ｃ）の矢印で示す部分］をカッター等で切断することによって、電極端子１８に一端が接続された金ワイヤ２２がテーパ面２０，２０を横切るように延出された半導体素子１６を得ることができる。
この様にして形成した、電極形成面側及びその反対側面の各角部に形成されたテーパ面２０，２０を横切るように、電極端子１８に一端が接続された金ワイヤ２２が延出されている複数の半導体素子１６，１６は、図４に示す様に、回路基板１２の一面側に接着層１４，１４を介して積層した後、その側面側に塗布装置４２を用いて、銀粒子、銅粒子或いはカーボン粒子等の導電性粒子が含有された導電性ペースト２５を塗布することによって、図６に示す側面配線２４を形成できる。
図６〜図９に示す半導体素子１６では、半導体素子１６の電極端子１８に一端を接続した金ワイヤ２２を、両テーパ面２０，２０を横切るように延出して、電極端子形成面に対して反対側面まで延出しているが、電極端子形成面側のテーパ面２０を越えて側面の下端又は途中まで金ワイヤ２２を延出してもよい（この場合、電極端子形成面に対して反対側面側のテーパ面２０には、金ワイヤ２０を延出しない）。
また、積層型半導体装置として、図１０に示す様に、電極形成面側のみにテーパ面２０が形成された半導体素子１６であって、その電極端子に一端が接続された金ワイヤ２２が、テーパ面２０を横切って電極形成面と反対側面まで延出されている半導体素子１６を用いて形成した積層型半導体装置であってもよい。
図１０に示す積層型半導体装置では、テーパ面２０によって形成された開口部内に、側面配線２４の一部が進入し、テーパ面２０を横切る金ワイヤ２２が側面配線２４と接触し、金ワイヤ２２と側面配線２４との接続を確実とすることができる。
図６及び図１０に示す積層型半導体装置を構成する半導体素子１６の様に、半導体素子１６の電極端子１８に一端に接続した金属ワイヤ２２を、電極端子１８が形成された電極端子形成面に対して反対側面まで延出する際に、図３に示す様に、ワイヤボンダーのキャピラリー４０を用いておこなってもよい。この際に、半導体素子１６の電極端子に一端が接続された金ワイヤ２２の切断箇所に予めクランプ等で傷を付けておくことによって、予定していた切断箇所で金ワイヤ２２を容易に引き千切ることができる。
また、図１〜図１０に示す積層型半導体装置では、半導体素子１６，１６の電極端子形成面が同一方向を向くように積層されているが、電極端子形成面が互いに対向するように半導体素子１６，１６を積層してもよい。
本発明に係る積層型半導体装置の一例を説明する概略断面図及び概略平面図である。 図１に示す積層型半導体装置を形成する半導体素子のテーパ面を形成する方法を説明する工程図である。 図１に示す積層型半導体装置を形成する半導体素子の電極端子に一端が接続された金属ワイヤをテーパ面に延出する方法を説明する工程図である。 回路基板の一面側に積層した複数の半導体素子の側面に側面配線を形成する形成方法を説明する説明図である。 本発明に係る積層型半導体装置に用いる半導体素子の他の例を説明する断面図である。 本発明に係る積層型半導体装置の他の例を説明する概略断面図である。 図６に示す積層型半導体装置を形成する半導体素子のテーパ面を形成する方法を説明する工程図である。 図６に示す積層型半導体装置を形成する半導体素子の電極端子に一端が接続された金属ワイヤを両テーパ面に延出する方法の最初の工程を説明する工程図の一部である。 図６に示す積層型半導体装置を形成する半導体素子の電極端子に一端が接続された金属ワイヤを両テーパ面に延出する方法の残りの工程を説明する工程図である。 本発明に係る積層型半導体装置の他の例を説明する概略断面図である。 従来の積層型半導体装置を説明する概略図である。 改良された積層型半導体装置を説明する斜視図である。
符号の説明
１０ 積層型半導体装置
１２ 回路基板
１４，１４ 接着層
１６ 半導体素子
１８ 電極端子
２０ テーパ面
２２ 金ワイヤ
２４ 側面配線
２５ 導電性ペースト
２６ パッド
３０ ウェーハ
３２ ベベルカット用刃
３３ Ｖ字溝
４０ キャピラリー
４２ 塗布装置
５０ 吸着板
５２ 金属箔
５４ 貫通孔

Claims (8)

  1. 四角形状の複数の半導体素子が回路基板に積層されていると共に、前記半導体素子の各電極端子と回路基板に形成されたパッドとを電気的に接続する側面配線が形成された積層型半導体装置であって、
    前記半導体素子の各辺に沿って形成された角部のうち、少なくとも前記電極端子が形成された電極端子面側の角部が面取りされて形成されたテーパ面に、前記電極端子に一端が接続された金属ワイヤが延出され、
    且つ前記半導体素子の各々の電極端子からテーパ面に延出された金属ワイヤの少なくとも一部が、導電性粒子を含有する導電性ペーストを塗布して形成された側面配線に接触して電気的に接続されていることを特徴とする積層型半導体装置。
  2. 金属ワイヤが、前記半導体素子のテーパ面を越えて側面側に延出されている請求項１記載の積層型半導体装置。
  3. 半導体素子が、電極形成面側の辺に沿って形成された角部が面取りされてテーパ面に形成されていると共に、前記電極形成面に対して反対側の辺に沿って形成された角部も面取りされてテーパ面に形成されている請求項１又は請求項２記載の積層型半導体装置。
  4. 金属ワイヤが、両テーパ面に延出されている請求項３記載の積層型半導体装置。
  5. 四角形状の半導体素子であって、その各辺に沿って形成された角部のうち、少なくとも前記電極端子が形成された電極端子面側の角部が面取りされてテーパ面に形成された複数の半導体素子を用い、
    前記半導体素子の各々の各電極端子に一端を接続した金属ワイヤを、前記テーパ面に延出した後、
    前記半導体素子の各々を、その電極端子形成面が他の半導体素子との接着面又は露出面となるように回路基板の一面側に順次積層し、
    次いで、前記半導体素子の各テーパ面に延出されている金属ワイヤの少なくとも一部と接触するように、積層された複数の半導体素子の側面に導電性粒子を含有する導電性ペーストを塗布し、前記半導体素子の各電極と回路基板のパッドとを電気的に接続する側面配線を形成することを特徴とする積層型半導体装置の製造方法。
  6. 金属ワイヤを、前記半導体素子のテーパ面を越えて側面側に延出する請求項５記載の積層型半導体装置の製造方法。
  7. 半導体素子として、電極形成面側の辺に沿って形成された角部が面取りされてテーパ面に形成されていると共に、前記電極形成面に対して反対側の辺に沿って形成された角部も面取りされてテーパ面に形成されている半導体素子を用いる請求項５又は請求項６記載の積層型半導体装置の製造方法。
  8. 金属ワイヤを、両テーパに延出する請求項７記載の積層型半導体装置の製造方法。
JP2007188915A 2007-07-20 2007-07-20 積層型半導体装置及びその製造方法 Expired - Fee Related JP5049684B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007188915A JP5049684B2 (ja) 2007-07-20 2007-07-20 積層型半導体装置及びその製造方法
KR1020080067370A KR101541054B1 (ko) 2007-07-20 2008-07-11 반도체 장치 및 그 제조 방법
TW097126595A TWI479637B (zh) 2007-07-20 2008-07-14 半導體裝置及其製造方法
US12/175,689 US7777349B2 (en) 2007-07-20 2008-07-18 Semiconductor apparatus having side surface wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007188915A JP5049684B2 (ja) 2007-07-20 2007-07-20 積層型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009026969A JP2009026969A (ja) 2009-02-05
JP5049684B2 true JP5049684B2 (ja) 2012-10-17

Family

ID=40264184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007188915A Expired - Fee Related JP5049684B2 (ja) 2007-07-20 2007-07-20 積層型半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US7777349B2 (ja)
JP (1) JP5049684B2 (ja)
KR (1) KR101541054B1 (ja)
TW (1) TWI479637B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
JP5110995B2 (ja) * 2007-07-20 2012-12-26 新光電気工業株式会社 積層型半導体装置及びその製造方法
US8704379B2 (en) * 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
CN101999167B (zh) * 2008-03-12 2013-07-17 伊文萨思公司 支撑安装的电互连管芯组件
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US7863159B2 (en) 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
JP5112275B2 (ja) * 2008-12-16 2013-01-09 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
JP5215244B2 (ja) * 2009-06-18 2013-06-19 新光電気工業株式会社 半導体装置
TWI570879B (zh) * 2009-06-26 2017-02-11 英維瑟斯公司 半導體總成及晶粒堆疊總成
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
US7902677B1 (en) * 2009-10-28 2011-03-08 Headway Technologies, Inc. Composite layered chip package and method of manufacturing same
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
US8421243B2 (en) 2010-06-24 2013-04-16 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8203215B2 (en) 2010-07-13 2012-06-19 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8203216B2 (en) 2010-07-13 2012-06-19 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8362602B2 (en) * 2010-08-09 2013-01-29 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US20120091575A1 (en) * 2010-10-15 2012-04-19 Yi-Shao Lai Semiconductor Package And Method For Making The Same
US8426981B2 (en) * 2011-09-22 2013-04-23 Headway Technologies, Inc. Composite layered chip package
KR102099878B1 (ko) * 2013-07-11 2020-04-10 삼성전자 주식회사 반도체 패키지
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
CN107567206B (zh) * 2017-08-11 2020-11-10 惠州市超频三全周光智能照明科技有限公司 双面导通构造加工方法、线性电路板加工方法及线光源
GB2575038B (en) * 2018-06-25 2023-04-19 Lumentum Tech Uk Limited A Semiconductor Separation Device
CN111081687B (zh) * 2019-12-16 2022-02-01 东莞记忆存储科技有限公司 一种堆叠式芯片封装结构及其封装方法
US11515271B2 (en) * 2021-01-27 2022-11-29 Innolux Corporation Electronic device including wire on side surface of substrate and manufacturing method thereof

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04247632A (ja) * 1991-02-01 1992-09-03 Fujitsu Ltd 半導体装置
US5888884A (en) * 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
JP3476383B2 (ja) * 1999-05-27 2003-12-10 シャープ株式会社 半導体積層パッケージ
JP2001156250A (ja) * 1999-11-24 2001-06-08 Seiko Epson Corp 半導体チップ、マルチチップパッケージ，および半導体装置と、並びに、それを用いた電子機器
JP3879351B2 (ja) * 2000-01-27 2007-02-14 セイコーエプソン株式会社 半導体チップの製造方法
JP2001223323A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
JP3879816B2 (ja) * 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
JP2002076167A (ja) 2000-08-29 2002-03-15 Sony Corp 半導体チップ、積層型半導体パッケージ、及びそれらの作製方法
DE10120408B4 (de) * 2001-04-25 2006-02-02 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip, elektronische Baugruppe aus gestapelten Halbleiterchips und Verfahren zu deren Herstellung
JP2003142518A (ja) * 2001-11-02 2003-05-16 Nec Electronics Corp 半導体製造装置、半導体製造方法、半導体装置及び電子装置
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
JP4081666B2 (ja) * 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004303884A (ja) * 2003-03-31 2004-10-28 Seiko Epson Corp 三次元実装モジュールの製造方法とその方法で得られる三次元実装モジュール
JP3858854B2 (ja) * 2003-06-24 2006-12-20 富士通株式会社 積層型半導体装置
TWI274373B (en) * 2005-07-01 2007-02-21 Advanced Semiconductor Eng Stacked wafer structure and forming method thereof
US20070158807A1 (en) * 2005-12-29 2007-07-12 Daoqiang Lu Edge interconnects for die stacking
US8723332B2 (en) * 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
US20090096076A1 (en) * 2007-10-16 2009-04-16 Jung Young Hy Stacked semiconductor package without reduction in stata storage capacity and method for manufacturing the same
US8039302B2 (en) * 2007-12-07 2011-10-18 Stats Chippac, Ltd. Semiconductor package and method of forming similar structure for top and bottom bonding pads
TWI352412B (en) * 2008-03-03 2011-11-11 Advanced Semiconductor Eng Multi-chip package structure and method of fabrica
CN101999167B (zh) * 2008-03-12 2013-07-17 伊文萨思公司 支撑安装的电互连管芯组件

Also Published As

Publication number Publication date
TW200905850A (en) 2009-02-01
TWI479637B (zh) 2015-04-01
KR101541054B1 (ko) 2015-07-31
JP2009026969A (ja) 2009-02-05
US20090020889A1 (en) 2009-01-22
KR20090009710A (ko) 2009-01-23
US7777349B2 (en) 2010-08-17

Similar Documents

Publication Publication Date Title
JP5049684B2 (ja) 積層型半導体装置及びその製造方法
JP5110995B2 (ja) 積層型半導体装置及びその製造方法
JP5529371B2 (ja) 半導体装置及びその製造方法
KR100817076B1 (ko) 와이어 본딩용으로 부분적으로 절연 피복된 금속 와이어 및이를 이용한 반도체 패키지의 와이어 본딩 방법
KR100324333B1 (ko) 적층형 패키지 및 그 제조 방법
JP2009027039A5 (ja)
US9293433B2 (en) Intermetallic compound layer on a pillar between a chip and substrate
JP6531845B2 (ja) 多層配線基板およびこれを備えるプローブカード
KR20130042210A (ko) 멀티-칩 패키지 및 그의 제조 방법
US9698068B2 (en) Electronic device
JP2009038139A (ja) 半導体装置およびその製造方法
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
JP5295146B2 (ja) 電力用半導体装置およびその製造方法
JP5110996B2 (ja) 積層型半導体装置の製造方法
JP4564968B2 (ja) 温度測定デバイスおよびこのデバイスを製造する方法
JP4481065B2 (ja) 半導体装置の製造方法
JP2002151628A (ja) 半導体装置及びその製造方法
JP2012227320A (ja) 半導体装置
JP2006344631A (ja) 部品内蔵基板
TW200945460A (en) Chip structure and forming method thereof
JP2010056506A (ja) 電子装置の実装構造
JP4954781B2 (ja) 三次元電子回路装置
US20160190045A1 (en) Semiconductor device and method of making the same
JP2005353679A (ja) 半導体装置および半導体チップならびにそれらの製造方法
KR20080029142A (ko) 반도체 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees