JP4481065B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4481065B2
JP4481065B2 JP2004115482A JP2004115482A JP4481065B2 JP 4481065 B2 JP4481065 B2 JP 4481065B2 JP 2004115482 A JP2004115482 A JP 2004115482A JP 2004115482 A JP2004115482 A JP 2004115482A JP 4481065 B2 JP4481065 B2 JP 4481065B2
Authority
JP
Japan
Prior art keywords
pad
insulating film
bonding
metal wire
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004115482A
Other languages
English (en)
Other versions
JP2005302941A (ja
Inventor
正司 舩越
毅 濱谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004115482A priority Critical patent/JP4481065B2/ja
Publication of JP2005302941A publication Critical patent/JP2005302941A/ja
Application granted granted Critical
Publication of JP4481065B2 publication Critical patent/JP4481065B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85375—Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

この発明は、絶縁膜に覆われたＣｕパッドに金属細線を接合した構造とそれを実現する製造方法に特徴を有する半導体装置の製造方法に関するものである。
半導体素子へ微細化、高速化の要求が高まることに対応し、半導体素子の配線材料として０.１３μｍプロセスからＡｌと比較し低抵抗であり配線遅延も少なく、更に耐エレクトロマイグレーションが向上できるＣｕが採用された。しかしながら、Ｃｕは容易に酸化し、非常に硬い酸化銅を生成する。その結果、ボンディング工程でＣｕパッドにＡｕボールを押し潰しても酸化銅は破壊されずＣｕパッドとＡｕボールは接合できない。そして不着および接合強度不足による封止工程でのワイヤはずれが発生する。
そこで従来は、Ｃｕパッドに酸化防止膜を成膜し、安定したボンディングを行うことができる技術がある。例えば特許文献１がある。まず、Ｃｕパッド上面に酸化防止膜を形成した後、そのままボンディング工程に供給する。ボンディング工程で、酸化防止膜を成膜しているＣｕパッド上面にＡｕボールをキャピラリーで運び、その後圧接及び超音波振動を印加する。そしてＣｕパッド上面に成膜された酸化防止膜をＡｕボールに付着させる。次に酸化防止膜を付着させたＡｕボールを外部端子以外の任意領域にボンディングし酸化防止膜が付着したＡｕボールを捨てる。次にキャピラリー先端に新しくＡｕボールを形成する。最後に酸化防止膜が除去されたＣｕパッドに、新しく形成したＡｕボールを荷重と超音波振動を印加することで接合する。
また別の方法としては、Ｃｕパッドの上面にＡｕとの接合性に優れた金属膜層を形成する技術がある。例えば特許文献２である。具体的には清浄化したＣｕパッドの上面に拡散バリア層を形成し、その上にＡｕ、Ｐｔ、Ｐｄ、Ａｇなどの金属層をめっき法により形成する。その後、ボンディング工程に供給し、安定したボンディングを行うことができる。
特開２００１−４４２３６号公報 特開２００１−２６７３５６号公報
しかしながら、従来の技術では下記のような課題がある。
Ｃｕパッド上に酸化防止膜を成膜しボンディングする手法では、先ず酸化防止膜をＡｕボールに付着させるために一回目のボンディングを行い、更に酸化防止膜を付着させたＡｕボールを捨てるために、外部端子以外の任意の領域に２回目のボンディングを行う。そして最後に新たなＡｕボールを形成した後、酸化防止膜を除去したＣｕパッドに３回目のボンディングを行う。そのため１つの外部端子に３回のボンディング動作を行うことは工程時間の長時間化となり、近年は半導体素子に搭載する外部端子は多くなる傾向にあるため、ボンディング工程の長時間化は製品スループットに大きな影響を及ぼすといった課題がある。また、半導体素子に搭載されている外部端子が多くなれば、酸化防止膜を付着させたＡｕボールを捨てるためのボンディングする場所の確保が困難になる。また製品領域内に酸化防止膜を付着させたＡｕボールを捨てることは、捨てたＡｕボールの接合が十分でない場合、封止樹脂に流され外部端子間で留まるとリークの原因になり品質信頼性を大きく劣化させることになる。
また、Ｃｕパッド上に拡散バリア層を形成し、その上に金属層をめっきする方法では、拡散バリア層を形成する工程と金属層をめっきする工程が追加され、工程数が増える課題がある。またＣｕパッドと拡散バリア層の密着性もしくは拡散バリア層と金属層との密着性の何れかが劣化するとボンディング後に層間剥離が発生するため工程での拡散バリア層及び金属膜層の膜厚とともに重要管理項目を増やすことになり、量産化を困難にする。
したがって、この発明の目的は、更なる高速化、微細化を実現するため配線材料にＣｕを用いると同時に、外部端子の材料にＣｕを採用しても、Ｃｕパッドと金属細線を安定的に接合することができる半導体装置の製造方法を提供することである。
上記課題を解決するためにこの発明の請求項１記載の半導体装置の製造方法は、半導体素子にＣｕパッドからなる外部端子を形成する工程と、前記半導体素子をインターポーザに搭載する工程と、前記Ｃｕパッドと金属細線を接合する工程と、前記Ｃｕパッドと前記インターポーザの端子を前記金属細線により接続する工程と、前記半導体素子と前記金属細線を封止樹脂で覆う工程とを含む半導体装置の製造方法であって、前記外部端子を形成する工程で前記Ｃｕパッドを絶縁膜で覆い、前記Ｃｕパッドと前記金属細線を接合する工程で前記Ｃｕパッド上の前記絶縁膜のみ薄膜化し、プローブ針を薄膜化した前記絶縁膜に当てることにより前記Ｃｕパッドを覆っている前記絶縁膜を一部分除去した後、前記Ｃｕパッドに前記金属細線を接合する。
請求項２記載の半導体装置の製造方法は、半導体素子にＣｕパッドからなる外部端子を形成する工程と、前記半導体素子をインターポーザに搭載する工程と、前記Ｃｕパッドと金属細線を接合する工程と、前記Ｃｕパッドと前記インターポーザの端子を前記金属細線により接続する工程と、前記半導体素子と前記金属細線を封止樹脂で覆う工程とを含む半導体装置の製造方法であって、前記外部端子を形成する工程で前記Ｃｕパッドを絶縁膜で覆い、前記Ｃｕパッドと前記金属細線を接合する工程で前記Ｃｕパッド上の前記絶縁膜表面に凸部を形成し、前記絶縁膜を一部分除去した後、前記Ｃｕパッドに前記金属細線を接合する。
請求項３記載の半導体装置の製造方法は、請求項１、２のいずれか１項に記載の半導体装置の製造方法において、前記外部端子を形成する工程は、半導体素子の層間絶縁膜に外部端子溝を形成する工程と、前記外部端子溝にＣｕ膜を埋め込む工程と、前記Ｃｕ膜を平坦化しＣｕパッドを形成する工程と、前記Ｃｕパッド上を含む前記半導体素子上に絶縁膜を成膜する工程とからなる。
この発明の請求項１記載の半導体装置の製造方法によれば、外部端子を形成する工程でＣｕパッドを絶縁膜で覆い、Ｃｕパッドと金属細線を接合する工程で絶縁膜を一部分除去した後、Ｃｕパッドに金属細線を接合するので、絶縁膜がＣｕパッドの酸化防止膜の働きをし、Ｃｕパッド表面の活性が維持され、絶縁膜を破壊し除去することによりＣｕパッドと金属細線を接合できる。Ｃｕパッド上の絶縁膜を一部除去する目的は、絶縁膜と金属細線は接合できないので、金属細線とＣｕパッドの接合領域を広げるためボンディングと同時に絶縁膜を除去しやすくすることである。つまり、ボンディング時に印加する荷重及び超音波振動が金属細線を通ってＣｕパッド上の絶縁膜を一部分除去した部分に伝わり、そこを起点としクラックが進展する。更に超音波振動を印加し続けることでクラックの入った絶縁膜は接合領域から吐き出され、Ｃｕパッドと金属細線の接合する領域が広がり安定したボンディングが可能となる。また、Ｃｕパッドの形成後、絶縁膜を成膜することは、従来から半導体素子の保護膜として成膜しているため工程数を増やすことなく、また既存の拡散設備を採用することができる。
また、Ｃｕパッド上の絶縁膜のみドライエッチングにより薄膜化し、プローブ針を薄膜化した絶縁膜に当てることによりＣｕパッドを覆っている絶縁膜を一部分除去するので、Ｃｕパッド上に成膜される絶縁膜を破壊する起点をつくるため絶縁膜の一部分を除去することを既存のプローブ針を用いて実現できる。この際、Ｃｕパッド上のみ加工する工程でドライエッチングを用いてＣｕパッド上の領域に存在する絶縁膜のみ薄膜化することにより絶縁膜の強度を低下させ、絶縁膜の一部分除去が容易になる。
この発明の請求項２記載の半導体装置の製造方法によれば、外部端子を形成する工程でＣｕパッドを絶縁膜で覆い、Ｃｕパッドと金属細線を接合する工程で絶縁膜を一部分除去した後、Ｃｕパッドに金属細線を接合するので、絶縁膜がＣｕパッドの酸化防止膜の働きをし、Ｃｕパッド表面の活性が維持され、絶縁膜を破壊し除去することによりＣｕパッドと金属細線を接合できる。Ｃｕパッド上の絶縁膜を一部除去する目的は、絶縁膜と金属細線は接合できないので、金属細線とＣｕパッドの接合領域を広げるためボンディングと同時に絶縁膜を除去しやすくすることである。つまり、ボンディング時に印加する荷重及び超音波振動が金属細線を通ってＣｕパッド上の絶縁膜を一部分除去した部分に伝わり、そこを起点としクラックが進展する。更に超音波振動を印加し続けることでクラックの入った絶縁膜は接合領域から吐き出され、Ｃｕパッドと金属細線の接合する領域が広がり安定したボンディングが可能となる。また、Ｃｕパッドの形成後、絶縁膜を成膜することは、従来から半導体素子の保護膜として成膜しているため工程数を増やすことなく、また既存の拡散設備を採用することができる。
また、Ｃｕパッド上の絶縁膜表面に凸部を設けることで、Ｃｕパッドを覆っている絶縁膜を一部分除去する際には、凸部が折れることにより絶縁膜が壊れ、絶縁膜の一部分の除去が容易になる。
請求項３では、外部端子を形成する工程は、半導体素子の層間絶縁膜に外部端子溝を形成する工程と、外部端子溝にＣｕ膜を埋め込む工程と、Ｃｕ膜を平坦化しＣｕパッドを形成する工程と、Ｃｕパッド上を含む半導体素子上に絶縁膜を成膜する工程とからなるので、Ｃｕで形成したＣｕパッドと、Ｃｕパッド上を含む半導体素子全域に成膜された絶縁膜から構成された外部端子と金属細線を接合させることができる。この場合、絶縁膜が大気や水分をＣｕパッド表面に到達することを防ぎ、Ｃｕパッド表面で水分や酸素により酸化銅を生成することを抑制する効果がある。つまりＣｕパッド表面の活性を維持できる。
この発明の第１の実施の形態の半導体装置の製造方法を図１〜図３に基づいて説明する。図１（ａ）は本発明の第１の実施形態の半導体装置のボンディング前における外部端子断面図、（ｂ）はその平面図、（ｃ）はそのボンディング後の外部端子断面図を示す。
図１において、１は層間絶縁膜、２はＣｕパッド、３はＣｕパッド上を含む半導体素子上に成膜する絶縁膜、４はＣｕパッド上の絶縁膜を薄膜化した凹部、５はＡｕボール、１０はＡｕワイヤ（金属細線）を示す。図１に示すように、半導体素子は、Ｃｕパッド２上の薄膜化された絶縁膜３がＡｕボール５直下の部分のみ除去され、その絶縁膜３が除去された部分のＣｕパッド２とＡｕボール５が接合される。Ｃｕパッド形成後、直ちに真空中にてＣｕパッド２上に絶縁膜３を成膜することによりＣｕパッド２表面の酸化膜生成を防止する。そのためボンディング時にＣｕパッド２上の絶縁膜３を取り除き、新生面として露出したＣｕパッド２表面で荷重及び超音波振動を印加しながらＡｕボール５を押し潰すことによりＣｕパッド２とＡｕボール５の接合が可能となる。
次に、半導体装置の製造方法について説明する。上記のように半導体素子にＣｕパッド２を絶縁膜３で覆った外部端子を形成する工程と、半導体素子をインターポーザ（図示せず）に搭載する工程と、Ｃｕパッド２と金属細線１０の一端にあるＡｕボール５を接合する工程と、Ｃｕパッド２とインターポーザの端子を金属細線１０により接続する工程と、半導体素子と金属細線１０を封止樹脂（図示せず）で覆う工程とを含む。また、Ｃｕパッド２と金属細線１０を接合する工程で絶縁膜３を一部分除去した後、Ｃｕパッド２に金属細線１０を接合する。
図２および図３はその半導体装置の製造方法の主要な工程を示す断面図である。図２および図３において、６は外部端子溝、７はＣｕ膜、８はプローブ針、９はキャピラリーを示す。図２（ａ）に示すとおり層間絶縁膜１を化学気相堆積法（以下ＣＶＤと略す）を用いて成膜する。次に図２（ｂ）のとおり、層間絶縁膜１にドライエッチングで外部端子溝６を形成する。そして図２（ｃ）でめっき法を用いて外部端子溝６にＣｕ膜７を埋め込む。次に図２（ｄ）のとおり化学的機械研磨（以下ＣＭＰと略す）を用いてＣｕ膜７を平坦化し、Ｃｕパッド２を形成し、図２（ｅ）でＣｕパッド２上を含む半導体素子上にＣＶＤを用いて絶縁膜３を成膜する。次に図２（ｆ）で、Ｃｕパッド２上の絶縁膜３のみドライエッチングで薄膜化し凹部４を形成する。
図３（ａ）でＣｕパッド２上の薄膜化した絶縁膜３にプローブ針８を当て、一部分の絶縁膜３を除去し、直ちに図３（ｂ）に示すとおり絶縁膜３を一部分除去した部分で荷重と超音波振動を印加しながらＡｕボール５を押し潰し、Ａｕボール５とＣｕパッド２の接合を行う。Ｃｕパッド２上の絶縁膜３を薄膜化し、更にプローブ針８を当て絶縁膜３を一部分除去することにより、ボンディング時にＣｕを露出させるための絶縁膜除去を容易にする。そしてボンディングの際Ａｕボール５に荷重及び超音波振動を印加することで絶縁膜３の一部分除去した箇所を起点としクラックが進展し、更にＡｕボール５に超音波振動を印加し続けることで、Ａｕボール５の直下で、クラックの入った絶縁膜３はＡｕボール５直下から外へ吐き出され、Ｃｕパッド２が露出する。最後に露出したＣｕパッド２とＡｕボール５の接合が実現する。
絶縁膜３の膜種は、従来から半導体素子の保護膜として用いているＳｉＮ膜を用い、Ｃｕパッド２上の薄膜化したＳｉＮ膜の膜厚は半導体素子に対して耐湿性が確保できる最薄の膜厚とする。
図４は本発明の第２の実施形態の半導体装置の製造方法の主要な工程を示す断面図である。図４に示すとおり、第１の実施形態において絶縁膜３の一部分除去する方法として、金属細線１０を接合する際に用いるキャピラリー９を、金属細線１０を有していない状態で用いることができる。すなわち、Ａｕワイヤ１０を通していないキャピラリー９をＣｕパッド２上の絶縁膜３に当て、更に荷重及び超音波振動を印加することで絶縁膜３のダメージと一部分の除去を実現することができる。キャピラリー９を用いる場合は、プローブ針８を用いる場合とは異なり、キャピラリー９を用いたボンディング工程での実現が可能であるため、絶縁膜３にダメージを入れ一部分の除去を行った後、直ぐにボンディングを行うことが可能となり、絶縁膜３を除去した箇所のＣｕパッド２表面における酸化膜の生成を最小限に抑えることができる。
図５（ａ）は本発明の第３の実施形態の半導体装置のボンディング前における外部端子断面図、（ｂ）はその平面図である。図５に示すとおり、第１および第２の実施形態において、ドライエッチングを用いてＣｕパッド２上の絶縁膜３の表面に凸部１１を設け、絶縁膜３の除去を更に容易にする。ボンディング時に荷重及び超音波振動を印加したＡｕボール５が絶縁膜３の凸部１１を折り、そこからＣｕパッド２が露出し、Ａｕボール５とＣｕパッド２の接合が実現する。絶縁膜３表面に設ける凸部１１はアスペクト比が大きいほど、Ａｕボール５が当ると折れやすくなり、その結果として絶縁膜３の凸部１１が折れた箇所が多くなり、ボンディングの際に絶縁膜３を除去することが更に容易になる。
本発明にかかる半導体装置の製造方法は、配線材料にＣｕを用いた半導体素子に搭載したＣｕパッドに安定したボンディングを行うことができることから、高速化、高機能化が現在最も求められる情報通信機器に搭載する半導体素子として有用である。
（ａ）は本発明の第１の実施形態の半導体装置のボンディング前における外部端子断面図、（ｂ）はその平面図、（ｃ）はそのボンディング後の外部端子断面図を示す。 本発明の第１の実施形態の半導体装置の製造方法の主要な工程を示す断面図である。 図２の次の工程の断面図である。 本発明の第２の実施形態の半導体装置の製造方法の主要な工程を示す断面図である。 （ａ）は本発明の第３の実施形態の半導体装置のボンディング前における外部端子断面図、（ｂ）はその平面図である。
符号の説明
１ 層間絶縁膜
２ Ｃｕパッド
３ 絶縁膜
４ 絶縁膜の凹部
５ Ａｕボール
６ 外部端子溝
７ Ｃｕ膜
８ プローブ針
９ キャピラリー
１０ Ａｕワイヤ
１１ 絶縁膜の凸部

Claims (3)

  1. 半導体素子にＣｕパッドからなる外部端子を形成する工程と、
    前記半導体素子をインターポーザに搭載する工程と、
    前記Ｃｕパッドと金属細線を接合する工程と、
    前記Ｃｕパッドと前記インターポーザの端子を前記金属細線により接続する工程と、
    前記半導体素子と前記金属細線を封止樹脂で覆う工程と
    を含む半導体装置の製造方法であって、
    前記外部端子を形成する工程で前記Ｃｕパッドを絶縁膜で覆い、
    前記Ｃｕパッドと前記金属細線を接合する工程で前記Ｃｕパッド上の前記絶縁膜のみ薄膜化し、プローブ針を薄膜化した前記絶縁膜に当てることにより前記Ｃｕパッドを覆っている前記絶縁膜を一部分除去した後、
    前記Ｃｕパッドに前記金属細線を接合する
    ことを特徴とする半導体装置の製造方法。
  2. 半導体素子にＣｕパッドからなる外部端子を形成する工程と、
    前記半導体素子をインターポーザに搭載する工程と、
    前記Ｃｕパッドと金属細線を接合する工程と、
    前記Ｃｕパッドと前記インターポーザの端子を前記金属細線により接続する工程と、
    前記半導体素子と前記金属細線を封止樹脂で覆う工程と
    を含む半導体装置の製造方法であって、
    前記外部端子を形成する工程で前記Ｃｕパッドを絶縁膜で覆い、
    前記Ｃｕパッドと前記金属細線を接合する工程で前記Ｃｕパッド上の前記絶縁膜表面に凸部を形成し、前記絶縁膜を一部分除去した後、
    前記Ｃｕパッドに前記金属細線を接合する
    ことを特徴とする半導体装置の製造方法。
  3. 前記外部端子を形成する工程は、
    半導体素子の層間絶縁膜に外部端子溝を形成する工程と、
    前記外部端子溝にＣｕ膜を埋め込む工程と、
    前記Ｃｕ膜を平坦化しＣｕパッドを形成する工程と、
    前記Ｃｕパッド上を含む前記半導体素子上に絶縁膜を成膜する工程と
    からなる請求項１、２のいずれか１項に記載の半導体装置の製造方法。
JP2004115482A 2004-04-09 2004-04-09 半導体装置の製造方法 Expired - Lifetime JP4481065B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004115482A JP4481065B2 (ja) 2004-04-09 2004-04-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004115482A JP4481065B2 (ja) 2004-04-09 2004-04-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005302941A JP2005302941A (ja) 2005-10-27
JP4481065B2 true JP4481065B2 (ja) 2010-06-16

Family

ID=35334093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004115482A Expired - Lifetime JP4481065B2 (ja) 2004-04-09 2004-04-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4481065B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249491A (ja) * 2010-05-26 2011-12-08 Mitsubishi Electric Corp 電力用半導体装置
JP5978587B2 (ja) * 2011-10-13 2016-08-24 日立化成株式会社 半導体パッケージ及びその製造方法
JP2013118310A (ja) * 2011-12-05 2013-06-13 Jjtech Co Ltd 半導体装置
US20200273716A1 (en) * 2017-07-07 2020-08-27 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2005302941A (ja) 2005-10-27

Similar Documents

Publication Publication Date Title
US6727590B2 (en) Semiconductor device with internal bonding pad
KR100709662B1 (ko) 반도체 장치 및 그 제조 방법
KR101201087B1 (ko) 결합된 금속 평면들을 사용하는 3차원 집적 구조 및 방법
US5567981A (en) Bonding pad structure having an interposed rigid layer
JP2003209134A (ja) 半導体装置及びその製造方法
KR100580970B1 (ko) 반도체장치
JP6038902B2 (ja) 熱圧着ボンディングの間ｔｓｖティップを保護するための保護層
US9960130B2 (en) Reliable interconnect
JP2011071317A (ja) 半導体装置
JP2016021497A (ja) 半導体装置およびその製造方法
JP2006253330A (ja) 半導体装置およびその製造方法
JP2006114827A (ja) 半導体装置
KR20000018729A (ko) 다층 금속배선을 갖는 반도체소자의 패드 및 그 제조방법
JP2012195328A (ja) 半導体装置およびその製造方法
TWI316741B (en) Method for forming an integrated cricuit, method for forming a bonding pad in an integrated circuit and an integrated circuit structure
US20030151149A1 (en) Semiconductor device
JP4481065B2 (ja) 半導体装置の製造方法
TW200421420A (en) Semiconductor device
JP4342892B2 (ja) 半導体装置およびその製造方法
JP4046568B2 (ja) 半導体装置、積層型半導体装置およびそれらの製造方法
JP4511148B2 (ja) 半導体装置の製造方法
JP2005311117A (ja) 半導体装置及びその製造方法
JP4021376B2 (ja) パッド構造
JP2004247522A (ja) 半導体装置及びその製造方法
US9111755B1 (en) Bond pad and passivation layer having a gap and method for forming

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060612

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100317

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3