JP2005236072A - 積層半導体装置 - Google Patents

Abstract

【課題】 電気的接続を確実にして信頼性の向上を図ることができる積層半導体装置を提供する。
【解決手段】 第１の半導体装置５１ａの複数個の第１の電極パッド１８と、第２の半導体装置５１ｂの複数個の第２の電極パッド１８と、絶縁体８１内の貫通孔８３内に導電性部材８４が埋め込まれ、導電性部材８４により第１の電極パッド１８と第２の電極パッド１８とを電気的に接続する複数個の配線スペーサ７１とを備え、複数個の配線スペーサ７１が、第１電極パッド１８と第２電極パッド１８間にそれぞれ並置されている。
【選択図】 図１

Description

本発明は、積層半導体装置に係り、特に複数の半導体装置を積層して、三次元構造として実装密度の向上を図ることができる積層半導体装置に関する。

従来、電子機器の小型化、軽量化、薄型化に伴い、電子機器に使用される半導体装置にも小型化、薄型化が要求されている。

このような要求に対して、近年、複数の半導体装置を積層して三次元構造とした積層半導体装置が提案されている（例えば、特許文献１参照。）。

この提案の積層半導体装置においては、弾性絶縁物に等間隔に配置した貫通孔を設け、この貫通孔内に軟性金属を埋め込んだ１枚の層間シート（配線スペーサとも言う）を半導体装置間に介在させて、上段の半導体装置の電極パッドと下段の半導体装置の電極パッドとを軟性金属を通じて接続した構造を有する。

しかしながら、このような積層半導体装置においては、上段の半導体装置の電極パッドと下段の半導体装置の電極パッドとの電気的接続は、１枚の層間シートによって行われている。半導体装置間に配置された１枚の層間シートでは、積層面の広がりが大きく、たわみや反り等の変形が大きくなるために、上下段の電極パッド間の接続性の悪化、また、積層面内方向の熱膨張量の増大による接続性の悪化等が発生し、信頼性を損ねるという問題がある。
特開２０００−６７９７１号公報（第２、３頁、図１）

本発明は、電気的接続を確実にして信頼性の向上を図ることができる積層半導体装置を提供することを目的とする。

上記目的を達成するために、本発明の一態様の積層半導体装置は、第１の半導体装置の複数個の第１電極パッドと、第２の半導体装置の複数個の第２電極パッドと、絶縁体内の貫通孔内に導電性部材が埋め込まれ、前記導電性部材により前記第１電極パッドと前記第２電極パッドとを電気的に接続する複数個の配線スペーサとを備え、複数個の前記配線スペーサが、前記第１電極パッドと前記第２電極パッド間にそれぞれ並置されていることを特徴とする。

本発明によれば、電気的接続を確実にして信頼性の向上を図ることができる積層半導体装置を提供することができる。

以下、本発明の実施例について、図面を参照しながら説明する。以下の図では、同一の構成要素には同一の符号を付して説明し、積層構造を実現するための部材等は相対的に大きく示す。

本発明の実施例１に係る積層半導体装置について、図１乃至図４を参照しながら説明する。図１は、積層半導体装置の構造を模式的に示す断面図、図２は半導体装置の構造を模式的に示す断面図、図３は配線スペーサの構造を模式的に示す図で、（ａ）はその平面図、（ｂ）は（ａ）のＡ−Ａ線に沿う断面図、図４は配線スペーサを配列するための配列治具の構造を模式的に示す図で、（ａ）はその平面図、（ｂ）は（ａ）のＢ−Ｂ線に沿う断面図である。

まず、図１に示すように、積層半導体装置１は、同一サイズの半導体チップ１１を有する第１乃至第３の半導体装置５１ａ〜５１ｃが積層され、この下段の半導体装置５１ａと中段の半導体装置５１ｂとの間、及び中段の半導体装置５１ｂと上段の半導体装置５１ｃとの間に配線スペーサ７１を介して半導体装置５１ａ〜５１ｃを３層に積層した構造をしている。そして、積層半導体装置１の最下段の第１の半導体装置５１ａには、実装基板（図示略）に電気的接続するための突起状電極である半田ボール２０が形成されている。

各半導体装置５１ａ〜５１ｃは、図２に示すように、ポリイミド等の絶縁テープで構成された配線基板１３を有する。この配線基板１３の第１主面、例えば上面の中央部には、半導体チップ１１がフェイスダウンされて、接着剤１２を介して固着されている。この半導体チップ１１の各チップ電極２３は、配線基板１３の中央部に設けられた開口部を介して配線基板１３の第２主面、例えば下面に設けられた各配線層１９にＡｕワイヤ１６でボンディング接続されている。そして、このチップ電極２３及びＡｕワイヤ１６等の部分は、エポキシ樹脂等の封止樹脂１７で覆われている。

この配線層１９は、配線基板１３の外周部に、例えば上側と下側にそれぞれ２行、左側と右側にそれぞれ２列配置された電極パッド１８に接続されている。この配線層１９及び電極バッド１８は、所定領域を残してソルダーレジスト１５で覆われている。

また、配線基板１３の外周部分には、上面から各電極パッド１８に至る貫通孔２１が電極パッド１８の配列と同様に設けられている。

そして、最下段の第１の半導体装置５１ａ及び中段の第２の半導体装置５１ｂにおける貫通孔２１には、配線基板１３の上面より少し高くなるように、例えば半田等の第１の導電性部材２２ａが埋め込まれて電極パッド１８に電気的接続されている。すなわち、第１及び第２の各電極パッド１８は、この第１の導電性部材２２ａを介して配線基板１３の上面側にも導出された構造となっている。一方、最上段の第３の半導体装置５１ｃにおける貫通孔２１には、この半導体装置５１ｃ上に何も積層しないため接着剤１２が充填されている。

また、最下段の半導体装置５１ａでは、ソルダーレジスト１５から露出された各電極パッド１８表面には、実装基板に接続するために封止樹脂１７の高さより大きく突出するバンプ形状の半田ボール２０がそれぞれ接続されている。

一方、中段の第２の半導体装置５１ｂ及び最上段の第３の半導体装置５１ｃでは、半田ボール２０の代わりにソルダーレジスト１５から露出された各電極パッド１８表面には、ソルダーレジスト１５の面より少し高くなるように、例えば半田等の第２の導電性部材２２ｂが形成されてこの第２の導電性部材２２ｂを介して電極パッド１８が配線基板１３の下面に露出された構造になっている。

更に、最上段の第３の半導体装置５１ｃは、配線基板１３の貫通孔２１を接着剤１２等で封止し、電極パッド１８の表面部分にソルダーレジスト１５の面より少し高い例えば半田等の第２の導電性部材２２ｂを設けている。

一方、本実施例では、配線スペーサ７１は半導体装置５１ａ〜５１ｃにおける電極パッド１８と同数からなり、上段の半導体装置の各電極パッド１８と接合対応位置にある下段の半導体装置の各電極パッド１８との間に各々介在される。各配線スペーサ７１は、図３に示すように、相対向する平行な主面を有する直方体構造で、配線基板１３と同じポリイミドまたは熱膨張係数が近い絶縁性樹脂等で構成された絶縁体８１の中央部に、これらの両主面を貫通する円形の貫通孔８３が設けられ、この貫通孔８３を塞ぐようＣｕ等からなる導電体８２が絶縁体８１の両主面にそれぞれ形成されている。この導電体８２は、貫通孔８３内に埋め込まれた導電性部材８４で電気的に接続されている。そして、各配線スペーサ７１の導電体８２及び導電性部材８４を通じて各電極パッド１８間を電気的接続するようになっている。

また、図３に示すように、各導電体８２は、絶縁体８１の外周縁より内側に設けられ、複数の絶縁体８１をその側面が互に接するように平面上に並置しても、隣接する配線スペーサ７１の導電体８２同士は接触する恐れはない。配線スペーサ７１の厚さは、半導体チップ１１の厚さと封止樹脂１７の厚さを加えた厚より厚くしている。また配線スペーサ７１の幅・奥行方向の長さは、配線基板１３の貫通孔２１及び導電性部材２２ａ、２２ｂの直径より大きく、且つ隣接配置される配線スペーサ７１に影響を与えない大きさに形成してある。この厚さと幅・奥行の条件を満たせば、必ずしも直方体構造でなくて、例えば円柱状構造でもよい。また、導電体８２の表面は、半田メッキ等を施しておくと好適である。

次に、上述の積層半導体装置１の組立について説明する。まず、最上段に位置する第３の半導体装置５１ｃを、半導体チップ１１が接触しないようにくりぬいた配線基板載置治具（図示略）に半導体チップ１１を位置合わせし、図１の上下を逆転した状態に置いて、水平を保つ。

次に、半導体装置５１ｃの各電極パッド１８上の第２の導電性部材２２ｂに各配線スペーサ７１の貫通孔８３が正対するように各電極パッド１８上に各配線スペーサ７１をそれぞれ載置して軽く押圧する。

次に、各配線スペーサ７１の貫通孔８３に第２の半導体装置５１ｂの貫通孔２１が正対するように、半導体装置５１ｂを置いて軽く押圧する。次に、上記と同様に半導体装置５１ｂ上に、配線スペーサ７１を介して半導体装置５１ａを載置し、半田ボール２０を避けて軽く押圧する。

次に、この積層状態を維持したまま、例えば、リフロー法により、半田が溶融する温度に加熱、その後、固化点以下に下げることにより、各半導体装置５１ａ〜５１ｂの各電極パッド１８に接続された第１の導電性部材２２ａと各配線スペーサ７１の各導電体８２、及び各半導体装置５１ｂ〜５１ｃの各電極パッド１８に接続された第２の導電性部材２２ｂと各配線スペーサ７１の各導電体８２とが接続され、各半導体装置５１ａ〜５１ｃ同士が配線スペーサ７１を介して互に電気的接続される。以上のようにして、３層の半導体装置５１ａ〜５１ｃを積層した構造の積層半導体装置１が作製される。

また、各半導体装置５１ｃ〜５１ａ上に１度に配線スペーサ７１を配置することも可能であり、この方法について図４を参照ながら説明する。図４（ａ）は、配線スペーサ７１を１度に配列するための配列治具９１の構造を示す平面図、（ｂ）はその配列治具９１のＢ−Ｂ線に沿った断面図を示し、配線スペーサ７１を１つだけ並べた状態を示す。

図４に示すように、配列治具９１には、各半導体装置５１ａ〜５１ｃの各電極パッド１８に対応する位置に配線スペーサ７１を収納するための凹部９２を設けておき、各凹部９２内に、１層分の配線スペーサ７１を収納後、各凹部９２に穿孔した吸引孔９３を通じて各凹部９２を減圧することにより配線スペーサ７１を配列治具９１に固定する。この固定された配線スペーサ７１を、まとめて半導体装置５１ｃの電極パッド１８上に配置して軽く押圧する。

そして、減圧状態を解除して、配列治具９１を取り去ることにより、配線スペーサ７１を半導体装置５１ｃの電極パッド１８上にそれぞれ配置できる。以下、同様な手順を繰返して、各半導体装置５１ｂ上に配線スペーサ７１をそれぞれ配置する。

また、積層半導体装置の組立において、予め各配線スペーサ７１を各半導体装置５１ｂ、５１ｃに固着させておき、各半導体装置５１ａ〜５１ｃを上記と同様な順番に積層し、軽く押圧した後、リフロー法により、半田が溶融する温度に加熱、その後、固化点以下に下げることにより組み立てても良い。

上述した実施例の積層半導体装置によれば、配線スペーサを上下段の半導体装置における電極パッド間の接合数だけ用意し、各電極パッド間に各配線スペーサをそれぞれ配置している。また、配線スペーサを、配線基板と同じ材料、または、ほとんど同じ熱膨張の絶縁体で構成している。従って、各配線スペーサにおける配線基板の熱応力が小さくでき、また、配線スペーサの形状は直方体で、たわみや反りは小さいので、上下段の半導体装置における電極パッド間を安定に接合できる。

また、上下段の半導体装置の各電極パッドと配線スペーサとは、半田で固着されて確実な電気的接続となり、配線スペーサの広がりは個々の電極パッド程度に小さいので熱膨張量は小さく、温度変化に対しても信頼性の高い電気的接続が得られる。

（変形例）
次に、上述の実施例１に係る積層半導体装置の変形例について、図５を参照しながら説明する。本変形例では、異なるサイズの半導体チップを有する半導体装置を積層した積層半導体装置の例である。なお、上述の実施例１と同一構成部分には、同一符号を付して説明を省略し、以下、異なる構成部分について説明する。

図５に示すように、本変形例の積層半導体装置２では、最下段の第１の半導体装置５１における半導体チップ１１ａのサイズが最も小さく、次に中段の第２の半導体装置５８における第２の半導体チップ１１ｂのサイズが中位で、最上段の第３の半導体装置５９における半導体チップ１１ｃのサイズが最も大きくなっている。

そして、最下段の半導体装置５１は、実施例１と同様に構成されているが、中段の第２の半導体装置５８では、電極パッド１８は実施例１と同じ位置に配列されているが、実施例１に比べて半導体チップ１１ｂのサイズが大きくなった分だけ中央部側の貫通孔２１が外側方向に配置されている。すなわち、貫通孔２１の間隔が実施例１に比べて小さくなっている。従って、内側の配線スペーサ７１も実施例１に比較して外側に配置され、配線スペーサ７１の間隔も小さくなっている。

最上段の第３の半導体装置５９は、この上に積層されないため、貫通孔２１は形成していないが、実施例１と同様に貫通孔２１が形成されていても差し支えない。なお、上記以外の構成は上述の実施例１と同様である。

上述した本変形例の積層半導体装置によれば、実施例１で得られるのと同様の効果が得られる。

また、本変形例では、半導体チップの大きさが実装基板側で小さく、外側に向かって大きくなる構成としたが、半導体チップの大きさは積層の順序とは関係なく、任意であっても良い。

本発明の実施例２に係る積層半導体装置について、図６及び図７を参照しながら説明する。図６は、本発明の実施例２に係る積層半導体装置の構造を模式的に示す断面図、図７は配線スペーサの構造を模式的に示す図で、（ａ）その平面図、（ｂ）は（ａ）のＣ−Ｃ線に沿う断面図である。なお、実施例１と同一構成部分には同一の符号を付して、その説明は省略し、異なる構成部分について説明する。

まず、図６に示すように、積層半導体装置３は、実施例１と同様に同一サイズの半導体チップ１１を有する第１乃至第３の半導体装置５１ａ〜５１ｃが積層され、下段の半導体装置５１ａと中段の半導体装置５１ｂとの間、及び中段の半導体装置５１ｂと上段の半導体装置５１ｃとの間に配線スペーサ７２ａ〜７２ｂを介して半導体装置５１ａ〜５１ｃを３層積層し、配線スペーサ７２ａ〜７２ｂの導電体８７、導電性部材８９及び配線基板１３の導電性部材２２ａ、２２ｂを通じて電極パッド１８間を電気的接続した構造をしている。

そして、本実施例では、配線スペーサ７２は、半導体装置５１ａ〜５１ｃにおける電極パッド１８の数以下で、且つ複数、例えば４個の配線スペーサ７２ａ〜７２ｄ有し、上段の半導体装置における複数の電極パッド１８と接合対応位置にある下段の半導体装置における複数の電極パッド１８との間に各々介在される。配線スペーサ７２ａ及び７２ｂは、紙面上で左側及び右側の列方向の電極パッド１８をそれぞれ接続するためのもので、配線スペーサ７２ｃ及び７２ｄ（図示略）は、紙面上で上側及び下側の行方向の電極パッド１８をそれぞれ接続するためのものである。

各配線スペーサ７２ａ〜７２ｄは、図７に示すように、絶縁体８６の所定の位置に複数個の貫通孔８８が２列に開口されている。この貫通孔８８は、２列または２行の電極パッド１８の配列と同様の配列に設けられ、各配線基板１３の貫通孔２１と正対するように設けられている。

そして、上述の実施例１と同様に、各貫通孔８８を塞ぐように導電体８７が絶縁体８６の上下面に形成されている。この上下面の導電体８７は、貫通孔８８内に埋め込まれた導電性部材８９で電気的接続されているが、上面及び下面における導電体８７は互いに絶縁分離されている。

また、各導電体８７は、上述の実施例１と同様に、絶縁体８６の外周縁より内側に設けられ、配線スペーサ７２ａ〜７２ｄの厚さは、半導体チップ１１の厚さと封止樹脂１７の厚さを加えた厚さより厚く、導電体８７の大きさは、配線基板１３の貫通孔２１及び導電性部材２２ａ、２２ｂの直径より大きく形成してある。

そして、この積層半導体装置３は、上述の実施例１の場合と同様に組み立てられる。すなわち、最上段の第３の半導体装置５１ｃの左右の列方向及び上下の行方向の電極パッド２３上に列用配線スペーサ７２ａ、７２ｂ及び行用配線スペーサ７２ｃ、７２ｄを、配線基板１３の貫通孔２１と配線スペーサ７２ａ〜７２ｄの貫通孔８８とが正対するように載置して軽く押圧した後、中段の第２の半導体装置５１ｂをその貫通孔２１が配線スペーサ７２ａ〜７２ｄの貫通孔８８に正対するように載置して軽く押圧する。次に、上記と同様に、半導体装置５１ｂ上に配線スペーサ７２ａ〜７２ｄを載置して軽く押圧した後、最下段の第１の半導体装置５１ａを配線スペーサ７２ａ〜７２ｄ上に載置して、半田ボール２０を避けて、軽く押圧する。

次に、この積層状態を維持したまま、例えば、リフロー法により、各半導体装置５１ｂ〜５１ｃの各電極パッド１８に接続された第１及び第２の導電性部材２２ａ、２２ｂと各配線スペーサ７２ａ〜７２ｄの各導電体８７とが接続され、同様に各半導体装置５１ａ〜５１ｂが各配線スペーサ７２ａ〜７２ｄを介して接続され、各半導体装置５１ａ〜５１ｃ同士が電気的接続される。以上のようにして、３層の半導体装置５１ａ〜５１ｃを積層した構造の積層半導体装置３が作製できる。

また、本実施例２においても、積層半導体装置の組立において、予め各配線スペーサ７２ａ〜７２ｄを各半導体装置５１ｂ、５１ｃに固着させておき、各半導体装置５１ａ〜５１ｃを上記と同様な順番に積層し、軽く押圧した後、リフロー法により、固着しても良い。

なお、上記実施例２では、配線スペーサ７２は行、列の電極パッドを各単位としてＩ字型構造としたが、例えば、左側列の電極パッドと上側行の電極パッド、または右側列の電極パッドと下側行の電極パッドとを各単位としたＬ字型構造にしても良く、また一方の列の電極パッドを１単位としたＩ字型構造と他の列及び行の電極パッドとを１単位としたコ字型構造の組合せとしても差し支えない。

また、行、列の電極パッドの配列にかかわらず、複数の電極パッドを複数の単位に分割して各分割単位毎に配線スペーサを設けても良い。

上述したような実施例２の積層半導体装置においては、配線スペーサが大きくなった分、変形量や熱膨張量が実施例１に比較して大きくなるが、積層半導体装置に要求される特性を満足できる。つまり、上述の実施例１と同様な効果が得られる他に、配線スペーサの配置が効率よく行われ、積層半導体装置を効率よく組み立てることができる。

以上、本発明は上記実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々変形して実施することができる。

例えば、半導体装置としては、半導体チップをフェイスダウンで、配線基板に固着した構造に限らず、半導体チップをフェイスアップで配線基板の配線層が形成される側に固着した構造であっても良い。

また、最上段の半導体装置は、貫通孔を接着剤で封止した構造としたが、中段の第２の半導体装置と同様に貫通孔内に導電性部材を埋め込んだ構造でも良い。

また、最下段の第１の半導体装置に半田ボールを形成して実装基板に実装するようにしたが、逆に最上段の第３の半導体装置に半田ボールを設け、且つ最下段の第１の半導体装置の貫通孔を接着剤で封止しても良い。

また、半導体装置の電極パッド及び配線スペーサは、行列方向の配列に限らず、行方向または列方向に複数列配列されても良いことは勿論である。

本発明の実施例１に係る積層半導体装置の構造を模式的に示す断面図。 本発明の実施例１に係る積層半導体装置における半導体装置の構造を模式的に示す断面図。 本発明の実施例１に係る積層半導体装置における配線スペーサの構造を模式的に示す平面図及び断面図。 本発明の実施例１の変形例に係る配線スペーサの配列治具を模式的に示す平面図及び断面図。 本発明の実施例１の変形例に係る積層半導体装置の構造を模式的に示す断面図。 本発明の実施例２に係る積層半導体装置の構造を模式的に示す断面図。 本発明の実施例２に係る積層半導体装置における配線スペーサの構造を模式的に示す平面図及び断面図。

符号の説明

１、２、３ 積層半導体装置
１１ 半導体チップ
１２ 接着剤
１３ 配線基板
１５ ソルダーレジスト
１６ Ａｕワイヤ
１７ 封止樹脂
１８ 電極パッド
１９ 配線層
２０ 半田ボール
２１、８３、８８ 貫通孔
２２ａ、２２ｂ、８４、８９ 導電性部材
２３ チップ電極
５１、５１ａ、５１ｂ、５１ｃ、５８、５９ 半導体装置
７１、７２、７２ａ、７２ｂ、７２ｃ、７２ｄ 配線スペーサ
８１、８６ 絶縁体
８２、８７ 導電体
９１ 配列治具
９２ 凹部
９３ 吸引孔

Claims (6)

1. 第１の半導体装置の複数個の第１電極パッドと、
   第２の半導体装置の複数個の第２電極パッドと、
   絶縁体内の貫通孔内に導電性部材が埋め込まれ、前記導電性部材により前記第１電極パッドと前記第２電極パッドとを電気的に接続する複数個の配線スペーサと、
   を備え、複数個の前記配線スペーサが、前記第１電極パッドと前記第２電極パッド間にそれぞれ並置されていることを特徴とする積層半導体装置。
2. 前記配線スペーサを、前記第１電極パッド数と同数有することを特徴とする請求項１に記載の積層半導体装置。
3. 前記配線スペーサを、前記第１電極パッド数以下で、且つ複数個有し、前記配線スペーサの各々は、複数の貫通孔と前記貫通孔に埋め込まれた複数の導電性部材とを有することを特徴とする請求項１に記載の積層半導体装置。
4. 複数の前記第１電極パッドを単位として複数に区分された区分数と同数の前記配線スペーサを有することを特徴とする請求項３に記載の積層半導体装置。
5. 前記第１電極パッドは、行、列方向に配列され、前記配線スペーサは、行方向の電極パッド間に配置された配線スペーサと列方向の電極パッド間に配置された配線スペーサとを有することを特徴とする請求項１乃至４のいずれか１項に記載の積層半導体装置。
6. 前記配線スペーサの絶縁体は、前記第１の半導体装置の配線基板と同じ材料で形成されていることを特徴とする請求項１乃至５のいずれか１項に記載の積層半導体装置。

Images