JPH04247632A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04247632A
JPH04247632A JP3012306A JP1230691A JPH04247632A JP H04247632 A JPH04247632 A JP H04247632A JP 3012306 A JP3012306 A JP 3012306A JP 1230691 A JP1230691 A JP 1230691A JP H04247632 A JPH04247632 A JP H04247632A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring
slope
chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3012306A
Other languages
English (en)
Inventor
Hideo Kurihara
栗原　英男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3012306A priority Critical patent/JPH04247632A/ja
Publication of JPH04247632A publication Critical patent/JPH04247632A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、よ
り詳しくは、半導体チップの配線用パッドをリードに接
続する構造の半導体装置に関する。
【０００２】近年の半導体装置の高密度化に伴い、半導
体パッケージの小型化、薄形化が要求されている。この
ため、パッケージ内に占める配線材の体積を小さくする
ことが要求されている。
【０００３】
【従来の技術】半導体集積回路を形成した半導体チップ
を樹脂性パッケージに封止する場合には、例えば図８（
Ａ）　に示すように、複数のリードａに囲まれたダイパ
ッドｂの上に半導体チップｃを搭載するとともに、半導
体チップｃ上面の配線用パッドｄとリードａとを金線ｅ
によって接続し、この状態で樹脂パッケージｆによって
リードａの一部、半導体チップｃ及び金線ｅを樹脂パッ
ケージｇによって封止するような構造の装置が提案され
ている。
【０００４】また、図８（Ｃ）　に例示するように、樹
脂テープｈ上の配線リードｉに半導体チップｃの配線用
パッドｄを接続する場合には、配線用パッドｄの表面に
金のバンプｊを取付け、バンプｊと配線リードｉ表面の
錫とを共晶ポンディングするＴＡＢ（ｔａｐｅ　ａｕｔ
ｏｍａｔｅｄ　ｂｏｎｄｉｎｇ）構造の装置が提案され
ている。
【０００５】
【発明が解決しようとする課題】ところで、前者の装置
においては、リードａとダイパッドｂがほぼ同一の高さ
にあるために、半導体チップｃの配線用パッドｄとリー
ドａを金線ｅにより接続する場合に、配線用パッドｄか
ら引き出した金線ｅを半導体チップｃよりも高く持ち上
げてリードａに導くようにしている。
【０００６】このため、半導体チップｃとリードａを封
止するパッケージｆは、金線ｅを覆う厚さにする必要が
生じ、半導体装置の小型化に支障をきたすといった問題
がある。
【０００７】この問題を解決するために、図８（Ｂ）　
に示すように、半導体チップｃに対する金線ｅの引き出
し角度を小さくして金線ｅを低く配置することもできる
が、これによれば、引張り力が大きくなって金線ｅの強
度が劣化したり、金線ｅが半導体チップｃの端部と短絡
するといった不都合がある。
【０００８】また、後者の装置においては、バンプｊの
高さだけ半導体装置の厚みが増すといった問題がある。
【０００９】本発明はこのような問題に鑑みてなされた
ものであって、半導体チップの配線用パッドとリードと
の間に配置される導電性部材を低くしてパッケージの薄
型化を実現できる半導体装置を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】上記した課題は、図１、
２に例示するように、能動素子が形成されたチップ１表
面に対して傾斜する斜面２に、外部配線接続領域が設け
られていることを特徴とする半導体装置によって達成す
る。
【００１１】または、図１に例示するように、能動素子
が形成されるチップ表面に対して傾斜する斜面２に外部
配線接続領域が設けられ、該斜面２の上に複数の配線用
パッド３が形成されている半導体チップ１と、前記半導
体チップ１の周囲に配置された複数のリード８、１２と
、前記リード８、１２と前記配線用パッド３とを接続す
る導電線６とを有することを特徴とする半導体装置によ
って達成する。
【００１２】または、図２に例示するように、能動素子
が形成されるチップ表面に対して傾斜する斜面２を周縁
部に形成した半導体チップ１と、前記斜面２上に形成し
た配線パッド３に接続される複数のバンプ１０と、前記
半導体チップ１の前記斜面２と嵌合する開口部１３を設
けた配線用テープ１１と、前記配線用テープ１１の前記
開口部１３の周辺に配置されて、前記バンプ１０に接続
されるリード１２とを有することを特徴とする半導体装
置によって達成する。
【００１３】または、図１、２、６に例示するように、
半導体チップ１、２１ａの周縁部に形成した配線用パッ
ド３、２６ａとリード８、１２、１９との接点が、前記
半導体チップ１、２１ａの能動素子形成面よりも低い位
置にあることを特徴とする半導体装置によって達成する
。
【００１４】
【作　　用】第１、２の発明によれば、チップ１周縁部
の外部配線領域に斜面２を設けるようにしている。
【００１５】そして、その斜面２に設けた配線用パッド
３に導電線６を接続しているため、チップ１からの導電
線６の引き出し位置が低くなり、しかも、斜面２よりも
外側の部分はそれよりも低く形成されるために、導電線
６をチップ１よりも高い位置に引き出す必要がなくなる
。
【００１６】したがって、チップ１を覆うパッケージの
厚さは、チップ１の厚さによってのみ左右されることに
なる。
【００１７】また、第３の発明によれば、チップ１の斜
面２上の配線パッド３にバンプ１０を接続しているため
に、チップ１の厚み方向の突起が無くなり、その分だけ
半導体装置が薄くなる。
【００１８】この場合、図７（Ｂ），（Ｃ）　に示すよ
うに、チップ１周縁の斜面２に配線用テープ１１の開口
部１３が当たるようにしているために、その位置決めは
容易となる。
【００１９】さらに、第４の発明によれば、チップ１の
能動素子形成面よりも低くなる位置に配線用パッド３を
形成している。
【００２０】このため、配線用パッド３から引き出され
る金線を低く配置することができ、また、配線用パッド
３に直に接続されるリード１２を低い位置に配置できる
。
【００２１】
【実施例】（ａ）本発明の第１実施例の説明図１は、本
発明の一実施例装置を示す断面図と部分拡大断面図であ
る。
【００２２】図において符号１は、能動素子領域に半導
体集積回路を形成した半導体チップで、この半導体チッ
プ１の周縁部には上向きの斜面２が形成されており、そ
の斜面から内方にかけた領域には、周縁部に沿って複数
配置される配線用パッド３が形成されている。また、斜
面２領域の配線用パッド３は、半導体チップ１を覆うの
保護膜４の窓５から露出されていて、外部から金線６を
熱圧着し得るように構成されている。
【００２３】７は、複数のリード８に囲まれたダイパッ
ドで、この上には半導体チップ１が搭載されていて、半
導体チップ１の配線用パッド３に接続された金線６を小
さな角度で低く引き出して周辺のリード８に熱圧着する
ように構成されている。
【００２４】９は、半導体チップ１を封止する樹脂製パ
ッケージで、半導体チップ１とともに金線６及びリード
８の内側を一体的に覆うように構成されている。
【００２５】次に、上記した実施例の作用について説明
する。上述の実施例において、半導体チップ１縁部の斜
面２に設けた配線用パッド３に金線６を接続しているた
めに、半導体チップ１からの金線６の引き出し位置が低
くなり、しかも、斜面２の外側の部分はこれよりも低く
形成されるために、金線６を半導体チップ１よりも高い
位置に引き出す必要がなくなる。
【００２６】したがって、半導体チップ１を包める厚さ
にパッケージ９を形成すれば、側部の金線６も同時に覆
われることになって、金線６を高く配置する従来の装置
（図８（Ａ））よりもパッケージ１の厚さが薄くなる。
【００２７】（ｂ）本発明の第２の実施例の説明図２は
、本発明の第２実施例装置を示す断面図及び部分拡大断
面図である。
【００２８】図において、符号１は、第１実施例装置で
説明した半導体チップで、その周縁に形成された斜面２
上の配線用パッド３には、電解メッキ等によって金のバ
ンプ１０が形成されている。
【００２９】１１は、ポリイミド等よりなる樹脂テープ
で、この上には、錫メッキされた銅の配線リード１２が
形成され、また、その中央には半導体チップ１の斜面２
に当接する大きさの開口部１３が形成されていて、開口
部１３近傍の配線リード１２の上には、半導体チップ１
のバンプ１０が共晶により接続されている。
【００３０】なお、符号４は、半導体チップ１を覆う保
護膜、５は、斜面２の配線用パッド３を露出する保護膜
４の窓、１４は、半導体チップ１と開口部１３周辺の樹
脂テープ１２を覆う樹脂製のパッケージを示している。
【００３１】この実施例においては、バンプ１０が半導
体チップ１の斜面２に形成されているために、半導体チ
ップ１の厚み方向に突出することはなく、その分だけ半
導体装置が薄くなる。
【００３２】（ｃ）本発明の第３の実施例の説明図３は
、本発明の第３実施例装置を示す部分拡大断面図である
。
【００３３】図３において、ダイパッド２０に載置され
た半導体チップ２１の周縁部は、外部配線を接続する領
域であって、能動素子領域よりも薄くされ、その領域に
は斜面２２を有する段２３が設けられており、その段２
３の上側にはＳｉＯ２膜２４が形成されている。
【００３４】また、半導体チップ２１の周縁部近傍はＳ
ｉＯ２よりなる層間絶縁膜２５によって覆われ、また、
半導体チップ２１の内方から段２３の斜面２２に到る領
域の層間絶縁膜２５の上には配線用パッド２６が形成さ
れている。この配線用パッド２６は、半導体チップ２１
の周縁に沿って複数形成されている。
【００３５】さらに、半導体チップ２１の上には全体を
覆う保護膜２７が形成されており、その周縁領域には、
斜面２２上の配線用パッド２５を露出する窓２８が形成
されている。
【００３６】この実施例においても、第１実施例と同様
に、保護膜２７の窓２８から露出した配線用パッド２６
に金線２９を接続し、これを側方に引き出してリード１
９に接続することになり、金線２９を半導体チップ２１
よりも高く持ち上げる必要がなくなる。
【００３７】このため、金線２９が半導体チップ２１よ
りも低くなり、半導体チップ２１を封止するパッケージ
（不図示）は、金線２９の配置を考慮せずに厚さを決め
ることができる。
【００３８】次に、上記した半導体チップ２１の形成工
程を、図４に基づいて簡単に説明する。
【００３９】まず、（１００）面を上にしたシリコンウ
ェハ３０に図示しない半導体集積回路を形成する。
【００４０】次に、シリコンウェハ３０の上にフォトレ
ジスト３１を塗布し、これを露光、現像して所定の幅の
窓３２をスクライブラインＳＬに沿って形成し、この窓
３２を通してシリコンウェハ３０上のＳｉＯ２膜２４を
露出させる（図４（Ａ））。
【００４１】この後に、フォトレジスト３１の窓２４か
ら露出したＳｉＯ２膜２４を弗酸によって除去し、開口
部３３を形成する（図４（Ｂ））。
【００４２】ついで、フォトレジスト３１を灰化した後
に、開口部３３から露出したシリコンウェハ３０を水酸
化カリウム（ＫＯＨ）　液によっ異方性エッチングする
と、スクライブラインＳＬの周辺領域には、側部に斜面
２２を有する断面すり鉢状の溝３４が形成される（図４
（Ｃ））。 その斜面２２は、シリコンウェハ３０の（１１１）面方
向のエッチングレートが遅いことによって形成される。
【００４３】次に、ＳｉＯ２よりなる層間絶縁膜２５を
ＣＶＤ法によってシリコンウェハ２０の全体に積層し、
さらに、スパッタ法によりアルミニウム膜３５を堆積す
る。
【００４４】そして、フォトレジスト３６を塗布し、こ
れを露光・現像することにより、溝３４の底部を露出す
る窓３７と配線用パッド２６を形成するための窓（不図
示）を形成する（図４（Ｄ））。
【００４５】この後に、塩素系ガスを用いた反応性イオ
ンエッチングによって、窓３７から露出したアルミニウ
ム膜３５を除去し、その下の層間絶縁膜２５を露出させ
る（図５（Ｅ））。これによってパターニングされたア
ルミニウム膜３５が配線用パッド２６となり、溝３４の
斜面２２に到る領域に形成される（図５（Ｅ））。
【００４６】ついで、フォトレジスト３５を除去した後
に、さらにＳｉＯ２よりなる保護膜２７を全体に積層し
てから、別のフォトレジスト３８を塗布し、これを露光
・現像して、溝３４の斜面領域を露出する窓３９を形成
する（図５（Ｆ））。
【００４７】そして、窓３７から露出した保護膜２７を
弗酸によっエッチングし、配線用パッド露出用の窓２８
を形成する（図５（Ｇ））。
【００４８】これに続いて、フォトレジスト３８を灰化
した後に、スクライブラインＳＬに沿ってシリコンウェ
ハ３０を切断し、複数の半導体チップ２１に分割する。
【００４９】（ｄ）本発明の第４の実施例の説明上記し
た実３つの施例では、斜面を有する段を半導体チップの
周縁部に形成したが、斜面の代わりに垂直面を有する構
造にすることもできる。
【００５０】即ち、図６はこの実施例を示す装置の断面
図であって、半導体チップ２１ａの周縁部には垂直面を
有する段２３ａが形成され、また、段２３ａの低域側の
半導体チップ２１ａの上には、配線用パッド２６ａが能
動素子領域から延びて形成されている。
【００５１】そして低域側の配線用パッド２６ａの上に
は、半導体チップ２３ａを覆う保護膜２７ａの窓２８ａ
を通して金線２９が接続され、この配線用パッド２６ａ
は金線２９を介してリード１９と導通している。
【００５２】なお、符号２４ａは、半導体チップ２１ａ
を覆うＳｉＯ２膜を示している。この実施例においても
、半導体チップ中央の能動素子領域よりも低くい位置に
リード１９を接続する領域を設けているために、配線用
パッド２６ａに接続した金線２９を低く引き出してリー
ド１９に接続することができ、パッケージの薄型化が図
れる。
【００５３】この場合の製造工程は、第３実施例とほぼ
同様であるが、斜面２２がないために溝３４を形成する
際には、反応性イオンエッチング法を用いて垂直方向に
のみエッチングが進むようにすればよい。また、窓の形
成位置は、段の斜面でなく段の低域になることはいうま
でもない。
【００５４】（ｅ）本発明の第５の実施例の説明上記し
た第３の実施例は、半導体チップ２１上の配線用パッド
２６とリード１９とを金線２９によって接続する場合に
ついて説明したが、その半導体チップ２１を樹脂テープ
上の配線リードに接続することもできる。
【００５５】図７は、第５の実施例装置を示す部分拡大
断面図であって、半導体チップ２１周縁の段２３の斜面
２２から露出する配線用パッド２６に、金よりなるバン
プ４０を取付けた状態を示している。
【００５６】この半導体チップ２１の配線用パッド２６
を樹脂テープ４１上の配線リード４２に接続する場合に
は、半導体チップ２１の段２３に嵌まる開口部４３を樹
脂テープ４１の中央に形成し、この開口部４３近傍の配
線リード４２とバンプ４０とを共晶により接続する方法
がある。
【００５７】この場合、図７（Ｂ），（Ｃ）　に示すよ
うに、半導体チップ２１周縁の斜面２２に樹脂テープ４
１の開口部４３が当接することになるために、その位置
決めは容易となる。
【００５８】なお、図７においては、バンプ４０と配線
リード４２との接続を確実にするために、開口部４３近
傍の配線リード４２の上に銅の突起４４を形成し、これ
を錫メッキしてバンプ４０を共晶により接続するように
している。
【００５９】
【発明の効果】以上述べたように第１、２の発明によれ
ば、半導体チップ周縁部の外部配線領域に斜面を設け、
その斜面に設けた配線用パッドに導電線を接続するよう
にしたので、半導体チップからの導電線の引き出し位置
が低くなり、しかも、斜面よりも外側の部分はそれより
も低く形成されるために、導電線を半導体チップよりも
高い位置に引き出す必要がなくなって、パッケージの厚
さは半導体チップによってのみ左右されることになり、
薄くすることができる。
【００６０】また、第３の発明によれば、半導体チップ
の斜面上の配線パッドにバンプを接続しているために、
半導体チップの厚み方向の突起を無くして半導体装置を
薄くすることが可能になる。
【００６１】この場合、半導体チップ周縁の斜面に配線
用テープの開口部が当たるようにしているために、その
位置決めを簡単に行うことができる。
【００６２】さらに、第４の発明によれば、チップの能
動素子形成面よりも低くなる位置に配線用パッドを形成
しているので、配線用パッドから引き出される金線を低
く配置することができ、また、配線用パッドに直に接続
されるリードを低い位置に配置できる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す装置の断面図及び部
分拡大断面図である。
【図２】本発明の第２実施例を示す装置の断面図及び部
分拡大断面図である。
【図３】本発明の第３実施例装置を示す部分拡大断面図
である。
【図４】本発明の第３実施例装置に適用される半導体チ
ップの配線パッド形成工程の一例を示す断面図（その１
）である。
【図５】本発明の第３実施例装置に適用される半導体チ
ップの配線パッド形成工程の一例を示す断面図（その２
）である。
【図６】本発明の第４実施例装置を示す部分拡大断面図
である。
【図７】本発明の第５実施例装置を示す部分拡大断面図
である。
【図８】従来装置の一例を示す断面図である。
【符号の説明】
１、２１　　　　半導体チップ ２、２２　　　　斜面 ３、２６　　　　配線用パッド ４、２７　　　　保護膜 ５、２８　　　　窓 ６、２９　　　　金線（導電線） ７、２０　　　　ダイパッド ８、１９　　　　リード ９、１４　　　　パッケージ １０、４０　　　　バンプ １１、４１　　　　樹脂テープ １２、４２　　　　配線リード １３、４３　　　　開口部 ２１ａ　　　　半導体チップ ２３ａ　　　　段 ２４ａ　　　　ＳｉＯ２ ２６ａ　　　　配線用パッド ２７ａ　　　　保護膜 ２８ａ　　　　窓

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】能動素子が形成されたチップ（１）表面に
    対して傾斜する斜面（２）に、外部配線接続領域が設け
    られていることを特徴とする半導体装置。
  2. 【請求項２】能動素子が形成されるチップ表面に対して
    傾斜する斜面（２）に外部配線接続領域が設けられ、該
    斜面（２）の上に複数の配線用パッド（３）が形成され
    ている半導体チップ（１）と、前記半導体チップ（１）
    の周囲に配置された複数のリード（８、１２）と、前記
    リード（８、１２）と前記配線用パッド（３）とを接続
    する導電線（６）とを有することを特徴とする半導体装
    置。
  3. 【請求項３】能動素子が形成されるチップ表面に対して
    傾斜する斜面（２）を周縁部に形成した半導体チップ（
    １）と、前記斜面（２）上に形成した配線パッド（３）
    に接続される複数のバンプ（１０）と、前記半導体チッ
    プ（１）の前記斜面（２）と嵌合する開口部（１３）を
    設けた配線用テープ（１１）と、前記配線用テープ（１
    １）の前記開口部（１３）の周辺に配置されて、前記バ
    ンプ（１０）に接続されるリード（１２）とを有するこ
    とを特徴とする半導体装置。
  4. 【請求項４】半導体チップ（１、２１ａ）の周縁部に形
    成した配線用パッド（３、２６ａ）とリード（８、１２
    、１９）との接点が、前記半導体チップ（１、２１ａ）
    の能動素子形成面よりも低い位置にあることを特徴とす
    る半導体装置。
JP3012306A 1991-02-01 1991-02-01 半導体装置 Withdrawn JPH04247632A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3012306A JPH04247632A (ja) 1991-02-01 1991-02-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3012306A JPH04247632A (ja) 1991-02-01 1991-02-01 半導体装置

Publications (1)

Publication Number Publication Date
JPH04247632A true JPH04247632A (ja) 1992-09-03

Family

ID=11801636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3012306A Withdrawn JPH04247632A (ja) 1991-02-01 1991-02-01 半導体装置

Country Status (1)

Country Link
JP (1) JPH04247632A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341027A (en) * 1991-11-14 1994-08-23 Samsung Electronics Co., Ltd. Semiconductor chip having notches formed in peripheral edges thereof
US5606198A (en) * 1993-10-13 1997-02-25 Yamaha Corporation Semiconductor chip with electrodes on side surface
US6752580B2 (en) 1995-07-19 2004-06-22 Hitachi, Ltd. Vacuum processing apparatus and semiconductor manufacturing line using the same
US7025554B2 (en) 1998-11-17 2006-04-11 Tokyo Electron Limited Vacuum process system
JP2009026969A (ja) * 2007-07-20 2009-02-05 Shinko Electric Ind Co Ltd 積層型半導体装置及びその製造方法
JP2009193983A (ja) * 2008-02-12 2009-08-27 Disco Abrasive Syst Ltd 半導体装置及び半導体装置の製造方法
US8981578B2 (en) 2012-04-30 2015-03-17 Apple Inc. Sensor array package
US9018091B2 (en) 2012-04-30 2015-04-28 Apple Inc. Methods for forming a sensor array package

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341027A (en) * 1991-11-14 1994-08-23 Samsung Electronics Co., Ltd. Semiconductor chip having notches formed in peripheral edges thereof
US5606198A (en) * 1993-10-13 1997-02-25 Yamaha Corporation Semiconductor chip with electrodes on side surface
US7201551B2 (en) 1995-07-19 2007-04-10 Hitachi, Ltd. Vacuum processing apparatus and semiconductor manufacturing line using the same
US6752580B2 (en) 1995-07-19 2004-06-22 Hitachi, Ltd. Vacuum processing apparatus and semiconductor manufacturing line using the same
US6752579B2 (en) 1995-07-19 2004-06-22 Hitachi, Ltd. Vacuum processing apparatus and semiconductor manufacturing line using the same
US6895685B2 (en) 1995-07-19 2005-05-24 Hitachi, Ltd. Vacuum processing apparatus and semiconductor manufacturing line using the same
US6962472B2 (en) 1995-07-19 2005-11-08 Hitachi, Ltd. Vacuum processing apparatus and semiconductor manufacturing line using the same
US7025554B2 (en) 1998-11-17 2006-04-11 Tokyo Electron Limited Vacuum process system
US7198448B2 (en) 1998-11-17 2007-04-03 Tokyo Electron Limited Vacuum process system
JP2009026969A (ja) * 2007-07-20 2009-02-05 Shinko Electric Ind Co Ltd 積層型半導体装置及びその製造方法
JP2009193983A (ja) * 2008-02-12 2009-08-27 Disco Abrasive Syst Ltd 半導体装置及び半導体装置の製造方法
US8981578B2 (en) 2012-04-30 2015-03-17 Apple Inc. Sensor array package
US9018091B2 (en) 2012-04-30 2015-04-28 Apple Inc. Methods for forming a sensor array package
US9402316B2 (en) 2012-04-30 2016-07-26 Apple Inc. Methods for forming a sensor array package

Similar Documents

Publication Publication Date Title
US8039970B2 (en) Stacked semiconductor device and method of manufacturing the same
US7919875B2 (en) Semiconductor device with recess portion over pad electrode
US7592700B2 (en) Semiconductor chip and method of manufacturing semiconductor chip
US6664129B2 (en) Integrated circuits and methods for their fabrication
US5235212A (en) Semiconductor device having a mechanical buffer
US20090278243A1 (en) Stacked type chip package structure and method for fabricating the same
US20070155247A1 (en) Rounded contact fingers on substrate/PCB for crack prevention
US9209159B2 (en) Hidden plating traces
US6339261B1 (en) Semiconductor device and process of producing same
US20140361433A1 (en) Semiconductor device
US7648902B2 (en) Manufacturing method of redistribution circuit structure
US9627344B2 (en) Semiconductor device
JPH04247632A (ja) 半導体装置
KR100391094B1 (ko) 듀얼 다이 패키지와 그 제조 방법
US20040089946A1 (en) Chip size semiconductor package structure
JP2008053406A (ja) 半導体装置およびその製造方法
CN110690119A (zh) 半导体装置及半导体装置的制造方法
US20080150108A1 (en) Semiconductor package and method for manufacturing same
JPH11150144A (ja) 半導体装置及びその製造方法
US9299632B2 (en) Semiconductor device
JPH08111432A (ja) 半導体装置及びその製造方法
JPH11233544A (ja) 半導体装置
KR20030016914A (ko) 반도체 장치의 솔더 범프 구조체 및 그 형성 방법
JP2010087295A (ja) 半導体チップ及びその製造方法、半導体装置及びその製造方法
JPH09232365A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514