JP2010087295A - 半導体チップ及びその製造方法、半導体装置及びその製造方法 - Google Patents

半導体チップ及びその製造方法、半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010087295A
JP2010087295A JP2008255632A JP2008255632A JP2010087295A JP 2010087295 A JP2010087295 A JP 2010087295A JP 2008255632 A JP2008255632 A JP 2008255632A JP 2008255632 A JP2008255632 A JP 2008255632A JP 2010087295 A JP2010087295 A JP 2010087295A
Authority
JP
Japan
Prior art keywords
chip
semiconductor
insulating layer
terminal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008255632A
Other languages
English (en)
Inventor
Sho Fujimitsu
翔 藤光
Taro Abe
太朗 安部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008255632A priority Critical patent/JP2010087295A/ja
Publication of JP2010087295A publication Critical patent/JP2010087295A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405Shape
    • H01L2224/24051Conformal with the semiconductor or solid-state device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998Reinforcing structures, e.g. ramp-like support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76Apparatus for connecting with build-up interconnects
    • H01L2224/7615Means for depositing
    • H01L2224/76151Means for direct writing
    • H01L2224/76155Jetting means, e.g. ink jet
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821Forming a build-up interconnect
    • H01L2224/82101Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体チップ及び半導体装置を高信頼性化する。
【解決手段】半導体装置70には、基板1、半導体チップ2、半導体チップ3、封止材4、シート11、シート12、絶縁層13、接続端子14a乃至h、ボール端子15a乃至h、リード端子16a、リード端子16b、チップ端子17a乃至c、チップ端子18a、及びチップ端子18bが設けられ、半導体チップ2及び3が積層形成される。半導体チップ2には上面及び側面を覆い、チップ端子上に開口部が設けられる絶縁層7aが設けられ、半導体チップ3には上面及び側面を覆い、チップ端子上に開口部が設けられる絶縁層7bが設けられる。基板1のリード端子16bと半導体チップ2のチップ端子17bの間は焼結接続配線8bで接続され、半導体チップ2のチップ端子17cと半導体チップ3のチップ端子18bの間は焼結接続配線8cで接続される。
【選択図】 図1

Description

本発明は、半導体チップ及びその製造方法、半導体装置及びその製造方法に関するものである。
携帯電話、情報端末機器、モバイル機器などでは、LGA(Land Grid Array)、BGA(Ball Grid Array)、スタックドMCP(Stacked Multi Chip Package)、TAB(Tape Automated Bonding)、CSP(Chip Size Package)などの半導体装置が多用される。このような半導体装置は、半導体チップが積層され、気密封止され、チップ端子と基板のリード端子の間を電気的に接続するボンディングワイヤが用いられ、搭載される半導体チップの占有率が大大きい(例えば、特許文献1参照。)。
特許文献1などに記載される半導体装置では、携帯電話、情報端末機器、モバイル機器などの小型軽量化要求に対応するために、搭載される半導体チップの厚さが薄くなっている。この結果、ワイヤボンディング時の加重によりクラックや割れなどが発生しやすくなり、半導体チップを含め半導体装置の信頼性や歩留が低下するという問題点がある。
この問題点を回避するために、ボンディングワイヤの代わりにチップ端子と基板のリード端子の間を接続し、半導体チップと接するインクジェット方式などを用いた焼結接続配線等が開発されている。しかし、半導体装置に焼結接続配線を用いた場合、半導体チップと焼結接続配線とが直接接触するので、導電性基板を有する半導体チップでは半導体基板と焼結接続配線の間が電気的にショートしたり、リークが発生して半導体チップを含め半導体装置の信頼性が低下するという問題点がある。
特開2004−356529号公報
本発明は、高信頼性化することができる半導体チップ及びその製造方法、半導体装置及びその製造方法半導体装置及びその製造方法を提供する。
本発明の一態様の半導体チップは、半導体基板と、前記半導体基板上に第1の絶縁層を介して設けられるチップ端子と、前記半導体基板の上面及び側面を覆い、前記チップ端子上に開口部が設けられる第2の絶縁層とを具備することを特徴とする。
更に、本発明の一態様の半導体チップの製造方法は、半導体ウェハの半導体基板上に第1の絶縁層を介してチップ端子を形成する工程と、前記半導体ウェハのダイシングライン領域に深溝を形成する工程と、前記深溝、前記チップ端子、及び前記第1の絶縁層上に第2の絶縁層を形成する工程と、前記チップ端子上の前記第2の絶縁層をエッチングして開口部を形成する工程と、前記開口部を有する前記半導体ウェハ上に第1のシートを貼る工程と、前記第1のシートが貼られた前記半導体ウェハを支持台にセットし、前記半導体ウェハの裏面を前記溝部が露出し、前記溝部の底部に設けられる第2の絶縁層が除去されるまで研磨する工程と、研磨された前記半導体ウェハの裏面に第2のシートを貼る工程と、前記第1のシートを剥離し、前記深溝により個片化された半導体チップを前記第2のシートからピックアップする工程とを具備することを特徴とする。
更に、本発明の一態様の半導体装置は、第1主面にリード端子が設けられる基板と、半導体基板上に第1の絶縁層を介して設けられるチップ端子と、前記半導体基板の上面及び側面を覆い、前記チップ端子上に開口部が設けられた第2の絶縁層とを有し、前記基板の第1主面上に設けられる半導体チップと、前記半導体基板の側面及び上端部の前記第2の絶縁層と接し、前記リード端子と前記チップ端子とを電気的に接続する接続配線とを具備することを特徴とする。
更に、本発明の一態様の半導体装置の製造方法は、半導体基板上に第1の絶縁層を介して設けられるチップ端子と、前記半導体基板の上面及び側面を覆い、前記チップ端子上に開口部が設けられる第2の絶縁層とを有する半導体チップを基板の第1主面上に載置する工程と、前記基板のリード端子と前記チップ端子間に導電性のインクジェット液を滴下する工程と、滴下された前記導電性インクジェット液を熱処理して、前記リード端子と前記チップ端子の間を電気的に接続する焼結接続配線を形成する工程とを具備することを特徴とする。
本発明によれば、高信頼性化することができる半導体チップ及びその製造方法、半導体装置及びその製造方法半導体装置及びその製造方法を提供することができる。
以下本発明の実施例について図面を参照しながら説明する。
まず、本発明の実施例1に係る半導体チップ及びその製造方法、半導体装置及びその製造方法半導体装置及びその製造方法について、図面を参照して説明する。図1は半導体装置を示す断面図である。本実施例では、焼結接続配線を用いてチップ端子と基板のリード端子の間を電気的に接続している。
図1に示すように、半導体装置70には、基板1、半導体チップ(LSIチップ)2、半導体チップ(LSIチップ)3、封止材4、シート11、シート12、絶縁層13、接続端子14a乃至h、ボール端子15a乃至h、リード端子16a、リード端子16b、チップ端子17a乃至c、チップ端子18a、及びチップ端子18bが設けられる。
ボール端子17a乃至hは、モジュール基板のリード端子に接続される外部端子である。リード端子16a及び16bは、基板1内に設けられる図示しないビア等を介して外部端子と接続される。
半導体装置70は、半導体チップ(LSIチップ)2及び3が積層形成されるスタックドMCP(Stacked Multi Chip Package)である。半導体装置70は、例えば携帯電話機器等に使用される。半導体チップ(LSIチップ)2及び3のチップ厚は、例えば50μmと薄く形成される。ここでは、チップ端子とリード端子の間の接続等をボンディングワイヤの代わりに焼結接続配線を用いているので、半導体装置70は従来よりも厚さを薄くすることができる。
モジュール基板として用いられる基板1は、内部に図示しない積層された配線層が形成される積層基板である。基板1は、第1主面(表面)の端部にリード端子16a及び16bが設けられ、第1主面(表面)の中央部にシート11を介して比較的チップサイズの大きな半導体チップ(LSIチップ)2が載置される。シート11は、絶縁性を有し、表面及び裏面に接着層が設けられ半導体チップ(LSIチップ)2を基板1に固定させる。
基板1は、第1主面(表面)と相対向する第2主面(裏面)に絶縁層13、接続端子14a乃至hが設けられる。接続端子14a乃至hは、互いに横方向が絶縁層13で分離される。接続端子14a乃至hの基板1とは反対側の主面に、ボール端子15a乃至hがそれぞれ設けられる。外部端子としてのボール端子15a乃至hには、例えば、Sn(錫)−Cu(銅)系のPb(鉛)フリーはんだボールが使用される。なお、代わりに金(Au)ボール、Sn(錫)−Ag(銀)系のPb(鉛)フリーはんだボール、Sn(錫)−Zn(亜鉛)系のPb(鉛)フリーはんだボール、Sn(錫)−Bi(ビスマス)系のPb(鉛)フリーはんだボール、或いはSn(錫)Pb(鉛)共晶はんだボールなどを用いてもよい。基板1には、例えばガラスエポキシ基板(ガラエポ基板とも呼称される)が使用される。
半導体チップ(LSIチップ)2の第1主面(表面)には、シート12を介して比較的チップサイズの大きな半導体チップ(LSIチップ)3が載置される。シート12は、絶縁性を有し、表面及び裏面に接着層が設けられ半導体チップ(LSIチップ)3を基板1及び半導体チップ(LSIチップ)2に固定させる。ここで、半導体チップ(LSIチップ)2はシステムLSIであり、半導体チップ(LSIチップ)3はメモリLSIである。
半導体チップ(LSIチップ)2には、半導体基板5aの側面及び半導体基板5a上の絶縁層6aを覆うように、チップ端子17a乃至c上にそれぞれ開口部が設けられた絶縁層7aが設けられる。つまり、開口部以外の半導体チップ(LSIチップ)2の上面及び側面は絶縁層7aで覆われている。トップ保護層としての絶縁層7aは、周囲(上面、側面)から半導体チップ(LSIチップ)2に侵入する汚染物の侵入を遮断する働きをし、半導体チップ(LSIチップ)2を高信頼性化する。
半導体チップ(LSIチップ)3には、半導体基板5bの側面及び半導体基板5b上の絶縁層6bを覆うように、チップ端子18a及び18b上にそれぞれ開口部が設けられた絶縁層7bが設けられる。つまり、開口部以外の半導体チップ(LSIチップ)3の上面及び側面は絶縁層7bで覆われている。トップ保護層としての絶縁層7bは、周囲(上面、側面)から半導体チップ(LSIチップ)3に侵入する汚染物の侵入を遮断する働きをし、半導体チップ(LSIチップ)3を高信頼性化する。
基板1の接続端子16a、半導体チップ(LSIチップ)2のチップ端子17a、及び半導体チップ(LSIチップ)3のチップ端子18aは、半導体チップ(LSIチップ)2及び半導体チップ(LSIチップ)3の側面と接する焼結接続配線8aで電気的に接続される。
基板1の接続端子16bと半導体チップ(LSIチップ)2のチップ端子17bは、半導体チップ(LSIチップ)2の側面と接する焼結接続配線8bで電気的に接続される。
半導体チップ(LSIチップ)2のチップ端子17cと半導体チップ(LSIチップ)3のチップ端子18bは、半導体チップ(LSIチップ)3の側面と接する焼結接続配線8cで電気的に接続される。
基板1の第1主面(表面)、半導体チップ(LSIチップ)2、半導体チップ(LSIチップ)3、及び焼結接続配線8a乃至cは、封止材4で封止される。
次に、半導体装置70に使用される半導体チップの製造方法について図2乃至8を参照して説明する。図2乃至8は半導体装置に使用される半導体チップの製造工程を示す断面図である。ここでは、ダイシングライン領域周辺を中心として図示及び説明をする。
図2に示すように、周知の技術を用いて絶縁層6上にチップ端子9を形成後、半導体ウェハのチップ素子領域間のダイシングライン領域に深溝10を形成する。ここでは、RIE(Reactive Ion Etching)法を用いて深溝10を形成しているが、代わりにウエットエッチング液等を用いて深溝10を形成してもよい。深溝10の深さは、半導体チップ(LSIチップ)2及び3のチップ厚よりも大きく形成する。
次に、図3に示すように、絶縁層6、チップ端子9、及び深溝10を覆うように絶縁層7を形成する。ここでは、絶縁層7に無機絶縁膜としてのシリコン窒化膜(SiN膜)を用いているが、代わりにシリコン酸化膜(SiO2)、SiON膜、PSG膜、或いはBPSG膜などの無機絶縁膜を用いてもよい。
続いて、図4に示すように、チップ端子9上の絶縁層7をエッチングして開口部21を形成する。ここでは、開口部21をチップ端子9上に形成しているが、チップ端子9を露出するようにチップ端子9よりも大きな開口部を形成してもよい。
そして、図5に示すように、半導体基板5の第1主面(表面)上に有機膜からなるシート22を貼り付ける。
次に、図6に示すように、シート22が貼り付けられた半導体ウェハを、シート22が支持台(テーブル)23と接するように、研磨装置の支持台(テーブル)23上にセットする。セット後、研磨装置の支持部24を回転しながら半導体基板5の第1主面(表面)と相対向する第2主面(裏面)を研磨する。
続いて、図7に示すように、裏面研磨は研磨厚Tkまで行い、半導体ウェハをウェハ厚Twから研磨後ウェハ厚Twkにする。研磨後ウェハ厚Twkは、深溝10の深さよりも小さいので、深溝10上の半導体基板5及び絶縁層7が研磨され、半導体チップはそれぞれ深溝10により個片化されることとなる。
そして、図8に示すように、裏面研磨された半導体基板5及び絶縁層7上に有機膜からなるシート25を貼り付ける。シート22を剥離後、シート25を引き伸ばして個片化された半導体チップをピックアップする。ピックアップされた半導体チップは電気的特性を評価し、所定の規格を満足したものが半導体チップ(LSIチップ)2及び3として使用される。ここでは、個片化後に半導体チップを評価しているが、代わりに開口部21の形成後の半導体ウェハ状態で電気的特性を評価を行ってもよい。
次に、半導体装置の製造方法について図9乃至11を参照して説明する。図9乃至11は半導体装置の製造工程を示す断面図である。
図9に示すように、まず、第1主面(表面)にリード端子16a及び16bが設けられ、第1主面(表面)と相対向する第2主面(裏面)に複数の接続端子及び接続端子間を絶縁する絶縁層が設けられ、半導体装置70を縦方向及び横方向に形成できる多数個取りができる基板1が用意される。半導体装置70の形成予定領域の基板1の第1主面(表面)にシート11を介して半導体チップ(LSIチップ)2が載置される。
次に、図10に示すように、半導体チップ(LSIチップ)2の第1主面(表面)にシート12を介して半導体チップ(LSIチップ)3が載置され、半導体チップ(LSIチップ)2及び半導体チップ(LSIチップ)3が基板1に固定される。
続いて、図11に示すように、例えば図示しない液滴噴出装置を用いて導電性材料を含む導電性インク(液滴)を、基板1の第1主面(表面)、半導体チップ(LSIチップ)2の第1主面(表面)、及び半導体チップ(LSIチップ)3の第1主面(表面)の所定領域に噴出・滴下する。ここで、導電性インクには、例えば金(Au)、銀(Ag)、銅(Cu)、パラジウム(Pd)、又はニッケル(Ni)を含有する金属微粒子が使用される。その代わりに金(Au)、銀(Ag)、銅(Cu)、パラジウム(Pd)、又はニッケル(Ni)などの酸化物、導電性ポリマー、或いは超電導体の微粒子を用いてもよい。
導電性インクの噴出後、熱処理を行い、分散材などの溶液成分を揮発させ、金属微粒子を焼結させて焼結接続配線8a乃至cを形成する。なお、熱処理の代わりにレーザ光などを用いて焼結接続配線8a乃至cを形成してもよい。
焼結接続配線8a乃至cの形成後、図示しないモールド金型を用いて、基板1の第1主面(表面)、半導体チップ(LSIチップ)2の第1主面(表面)、半導体チップ(LSIチップ)3の第1主面(表面)、及び焼結接続配線8a乃至cを覆うように封止材4が形成される。
そして、封止材4が充填され、個片化される前の複数の半導体装置70が、例えばモールド金型から外され、封止材4のバリなどが除去される。その後、基板1の接続端子14上にPb(鉛)フリーはんだからなるボール端子15が形成される。ボール端子15形成後、例えばダイシング技術を用いて複数の半導体装置70が個片化される。
上述したように、本実施例の半導体チップ及びその製造方法、半導体装置及びその製造方法半導体装置及びその製造方法では、半導体装置70に、基板1、半導体チップ(LSIチップ)2、半導体チップ(LSIチップ)3、封止材4、シート11、シート12、絶縁層13、接続端子14a乃至h、ボール端子15a乃至h、リード端子16a、リード端子16b、チップ端子17a乃至c、チップ端子18a、及びチップ端子18bが設けられ、半導体チップ(LSIチップ)2及び3が積層形成され、封止材4で封止される。半導体チップ(LSIチップ)2には上面及び側面を覆い、チップ端子上に開口部が設けられる絶縁層7aが設けられ、半導体チップ(LSIチップ)3には上面及び側面を覆い、チップ端子上に開口部が設けられる絶縁層7bが設けられる。基板1のリード端子16a、半導体チップ(LSIチップ)2のチップ端子17a、及び半導体チップ(LSIチップ)3のチップ端子18aは焼結接続配線8aで接続される。基板1のリード端子16bと半導体チップ(LSIチップ)2のチップ端子17bの間は焼結接続配線8bで接続される。半導体チップ(LSIチップ)2のチップ端子17cと半導体チップ(LSIチップ)3のチップ端子18bの間は焼結接続配線8cで接続される。
このため、チップ端子とリード端子の接続、チップ端子間の接続に焼結接続配線を用いているので、ワイヤボンディング時の加重による半導体チップのクラックや割れなどの発生がないので、半導体装置70の歩留低下を抑制でき、半導体装置70を高信頼性化することができる。また、半導体チップ(LSIチップ)2及び3の側面には絶縁層が設けられ、半導体基板と焼結接続配線の間のリークやショートを防止でき、チップ厚の薄い半導体チップ(LSIチップ)2及び3と半導体装置70を高信頼性化することができる。更に、上面及び側面を保護するトップ絶縁層により、外部からの汚染物質の侵入を防止することができるので半導体チップ(LSIチップ)2及び3を高信頼性化することができる。
なお、本実施例では、半導体チップ2及び3が積層されたスタックドMCPであるが、3層以上半導体チップが積層されたスタックドMCPでもよい。また、基板1にガラスエポキシ基板を用いているが、ポリイミド樹脂基板、フッ素樹脂基板、或いはポリフェニレンエーテル樹脂基板などの樹脂基板を用いてもよい。また、半導体装置70をスタックドMCPにしているが、LGA(Land Grid Array)、BGA(Ball Grid Array)、TAB(Tape Automated Bonding)、CSP(Chip Size Package)などに適用してもよい。
次に、本発明の実施例2に係る半導体チップ及びその製造方法、半導体装置及びその製造方法半導体装置及びその製造方法について図面を参照して説明する。図12は、半導体装置を示す断面図である。本実施例では、半導体装置に使用される半導体チップの端部の形状を変更している。
以下、実施例1と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図12に示すように、半導体装置71には、基板1、半導体チップ(LSIチップ)2a、半導体チップ(LSIチップ)3a、封止材4、シート11、シート12、絶縁層13、接続端子14a乃至h、ボール端子15a乃至h、リード端子16a、リード端子16b、チップ端子17a乃至c、チップ端子18a、及びチップ端子18bが設けられる。
半導体装置71は、半導体チップ(LSIチップ)2a及び3aが積層形成されるスタックドMCP(Stacked Multi Chip Package)である。半導体装置71は、例えば携帯電話機器等に使用される。半導体チップ(LSIチップ)2a及び3aのチップ厚は、例えば50μmと薄く形成される。
半導体チップ(LSIチップ)2a及び3aは、上部が端部よりも狭く、側面が斜めである台形形状を有する。この斜め面に焼結接続配線8a乃至cを形成するので、例えば液滴噴出装置を用いて導電性材料を含む導電性インク(液滴)を実施例1よりも容易に形成でき、また熱処理による焼結接続配線を実施例1よりも容易に形成できる。
半導体チップ(LSIチップ)2aには、半導体基板5aの側面及び半導体基板5a上の絶縁層6aを覆うように、チップ端子17a乃至c上にそれぞれ開口部が設けられた絶縁層7aが設けられる。半導体チップ(LSIチップ)3aには、半導体基板5bの側面及び半導体基板5b上の絶縁層6bを覆うように、チップ端子18a及び18b上にそれぞれ開口部が設けられた絶縁層7bが設けられる。
次に、半導体装置に使用される半導体チップの製造方法について図13を参照して説明する。図13は半導体装置に使用される半導体チップの製造工程を示す断面図である。ここでは、ダイシングライン領域周辺を中心として図示及び説明をする。
図13に示すように、周知の技術を用いて絶縁層6上にチップ端子9を形成後、半導体ウェハのチップ素子領域間のダイシングライン領域に上部が底部よりも広い逆台形形状を有する深溝10aを形成する。ここでは、ウエットエッチング液を用いて深溝10aを形成しているが、代わりに等方性のCDE(Chemical Dry Etching)法などを用いて深溝10aを形成してもよい。なお、これ以降の工程は実施例1と同様なので、図示及び説明を省略する。
上述したように、本実施例の半導体チップ及びその製造方法、半導体装置及びその製造方法半導体装置及びその製造方法では、半導体装置71に、基板1、半導体チップ(LSIチップ)2a、半導体チップ(LSIチップ)3a、封止材4、シート11、シート12、絶縁層13、接続端子14a乃至h、ボール端子15a乃至h、リード端子16a、リード端子16b、チップ端子17a乃至c、チップ端子18a、及びチップ端子18bが設けられ、半導体チップ(LSIチップ)2a及び3aが積層形成され、封止材4で封止される。半導体チップ(LSIチップ)2a及び3aは、上部が端部よりも狭く、側面が斜めである台形形状を有する。半導体チップ(LSIチップ)2aには上面及び側面を覆い、チップ端子上に開口部が設けられる絶縁層7aが設けられ、半導体チップ(LSIチップ)3aには上面及び側面を覆い、チップ端子上に開口部が設けられる絶縁層7bが設けられる。基板1のリード端子16a、半導体チップ(LSIチップ)2aのチップ端子17a、及び半導体チップ(LSIチップ)3aのチップ端子18aは焼結接続配線8aで接続される。基板1のリード端子16bと半導体チップ(LSIチップ)2aのチップ端子17bの間は焼結接続配線8bで接続される。半導体チップ(LSIチップ)2aのチップ端子17cと半導体チップ(LSIチップ)3aのチップ端子18bの間は焼結接続配線8cで接続される。
このため、実施例1の効果の他に、実施例1よりも焼結接続配線8a乃至cの形成を容易に行うことができる。
次に、本発明の実施例2に係る半導体チップ及びその製造方法、半導体装置及びその製造方法半導体装置及びその製造方法について図面を参照して説明する。図14は、半導体装置を示す断面図である。本実施例では、半導体装置に使用される半導体チップの構造を変更している。
以下、実施例1と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図14に示すように、スタックドMCPなどに使用される半導体チップ30には、半導体基板5aの第1主面(表面)上に絶縁層6aが設けられる。絶縁層6aの第1主面(表面)上にチップ端子17a乃至cが設けられる。絶縁層6a及びチップ端子17a乃至cの第1主面(表面)上に絶縁層7aが設けられる。半導体チップ30の上面及び側面を覆うように絶縁層31が設けられる。チップ端子17a乃至c上には、絶縁層6a及び31がエッチングされた開口部が設けられる。ここでは、絶縁層31に有機絶縁膜であるポリイミド膜を用いているが、代わりに無機絶縁膜を用いてもよい。
次に、半導体装置に使用される半導体チップの製造方法について図15及び図16を参照して説明する。図15及び図16は半導体装置に使用される半導体チップの製造工程を示す断面図である。ここでは、ダイシングライン領域周辺を中心として図示及び説明をする。
図15に示すように、周知の技術を用いて絶縁層6上にチップ端子9を形成し、絶縁層6及びチップ端子9上に絶縁膜7を形成後、半導体ウェハのチップ素子領域間のダイシングライン領域の絶縁層6及び7をエッチングし、半導体基板5をエッチングして深溝10を形成する。
次に、図16に示すように、絶縁層7及び深溝10を覆うように絶縁層31を形成する。絶縁層31形成後、チップ端子9上の絶縁層7及び31をエッチングして開口部21を形成する。なお、これ以降の工程は実施例1と同様なので、図示及び説明を省略する。
上述したように、本実施例の半導体チップ及びその製造方法、半導体装置及びその製造方法半導体装置及びその製造方法では、半導体チップ30には、半導体基板5aの第1主面(表面)上に絶縁層6aが設けられる。絶縁層6aの第1主面(表面)上にチップ端子17a乃至cが設けられる。絶縁層6a及びチップ端子17a乃至cの第1主面(表面)上に絶縁層7aが設けられる。半導体チップ30の上面及び側面を覆うように絶縁層31が設けられる。チップ端子17a乃至c上には、絶縁層6a及び31がエッチングされた開口部が設けられる。半導体チップ30は、スタックドMCPなどに使用される。
このため、実施例1と同様な効果を有し、チップ厚の薄い半導体チップと半導体装置を高信頼性化することができる。
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。例えば、実施例では、半導体装置が携帯電話機器に使用されているが、情報端末機器、モバイル機器などにも使用される。また、チップ端子とリード端子の間の接続に焼結接続配線を用いているが、代わりにメッキ配線を用いてもよい。
本発明は、以下の付記に記載されているような構成が考えられる。
(付記1) 第1主面が第1主面と相対向する第2主面よりも狭く、側面が斜めである半導体基板と、前記半導体基板上に第1の絶縁層を介して設けられるチップ端子と、前記半導体基板の上面及び側面を覆い、前記チップ端子上に開口部が設けられる第2の絶縁膜とを具備する半導体チップ。
(付記2) 第1主面にリード端子が設けられる基板と、第1の半導体基板上に第1の絶縁層を介して設けられる第1及び第2のチップ端子と、前記第1の半導体基板の上面及び側面を覆い、前記第1及び第2のチップ端子上に開口部が設けられた第2の絶縁層とを有し、前記基板の第1主面上に設けられる第1の半導体チップと、第2の半導体基板上に第3の絶縁層を介して設けられる第3のチップ端子と、前記第2の半導体基板の上面及び側面を覆い、前記第3のチップ端子上に開口部が設けられた第4の絶縁層とを有し、前記第1の半導体チップの第1主面上に設けられる第2の半導体チップと、前記第1の半導体基板の側面及び上端部の前記第2の絶縁層と接し、前記リード端子と前記第1のチップ端子とを電気的に接続する第1の接続配線と、前記第2の半導体基板の側面及び上端部の前記第4の絶縁層と接し、前記第2のチップ端子と前記第3のチップ端子とを電気的に接続する第2の接続配線とを具備する半導体装置。
本発明の実施例1に係る半導体装置を示す断面図。 本発明の実施例1に係る半導体装置に使用される半導体チップの製造工程を示す断面図。 本発明の実施例1に係る半導体装置に使用される半導体チップの製造工程を示す断面図。 本発明の実施例1に係る半導体装置に使用される半導体チップの製造工程を示す断面図。 本発明の実施例1に係る半導体装置に使用される半導体チップの製造工程を示す断面図。 本発明の実施例1に係る半導体装置に使用される半導体チップの製造工程を示す断面図。 本発明の実施例1に係る半導体装置に使用される半導体チップの製造工程を示す断面図。 本発明の実施例1に係る半導体装置に使用される半導体チップの製造工程を示す断面図。 本発明の実施例1に係る半導体装置の製造工程を示す断面図。 本発明の実施例1に係る半導体装置の製造工程を示す断面図。 本発明の実施例1に係る半導体装置の製造工程を示す断面図。 本発明の実施例2に係る半導体装置を示す断面図。 本発明の実施例2に係る半導体装置に使用される半導体チップの製造工程を示す断面図。 本発明の実施例3に係る半導体装置に使用される半導体チップを示す断面図。 本発明の実施例3に係る半導体装置に使用される半導体チップの製造工程を示す断面図。 本発明の実施例3に係る半導体装置に使用される半導体チップの製造工程を示す断面図。
符号の説明
1 基板
2、2a、3、3a、30 半導体チップ(LSIチップ)
4 封止材
5、5a、5b 半導体基板
6、6a、6b、7、7a、7b、13、31 絶縁層
8a〜c 焼結接続配線
9、17a〜c、18a、18b チップ端子
10、10a 深溝
11、12、22、25 シート
14a〜h 接続端子
15a〜h
16a、16b リード端子
21 開口部
23 支持台(テーブル)
24 支持部
70、71 半導体装置
Tk 研磨厚
Tw ウェハ厚
Twk 研磨後ウェハ厚

Claims (5)

  1. 半導体基板と、
    前記半導体基板上に第1の絶縁層を介して設けられるチップ端子と、
    前記半導体基板の上面及び側面を覆い、前記チップ端子上に開口部が設けられる第2の絶縁層と、
    を具備することを特徴とする半導体チップ。
  2. 前記第2の絶縁層は、無機絶縁層或いは有機絶縁層であることを特徴とする請求項1に記載の半導体チップ。
  3. 半導体ウェハの半導体基板上に第1の絶縁層を介してチップ端子を形成する工程と、
    前記半導体ウェハのダイシングライン領域に深溝を形成する工程と、
    前記深溝、前記チップ端子、及び前記第1の絶縁層上に第2の絶縁層を形成する工程と、
    前記チップ端子上の前記第2の絶縁層をエッチングして開口部を形成する工程と、
    前記開口部を有する前記半導体ウェハ上に第1のシートを貼る工程と、
    前記第1のシートが貼られた前記半導体ウェハを支持台にセットし、前記半導体ウェハの裏面を前記溝部が露出し、前記溝部の底部に設けられる第2の絶縁層が除去されるまで研磨する工程と、
    研磨された前記半導体ウェハの裏面に第2のシートを貼る工程と、
    前記第1のシートを剥離し、前記深溝により個片化された半導体チップを前記第2のシートからピックアップする工程と、
    を具備することを特徴とする半導体チップの製造方法。
  4. 第1主面にリード端子が設けられる基板と、
    半導体基板上に第1の絶縁層を介して設けられるチップ端子と、前記半導体基板の上面及び側面を覆い、前記チップ端子上に開口部が設けられた第2の絶縁層とを有し、前記基板の第1主面上に設けられる半導体チップと、
    前記半導体基板の側面及び上端部の前記第2の絶縁層と接し、前記リード端子と前記チップ端子とを電気的に接続する接続配線と、
    を具備することを特徴とする半導体装置。
  5. 半導体基板上に第1の絶縁層を介して設けられるチップ端子と、前記半導体基板の上面及び側面を覆い、前記チップ端子上に開口部が設けられる第2の絶縁層とを有する半導体チップを基板の第1主面上に載置する工程と、
    前記基板のリード端子と前記チップ端子間に導電性のインクジェット液を滴下する工程と、
    滴下された前記導電性インクジェット液を熱処理して、前記リード端子と前記チップ端子の間を電気的に接続する焼結接続配線を形成する工程と、
    を具備することを特徴とする半導体装置の製造方法。
JP2008255632A 2008-09-30 2008-09-30 半導体チップ及びその製造方法、半導体装置及びその製造方法 Pending JP2010087295A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008255632A JP2010087295A (ja) 2008-09-30 2008-09-30 半導体チップ及びその製造方法、半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008255632A JP2010087295A (ja) 2008-09-30 2008-09-30 半導体チップ及びその製造方法、半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010087295A true JP2010087295A (ja) 2010-04-15

Family

ID=42250951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008255632A Pending JP2010087295A (ja) 2008-09-30 2008-09-30 半導体チップ及びその製造方法、半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2010087295A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437029A (zh) * 2020-03-23 2021-09-24 铠侠股份有限公司 半导体装置及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437029A (zh) * 2020-03-23 2021-09-24 铠侠股份有限公司 半导体装置及其制造方法
US11469184B2 (en) 2020-03-23 2022-10-11 Kioxia Corporation Semiconductor device and manufacturing method of the same
CN113437029B (zh) * 2020-03-23 2024-01-23 铠侠股份有限公司 半导体装置及其制造方法

Similar Documents

Publication Publication Date Title
US20220384332A1 (en) Semiconductor structure, package structure, and manufacturing method thereof
US20220262767A1 (en) Semiconductor package and method manufacturing the same
CN107887346B (zh) 集成扇出型封装件
JP6749990B2 (ja) パッケージ構造体及びパッケージ構造体の製造方法
US7102238B2 (en) Semiconductor device and manufacturing method thereof
US7312107B2 (en) Semiconductor device and manufacturing method thereof
US9305868B2 (en) Manufacturing method of forming an etch-back type semiconductor package with locking anchorages
US20180211936A1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US7271466B2 (en) Semiconductor device with sidewall wiring
US7399683B2 (en) Manufacturing method of semiconductor device
JP4934053B2 (ja) 半導体装置およびその製造方法
KR102327141B1 (ko) 프리패키지 및 이를 사용한 반도체 패키지의 제조 방법
US8766408B2 (en) Semiconductor device and manufacturing method thereof
US20060292752A1 (en) Method for fabricating board on chip (BOC) semiconductor package with circuit side polymer layer
KR101801137B1 (ko) 반도체 장치 및 그 제조 방법
CN103681607A (zh) 半导体器件及其制作方法
JP2005235859A (ja) 半導体装置及びその製造方法
US20080283971A1 (en) Semiconductor Device and Its Fabrication Method
US10522440B2 (en) Package structure and method of manufacturing the same
JP5358089B2 (ja) 半導体装置
JP4334397B2 (ja) 半導体装置及びその製造方法
CN203351587U (zh) 半导体器件
US20180350708A1 (en) Package structure and manufacturing method thereof
US20080251937A1 (en) Stackable semiconductor device and manufacturing method thereof
JP2010087295A (ja) 半導体チップ及びその製造方法、半導体装置及びその製造方法