KR20030016914A - 반도체 장치의 솔더 범프 구조체 및 그 형성 방법 - Google Patents

반도체 장치의 솔더 범프 구조체 및 그 형성 방법 Download PDF

Info

Publication number
KR20030016914A
KR20030016914A KR1020010050994A KR20010050994A KR20030016914A KR 20030016914 A KR20030016914 A KR 20030016914A KR 1020010050994 A KR1020010050994 A KR 1020010050994A KR 20010050994 A KR20010050994 A KR 20010050994A KR 20030016914 A KR20030016914 A KR 20030016914A
Authority
KR
South Korea
Prior art keywords
lower metal
forming
pattern
buffer
film
Prior art date
Application number
KR1020010050994A
Other languages
English (en)
Inventor
황선하
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010050994A priority Critical patent/KR20030016914A/ko
Publication of KR20030016914A publication Critical patent/KR20030016914A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 장치의 솔더 범프 구조체 및 그 형성 방법을 제공한다. 반도체기판 상에 금속 패드를 형성한 후, 그 위에 금속 패드의 상부면 일부를 노출시키는 제 1 개구부를 갖는 보호막 패턴을 형성한다. 그 결과물 전면에 완충막을 형성한 후 패터닝하여, 제 1 개구부 사이의 금속 패드를 노출시키는 제 2 개구부 및 제 2 개구부에서 이격된 그루브를 형성한다. 이에 따라, 금속 패드를 둘러싸는 완충막 고리 및 완충막 고리를 둘러싸는 완충막 패턴이 형성된다. 그 결과물 전면에 하부 금속막을 형성한 후, 그 위에 제 2 개구부 및 그루브를 채우는 솔더 범프를 형성한다. 이후, 솔더 범프 주변의 하부 금속막을 식각함으로써 하부 금속막 패턴을 형성한다. 이때, 그루브는 적어도 한개 이상 형성하는 것이 바람직하다. 이에 따라, 솔더 범프와 하부 금속막의 결합 면적이 증대되어, 솔더 범프의 접착력 및 높이의 불균일성을 개선할 수 있다.

Description

반도체 장치의 솔더 범프 구조체 및 그 형성 방법{Structure Of Solder Bump In Semiconductor Device And Method Of Forming The Same}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로서, 특히 반도체 장치의 솔더 범프 구조체 및 그 형성 방법에 관한 것이다.
반도체 장치를 회로기판에 장착하기 위한 방법은 와이어 본딩 패키지 공정에서 플립 칩 공정으로 전환되는 추세에 있다. 상기 플립 칩 공정은 솔더 범프를 사용하여 반도체 장치의 금속 패드와 PCB 기판을 직접 접합시키는 방법으로, 와이어 본딩 패키지에 비해 작은 면적을 차지하면서 반도체 장치의 동작 속도가 빠른 장점을 갖는다.
도 1 내지 도 3은 종래 기술에 따른 반도체 장치의 솔더 범프 구조체 형성 방법을 설명하는 공정 단면도들이다.
도 1을 참조하면, 반도체기판 상에 금속 패드(10)를 형성한다. 상기 금속 패드(10)를 덮는 보호막을 반도체기판 전면에 형성한다. 상기 보호막을 패터닝하여 상기 금속 패드(10) 상부면 일부를 노출시키는 보호막 패턴(20)을 형성한다. 상기 보호막 패턴(20)을 포함하는 반도체기판 전면에 폴리이미드막을 형성한다. 상기 폴리이미드막을 패터닝하여 상기 노출된 금속 패드(10)를 다시 노출시키는 폴리이미드 개구부(32)를 갖는 폴리이미드 패턴(30)을 형성한다. 상기 폴리이미드 개구부(32)는 상기 노출된 금속 패드(10)의 면적보다 넓게 형성하여 상기 금속 패드(10)를 덮는 보호막 패턴(20)의 일부를 노출시키는 것이 바람직하다. 상기 폴리이미드 패턴(30)을 포함하는 반도체기판 전면에 하부 금속막(40)을 형성한다. 상기 하부 금속막(40)은 차례로 적층된 크롬막, 크롬과 구리의 합금막 및 구리막인 것이 바람직하다.
도 2를 참조하면, 상기 하부 금속막(40)을 포함하는 반도체기판 전면에 포토레지스트를 형성한다. 상기 포토레지스트를 패터닝하여 상기 금속 패드(10) 상부에 폴리이미드 개구부(32)보다 넓은 면적의 포토레지스트 개구부(52)를 갖는 포토레지스트 패턴(50)을 형성한다. 상기 포토레지스트 개구부(52)를 전기도금 방지막으로 사용하여 상기 결과물을 포함하는 반도체기판에 전기 도금 공정을 실시함으로써, 상기 포토레지스트 개구부(52)를 채우는 솔더 범프(60)를 형성한다.
도 3을 참조하면, 상기 포토레지스트 패턴(50)을 제거하여 상기 하부 금속막(40)을 노출시킨다. 상기 솔더 범프(60) 주변에 노출된 상기 하부 금속막(40)을 식각하여 하부 금속막 패턴(45)을 형성한다. 상기 하부 금속막 패턴(45)가 형성된 반도체기판에 대해 열공정을 실시하여, 구 형태를 갖는 솔더 범프(65)를 형성한다.
상기 하부 금속막(40) 식각 공정은 상기 솔더 범프(60)에 대해 식각 선택비를 갖는 식각 레서피를 사용하여 실시하는 것이 바람직하다. 그런데, 통상적인 이방성 식각에 따른 상기 하부 금속막(40) 식각 레서피는 마찬가지로 금속으로 형성되는 상기 솔더 범프(60)를 식각하는 특성을 갖는다. 이에 따라, 상기 하부 금속막 식각 공정은 등방성 식각의 방법으로 실시하는 것이 바람직하다. 하지만, 등방성 식각의 방법은 상기 하부 금속막 패턴(45)이 상기 솔더 범프(60) 아래에 언더컷된 프로파일을 갖게한다. 또한, 상기 열공정에 의해 상기 구 형태를 갖는 솔더 범프(65)는 상기 하부 금속막 패턴(45)의 노출된 부분과 반응하여 견고하게 결합하는데, 상기 하부 금속막 패턴(45)이 언더컷됨에 따라 그 결합 면적이 줄어든다. 이에 따라, 상기 솔더 범프(65)의 결합력이 약해져서 상기 PCB 기판과 연결될 때 발생하는 스트레스에 의한 패키지 신뢰성 저하의 문제를 유발한다. 또한, 일정 부피를 유지하면서 하부의 면적이 줄어들기 위해서는 그 높이가 높아져야 한다. 이에 따라, 상기 언더컷된 하부 금속막 패턴(45)은 상기 구 형태의 솔더 범프(65)의 높이를 높아지게 하며, 그 결과 솔더 범프 높이의 불균일을 유발하는 문제점을 갖는다.
본 발명이 이루고자 하는 기술적 과제는 패키지 신뢰성 향상과 솔더 범프 높이의 균일성을 획득할 수 있는 반도체 장치의 솔더 범프 구조체를 제공하는 데 있다.
본 발명이 이루고자 하는 또다른 기술적 과제는 패키지 신뢰성 향상과 솔더 범프 높이의 균일성을 획득하기 위하여, 하부 금속막 패턴의 언더컷을 최소화할 수 있는 반도체 장치의 솔더 범프 구조체 형성 방법을 제공하는 데 있다.
도 1 내지 도 3은 종래 기술에 따른 반도체 장치의 솔더 범프 구조체 형성 방법을 설명하기 위한 공정 단면도들이다.
도 4 내지 도 9는 본 발명의 바람직한 실시예에 따른 반도체 장치의 솔더 범프 구조체 형성 방법을 설명하기 위한 공정 단면도들이다.
도 10은 본 발명의 바람직한 실시예에 따른 반도체 장치의 솔더 범프 구조체를 나타내는 사시도이다.
상기한 기술적 과제를 달성하기 위하여, 본 발명은 솔더 범프와 하부 절연막 패턴의 반응 면적을 늘리는 반도체 장치의 솔더 범프 구조체를 제공한다. 이 구조체는 반도체기판 상의 소정영역에 형성된 금속 패드, 상기 금속 패드를 포함하는 반도체기판 전면을 덮되 상기 금속 패드 상부면의 일부를 노출시키는 제 1 개구부를 갖는 보호막 패턴을 포함한다. 상기 보호막 패턴 상에는 중앙에 상기 금속 패드를 노출시키는 제 2 개구부가 형성된 완충막 고리가 배치된다. 상기 완충막 고리는 완충막 패턴에 의해 둘러싸이는데, 이때 상기 완충막 패턴과 상기 완충막 고리 사이에는 그루브가 형성된다. 상기 완충막 고리 및 상기 제 1 개구부를 통해 노출된 금속 패드는 하부 금속막 패턴에 의해 덮이고, 상기 하부 금속막 패턴 상에는 구 형태의 솔더 범프가 배치된다.
상기 그루브 및 완충막 고리는 적어도 한개 이상인 것이 바람직하다.
상기한 또다른 기술적 과제를 달성하기 위하여, 본 발명은 솔더 범프와 하부절연막 패턴의 반응 면적을 늘리기 위한 그루브를 갖는 반도체 장치의 솔더 범프 구조체 형성 방법을 제공한다. 이 방법은 반도체기판 상에 금속 패드를 형성하고, 상기 금속 패드가 형성된 반도체기판 상에, 상기 금속 패드의 상부면 일부를 노출시키는 제 1 개구부를 갖는 보호막 패턴을 형성하는 단계를 포함한다. 상기 보호막 패턴을 포함하는 반도체기판 전면에 완충막을 형성한다. 상기 완충막을 패터닝하여 상기 제 1 개구부 사이의 금속 패드를 노출시키는 제 2 개구부 및 상기 제 2 개구부에서 이격된 그루브를 형성한다. 이에 따라, 상기 금속 패드를 둘러싸는 완충막 고리 및 상기 완충막 고리를 둘러싸는 완충막 패턴이 형성된다. 상기 결과물 전면에 하부 금속막을 형성한 후, 상기 하부 금속막에 의해 덮힌 제 2 개구부 및 그루브를 채우는 솔더 범프를 형성한다. 이후, 상기 솔더 범프 주변의 하부 금속막을 식각함으로써 하부 금속막 패턴을 형성한다.
상기 솔더 범프를 형성하는 단계는 상기 하부 금속막 상에 포토레지스트막을 형성한 후 패터닝함으로써, 포토레지스트 패턴을 형성하는 단계를 포함한다. 상기 포토레지스트 패턴은 적어도 상기 그루브 및 상기 그루브에 의해 둘러싸인 영역의 하부 금속막을 노출시킨다. 상기 포토레지스트 패턴 사이에서 노출된 상기 하부 금속막 상에 솔더 범프를 형성한 후, 상기 포토레지스트 패턴을 제거한다.
상기 하부 금속막 패턴을 형성하는 단계는 상기 솔더 범프가 형성된 반도체기판에 대해 습식 식각의 방법으로 식각하되, 상기 솔더 범프에 대해 식각 선택비를 갖는 하부 금속막 식각 레서피를 사용하여 실시하는 것이 바람직하다. 또한, 상기 그루브 및 완충막 고리를 형성하는 단계는 적어도 한개 이상의 그루브 및 완충막 고리가 형성되도록 패터닝하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한 층이 다른 층 또는 기판 상에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다.
도 4 내지 도 9는 본 발명의 바람직한 실시예에 따른 반도체 장치의 솔더 범프 구조체 형성 방법을 설명하기 위한 공정 단면도들이다.
도 4를 참조하면, 반도체기판 상에 금속 패드(100)를 형성한다. 상기 금속 패드(100)를 포함하는 반도체기판 전면에 보호막(110)을 형성한다.
상기 금속 패드(100)는 반도체기판에 형성된 트랜지스트들을 동작시키기 위해, 외부에서 전기적 신호를 인가하는 반도체 장치의 전기적 연결 통로이다. 따라서, 상기 금속 패드(100)는 소정 영역에서 형성되는 금속 배선(도시하지 않음)을 통해 상기 반도체기판 상에 형성된 반도체 소자들의 전극에 접속된다. 이를 위해 상기 금속 패드(100)는 알루미늄으로 형성하는 것이 바람직하다.
상기 보호막(110)은 상기 반도체기판에 형성된 트랜지스터들을 외부의 불순물 또는 물리적 스트레스로부터 보호하기 위해 형성하는 물질막으로, 실리콘질화막을 포함하는 물질막으로 형성하는 것이 바람직하다.
도 5를 참조하면, 상기 보호막(110)을 패터닝하여 제 1 개구부(116)를 갖는 보호막 패턴(115)을 형성한다. 상기 금속 패드(100)는 상기 제 1 개구부(116)를 통해 외부 전원과 연결된다. 따라서, 상기 제 1 개구부(116)은 상기 금속 패드(100)를 노출시키도록, 상기 금속 패드(100)의 중앙부에 형성되는 가로변과 세로변이 모두 50㎛의 길이를 갖는 정사각형의 오픈 영역인 것이 바람직하다.
상기 보호막 패턴(115)을 포함하는 반도체기판 전면에 완충막(120)을 형성한다. 상기 완충막(120)은 통상적으로 상기 반도체 장치의 패키징(packaging) 공정 또는 PCB 기판 부착 공정에서 상기 반도체 장치에 가해지는 물리적 스트레스를 최소화하기 위한 물질막이다. 이러한 목적을 위해 상기 완충막(120)은 폴리이미드막(polyimide layer)을 사용하여 형성하는 것이 바람직하다.
도 6을 참조하면, 상기 완충막(120)을 패터닝하여 상기 금속 패드(100)를 둘러싸는 완충막 고리(128) 및 상기 완충막 고리(128)를 둘러싸는 완충막 패턴(122)을 형성한다.
상기 완충막 고리(128)의 한 측벽은 상기 제 1 개구부(116)를 통해 노출된 상기 금속 패드(100)를 다시 노출시키는 제 2 개구부(124)의 측벽을 형성한다. 상기 제 2 개구부(124)는 후속 공정에서 형성되는 솔더 범프가 상기 금속 패드(100)에 연결되는 경로를 형성한다. 이에 따라, 상기 제 2 개구부(124)는 적어도 상기 제 1 개구부(116)가 완전히 드러나도록 제 1 개구부(116)보다 넓은 면적을 갖고, 바람직하게는 상기 제 1 개구부(116) 주위의 보호막 패턴(115)과 양쪽으로 각각 10㎛의 중첩 영역을 갖도록 형성한다. 즉, 상기 제 2 개구부(124)는 가로변 및 세로변이 모두 70㎛의 길이를 갖는 정사각형인 것이 바람직하다.
또한, 상기 완충막 고리(128)의 또다른 측벽은 상기 완충막 패턴(122)과 상기 완충막 고리(128)를 구분짓는 그루브(126)의 한 측벽을 형성한다. 이때, 상기 그루브(126)의 또다른 측벽은 상기 완충막 패턴(122)의 측벽을 형성한다. 상기 그루브(126)는 상기 제 2 개구부(124)에서 이격된 사각형의 홈 형태로서, 상기 완충막 패턴(122) 내지 상기 완충막 고리(128)의 상부면적을 늘리는 역할을 한다. 이에 따라, 종래기술에서 설명한 하부금속막(도 3의 40)의 면적을 늘리어 후속 솔더 범프와 하부 금속막 패턴의 결합 면적을 늘려주는 역할을 하게 된다. 이러한 효과를 더욱 증대시키기 위해, 상기 그루브(126) 및 상기 완충막 고리(128)는 적어도 한개 이상 형성하는 것이 바람직하다. 또한, 상기 그루브(126)는 상기 보호막 패턴(115)을 노출시키는 것이 상기 하부 금속막의 길이를 최대화시킨다는 점에서 바람직하지만, 완전히 노출시키지 않을 수도 있다.
도 7을 참조하면, 상기 완충막 패턴(122) 및 상기 완충막 고리(128)가 형성된 반도체기판 전면에 하부 금속막(130)을 형성한다. 상기 하부 금속막(130)은 스퍼터링 기술을 사용하여 차례로 형성되는 크롬(Cr)막, 크롬과 구리의 합금막 및 구리막인 것이 바람직하다. 상기 하부 금속막(130)을 구성하는 상기 구리는 후속 솔더 범프에 포함된 주석과 반응하여 솔더 범프의 접착력을 개선하는 역할을 하는 물질막이다. 상기 크롬막, 크롬과 구리의 합금막 및 구리막은 각각 500Å, 1500Å 및 600Å의 두께로 형성하는 것이 바람직하다.
상기 하부 금속막(130)을 포함하는 반도체기판 전면에 포토레지스트를 형성한다. 상기 포토레지스트를 패터닝하여 상기 그루브(126), 상기 완충막 고리(128) 및 상기 완충막 고리(128)에 의해 둘러싸인 영역의 하부 금속막(130)을 노출시킴으로써, 포토레지스트 패턴(140)을 형성한다. 상기 포토레지스트 패턴(140) 사이의 간격은 상기 금속 패드(100)를 둘러싸는 상기 그루브(126)를 완전히 노출시키는 정도, 예를 들자면 140㎛ 이상인 것이 바람직하다.
상기 포토레지스트 패턴(140) 사이의 상기 하부 금속막(130) 상에 솔더 범프(150)를 형성한다. 상기 솔더 범프(150)를 형성하는 방법은 상기 포토레지스트 패턴(140)을 포함하는 반도체기판을 납 이온 및 주석 이온이 포함된 액체에 담근 후, 소정 영역에서 상기 하부 금속막(130)에 음극 단자를 연결하여 전압을 인가하는 방법을 사용하는 것이 바람직하다. 이때, 상기 포토레지스트 패턴(140)은 도금 방지막으로 작용한다. 이에 따라, 상기 포토레지스트 패턴(140) 사이의 노출된 하부 금속막(130) 상에만 상기 납 이온 및 주석 이온이 도금되어, 솔더 범프(150)를 형성한다. 상기 솔더 범프(150)는 55 내지 60 ㎛의 두께로 형성하고, 이를 구성하는 납과 주석의 비율은 97:3인 것이 바람직하다.
도 8을 참조하면, 상기 포토레지스트 패턴(140)을 제거하여, 상기 솔더 범프(150) 주위의 하부 금속막(130)을 노출시킨다. 상기 하부 금속막(130)은 반도체기판 전면에 적층된 상태이므로, 상기 솔더 범프(150)를 식각 마스크로 사용하여 상기 하부 금속막(130)을 식각함으로써 하부 금속막 패턴(135)을 형성한다.
종래 기술에서 설명한 바와 같이, 상기 하부 금속막 패턴(135) 형성을 위한식각 공정을 이방성 식각의 방법으로 실시할 경우 납과 주석으로 이루어진 상기 솔더 범프(150)까지도 식각되는 문제가 발생한다. 따라서, 상기 하부 금속막 패턴(135) 형성을 위한 식각 공정은 상기 솔더 범프에 대해 식각 선택비를 갖는 하부 금속막 식각 레서피를 사용하는 습식 식각의 방법인 것이 바람직하다.
그런데, 상기 습식 식각의 방법을 사용하여 상기 하부 금속막 패턴(135)을 식각할 경우, 상기 솔더 범프(150) 아래로 식각액이 침투하여 하부 금속막 패턴(135)이 언더컷되는 현상을 피할 수 없다. 하지만, 본 발명의 경우 상기 그루브(126)를 형성함으로써 상기 그루브(126)를 덮는 상기 하부 금속막 패턴(135)의 길이가 길어진다. 이에따라, 상기 식각액이 침투하는 경로의 길이 역시 상기 그루브(126)를 형성하지 않은 경우에 비해 길어진다.
도 9를 참조하면, 상기 하부 금속막 패턴(135)과 상기 솔더 범프(150)에 포함된 구리 및 주석이 반응하도록하기 위해, 상기 하부 금속막 패턴(135)를 포함하는 반도체기판을 열처리한다. 이에 따라, 상기 하부 금속막 패턴(135)과 상기 솔더 범프(150)은 견고하게 결합된다. 이때, 상기한 바와 같이 상기 그루브(126)에 의한 식각액 침투 경로의 증가는 상기 솔더 범프(150)와 상기 하부 금속막 패턴(135)의 접촉 면적 감소를 최소화시킨다. 그 결과, 종래 기술에 비해 상기 두 금속막(150,135)) 사이의 결합력은 증대된다.
또한, 상기 열처리 공정은 상기 솔더 범프(150)를 라운딩시켜 구 형태를 갖는 솔더 범프(155)를 형성한다. 이때, 본 발명은 상기한 바와 같이 상기 솔더 범프(150)와 상기 하부 금속막 패턴(135)의 접촉 면적 감소를 최소화시킴으로써,종래 기술에서 설명한 바와 같이, 열처리된 솔더 범프(155) 높이의 불균일 현상을 최소화할 수 있다.
도 10은 본 발명의 바람직한 실시예에 따른 반도체 장치의 솔더 범프 구조체를 설명하기 위한 사시도이다.
도 10을 참조하면, 반도체기판 상의 소정 영역에 형성되어, 반도체 장치의 각 전극에 연결되는 금속 패드(100)가 배치된다. 상기 금속 패드(100)는 알루미늄막인 것이 바람직하다. 상기 반도체기판 상에는 상기 금속 패드(100)를 덮되, 중앙에 상기 금속 패드(100)의 상부면 일부를 노출시키는 제 1 개구부(116)를 갖는 보호막 패턴(115)이 배치된다. 상기 제 1 개구부(116)는 가로변과 세로변이 모두 50㎛인 정사각형인 것이 바람직하다.
상기 보호막 패턴(115)의 상부에는 그 중앙에 제 2 개구부(124)를 갖는 완충막 고리(128)가 상기 금속 패드(100)를 둘러싸면서 배치된다. 상기 제 2 개구부(124)는 상기 제 1 개구부(116)보다 넓은 폭을 가지며, 바람직하게는 가로변과 세로변이 모두 70㎛인 정사각형이다. 또한 상기 보호막 패턴(115)의 상부에는 상기 완충막 고리(128)를 둘러싸는 완충막 패턴(122)이 배치된다. 상기 완충막 고리(128)와 상기 완충막 패턴(122)은 상기 완충막 고리를 둘러싸는 그루브(126)에 의해 구분되어진다. 상기 그루브(126)는 상기 완충막 고리(128)와 상기 완충막 패턴(122) 사이에 또다른 완충막 고리들을 형성하면서 복수개로 배치될 수도 있다. 또한, 상기 그루브(126)는 도시한 바와 같이 상기 완충막 고리(128) 바깥의 보호막 패턴(115)을 노출시키는 것이 바람직하다. 상기 완충막 패턴(122) 및 상기 완충막고리(128)는 폴리이미드로 구성되는 것이 바람직하다.
상기 완충막 고리(128) 및 상기 제 2 개구부(124)에 의해 둘러싸이는 영역의 노출된 보호막 패턴(115)과 금속 패드(100)는 하부 금속막 패턴(135)에 의해 덮여진다. 상기 하부 금속막 패턴(135)은 상기 그루브(126)의 내벽을 덮을 수도 있다. 상기 하부 금속막 패턴(135)는 차례로 적층된 크롬막, 크롬과 구리의 합금막 및 구리막인 것이 바람직하다. 상기 하부 금속막 패턴(135)의 상부에는 구 형태를 갖는 솔더 범프(155)가 배치된다. 상기 솔더 범프(155)는 납과 주석이 97:3으로 혼합된 금속막인 것이 바람직하다.
본 발명에 따르면, 그루브를 형성하여 하부 금속막의 표면적을 늘림으로써 솔더 범프와 하부 금속막의 결합 면적을 증대시킬 수 있다. 이에 따라, 솔더 범프의 접착력 및 높이의 불균일성을 개선할 수 있다.

Claims (8)

  1. 반도체기판 상에 금속 패드를 형성하는 단계;
    상기 금속 패드가 형성된 반도체기판 상에, 상기 금속 패드의 상부면 일부를 노출시키는 제 1 개구부를 갖는 보호막 패턴을 형성하는 단계;
    상기 보호막 패턴을 포함하는 반도체기판 전면에 완충막을 형성하는 단계;
    상기 완충막을 패터닝하여 상기 제 1 개구부 사이의 금속 패드를 노출시키는 제 2 개구부 및 상기 제 2 개구부에서 이격된 그루브를 형성함으로써, 상기 금속 패드를 둘러싸는 완충막 고리 및 상기 완충막 고리를 둘러싸는 완충막 패턴을 형성하는 단계;
    상기 완충막 고리 및 상기 완충막 패턴을 포함하는 반도체기판 전면에 하부 금속막을 형성하는 단계;
    상기 하부 금속막에 의해 덮힌 제 2 개구부 및 그루브를 채우는 솔더 범프를 형성하는 단계; 및
    상기 솔더 범프 주변의 하부 금속막을 식각함으로써 하부 금속막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 솔더 범프 구조체 형성 방법.
  2. 제 1 항에 있어서,
    상기 솔더 범프를 형성하는 단계는
    상기 하부 금속막 상에 포토레지스트막을 형성하는 단계;
    상기 포토레지스트막을 패터닝하여, 적어도 상기 그루브 및 상기 그루브에 의해 둘러싸인 영역의 하부 금속막을 노출시키는 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴 사이에서 노출된 상기 하부 금속막 상에 솔더 범프를 형성하는 단계; 및
    상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 솔더 범프 구조체 형성 방법.
  3. 제 1 항에 있어서,
    상기 하부 금속막 패턴을 형성하는 단계는 상기 솔더 범프가 형성된 반도체기판에 대해 습식 식각의 방법으로 식각하는 것을 특징으로 하는 반도체 장치의 솔더 범프 구조체 형성 방법.
  4. 제 1 항에 있어서,
    상기 하부 금속막 패턴을 형성하는 단계는 상기 솔더 범프에 대해 식각 선택비를 갖는 하부 금속막 식각 레서피를 사용하여 실시하는 것을 특징으로 하는 반도체 장치의 솔더 범프 구조체 형성 방법.
  5. 제 1 항에 있어서,
    상기 그루브 및 완충막 고리를 형성하는 단계는 적어도 한개 이상의 그루브 및 완충막 고리가 형성되도록 패터닝하는 것을 특징으로 하는 반도체 장치의 솔더 범프 구조체 형성 방법.
  6. 반도체기판 상의 소정영역에 형성된 금속 패드;
    상기 금속 패드를 포함하는 반도체기판 전면을 덮되, 상기 금속 패드 상부면의 일부를 노출시키는 제 1 개구부를 갖는 보호막 패턴;
    상기 보호막 패턴 상에 형성되어 그 중앙부에 상기 금속 패드를 노출시키는 제 2 개구부를 갖는 완충막 고리;
    상기 완충막 고리를 둘러싸는 그루브에 의해 이격된 완충막 패턴;
    상기 완충막 고리 및 상기 제 1 개구부를 통해 노출된 금속 패드를 덮는 하부 금속막 패턴; 및
    상기 하부 금속막 패턴 상에 형성된 구 형태의 솔더 범프를 포함하는 것을 특징으로 하는 반도체 장치의 솔더 범프 구조체.
  7. 제 6 항에 있어서,
    상기 하부 금속막 패턴은 차례로 적층된 크롬막, 크롬과 구리의 합금막 및 구리막인 것을 특징으로 하는 반도체 장치의 솔더 범프 구조체.
  8. 제 6 항에 있어서,
    상기 그루브 및 완충막 고리는 적어도 한개 이상인 것을 특징으로 하는 반도체 장치의 솔더 범프 구조체.
KR1020010050994A 2001-08-23 2001-08-23 반도체 장치의 솔더 범프 구조체 및 그 형성 방법 KR20030016914A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010050994A KR20030016914A (ko) 2001-08-23 2001-08-23 반도체 장치의 솔더 범프 구조체 및 그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010050994A KR20030016914A (ko) 2001-08-23 2001-08-23 반도체 장치의 솔더 범프 구조체 및 그 형성 방법

Publications (1)

Publication Number Publication Date
KR20030016914A true KR20030016914A (ko) 2003-03-03

Family

ID=27720497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010050994A KR20030016914A (ko) 2001-08-23 2001-08-23 반도체 장치의 솔더 범프 구조체 및 그 형성 방법

Country Status (1)

Country Link
KR (1) KR20030016914A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348669B2 (en) 2005-01-28 2008-03-25 Samsung Electronics Co., Ltd. Bump structure of semiconductor device and method of manufacturing the same
US8120176B2 (en) 2009-03-13 2012-02-21 Samsung Electronics Co., Ltd. Semiconductor device having a conductive bump

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348669B2 (en) 2005-01-28 2008-03-25 Samsung Electronics Co., Ltd. Bump structure of semiconductor device and method of manufacturing the same
US8120176B2 (en) 2009-03-13 2012-02-21 Samsung Electronics Co., Ltd. Semiconductor device having a conductive bump

Similar Documents

Publication Publication Date Title
US7271466B2 (en) Semiconductor device with sidewall wiring
US6664129B2 (en) Integrated circuits and methods for their fabrication
US7919875B2 (en) Semiconductor device with recess portion over pad electrode
KR100540243B1 (ko) 반도체장치 및 그 제조방법
US5567981A (en) Bonding pad structure having an interposed rigid layer
KR100376357B1 (ko) 반도체장치
US7241679B2 (en) Method of manufacturing semiconductor device
US5668409A (en) Integrated circuit with edge connections and method
KR20070096016A (ko) 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
KR20090070916A (ko) 반도체 장치 및 그 제조방법
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP3823636B2 (ja) 半導体チップモジュール及びその製造方法
US7112881B2 (en) Semiconductor device
JPH03293740A (ja) 半導体装置の接続方法
KR20030016914A (ko) 반도체 장치의 솔더 범프 구조체 및 그 형성 방법
US9437457B2 (en) Chip package having a patterned conducting plate and method for forming the same
JP2008053406A (ja) 半導体装置およびその製造方法
KR100596764B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조방법
US11694904B2 (en) Substrate structure, and fabrication and packaging methods thereof
JP2000195887A (ja) 電子部品
US20080150108A1 (en) Semiconductor package and method for manufacturing same
KR20090087707A (ko) 반도체 디바이스 및 그 제조 방법
KR100331386B1 (ko) 웨이퍼 레벨 패키지
JPH10340923A (ja) 半導体装置の接続方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid