JP2005353679A - 半導体装置および半導体チップならびにそれらの製造方法 - Google Patents

半導体装置および半導体チップならびにそれらの製造方法 Download PDF

Info

Publication number
JP2005353679A
JP2005353679A JP2004170073A JP2004170073A JP2005353679A JP 2005353679 A JP2005353679 A JP 2005353679A JP 2004170073 A JP2004170073 A JP 2004170073A JP 2004170073 A JP2004170073 A JP 2004170073A JP 2005353679 A JP2005353679 A JP 2005353679A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
insulating resin
semiconductor device
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004170073A
Other languages
English (en)
Inventor
Toshiaki Shirouchi
俊昭 城内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004170073A priority Critical patent/JP2005353679A/ja
Publication of JP2005353679A publication Critical patent/JP2005353679A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Dicing (AREA)

Abstract

【課題】 パッケージの低背化および電気的絶縁性確保の要求を満足しつつ信頼性に優れた半導体装置および半導体チップならびにそれらの製造方法を提供する。
【解決手段】 半導体装置１は、複数の半導体チップを積層したチップスタック型のＳｉＰである。基材１０上には、半導体チップ１２（第１半導体チップ）および半導体チップ１４（第２半導体チップ）が順に積層されている。半導体チップ１４は、裏面から側面にかけて、半導体チップ１４はその外部から絶縁する絶縁性樹脂１６によって覆われている。かかる構成により、半導体チップ１４裏面のエッジ部が封止樹脂２４から受ける応力が緩和される。したがって、絶縁性樹脂１６の剥離等が抑制され、信頼性に優れた半導体装置１が実現されている。
【選択図】 図１

Description

本発明は、半導体装置および半導体チップ、ならびにそれらの製造方法に関するものである。
半導体装置の一つとして、複数の半導体チップ（ダイ）を積層スタックした状態でパッケージングされたＳｉＰ（System in Package）構造の半導体装置がある。このようなダイ積層型ＳｉＰパッケージを他の半導体装置と混載実装するためには、複数のダイを単層型のパッケージと同等のサイズに収めることが必要であり、それゆえパッケージの取付け高さの低背化が要求される。その一方で、パッケージ内部を構成するダイや金線等の導体間における電気的絶縁を確保することも求められる。
従来のダイ積層型ＳｉＰパッケージとしては、例えば特許文献１〜３に記載されたものがある。図４を参照しつつ、特許文献１に記載のダイ積層型ＳｉＰパッケージの構造を説明する。基材１００上に、第１半導体チップ１０１および第２半導体チップ１０２が順に積層されている。第２半導体チップ１０２の裏面すなわち第１半導体チップ１０１側の面には絶縁層１０３が形成されている。これにより、第１半導体チップ１０１および第１半導体チップ１０１用の金線１０４等から第２半導体チップを絶縁している。さらに、ダイボンド材等の接着層１０６によって、基材１００および第１半導体チップ１０１間、ならびに第１半導体チップ１０１および第２半導体チップ１０２間をそれぞれ接着している。また、チップ１０１，１０２は、それぞれ金線１０４，１０５によって基材１００と接続されている。積層されたチップ１０１，１０２は封止樹脂１０７によって全体が覆われ、基材の底面には外部端子１０８が形成されている。
特許文献２，３に記載されたパッケージにおいても、特許文献１と同様に、第２半導体チップの裏面側に設けられた絶縁性樹脂を介在させて、第１半導体チップ上に第２半導体チップが積層されている。
特開２００２−２２２９１３号公報 特開２０００−５８７４３号公報 特開平１１−２０４７２０号公報
しかしながら、図４に記載された半導体装置においては、第２半導体チップ１０２裏面のエッジ部が、直接に接している封止樹脂１０７から集中的に応力を受けることになる。それゆえ、当該エッジ部および絶縁層１０３の界面からの絶縁層１０３の剥離、あるいはチップ１０２の欠けやクラック等が生じ易くなり、これが従来の半導体装置の信頼性を低下させる要因となっていた。
このように、パッケージの低背化および電気的絶縁性確保の要求を満足しつつ、パッケージの信頼性の維持向上を実現することは非常に困難であった。
本発明は、上記課題に鑑みてなされたものであり、パッケージの低背化および電気的絶縁性確保の要求を満足しつつ信頼性に優れた半導体装置および半導体チップ、ならびにそれらの製造方法を提供することを目的とする。
上記課題を解決するために、本発明による半導体装置は、第１半導体チップと、第１半導体チップ上に積層され、第１半導体チップ側の第１の面と、第１の面と反対側の第２の面と、第１の面と第２の面とを接続する側面と、を有する第２半導体チップと、を備え、第２半導体チップは、第１の面から側面にかけて、当該第２半導体チップをその外部から電気的に絶縁する絶縁性樹脂によって覆われていることを特徴とする。
この半導体装置において、絶縁性樹脂は、第１の面（第１半導体チップ側の面）から側面にかけて形成されている。すなわち、第１の面のエッジ部（第１の面と側面との間の稜線部分）が上記絶縁性樹脂によって覆われる構成となっている。このため、当該エッジ部が封止樹脂から受ける応力が緩和される。したがって、絶縁性樹脂の剥離および第２半導体チップの欠け・クラック等が抑制され、信頼性に優れた半導体装置が実現される。
なお、本半導体装置においては、第１および第２の半導体チップの２つだけでなく、３つ以上の半導体チップが積層されていてもよい。
第２半導体チップは、第１の面と側面との間の稜線部分において面取りされていてもよい。これにより、エッジ部に加わる応力を一層緩和することができる。
本発明による半導体チップは、所定の回路が形成された第１の面と、第１の面と反対側の第２の面と、第１の面と第２の面とを接続する側面と、を有し、第２の面から側面にかけて、絶縁性樹脂によって覆われていることを特徴とする。この半導体チップにおいて、絶縁性樹脂は、第２の面（回路形成面と反対側の面）から側面にかけて形成されている。すなわち、第２の面のエッジ部（第２の面と側面との間の稜線部分）が上記絶縁性樹脂によって覆われる構成となっている。このため、この半導体チップをパッケージ化した半導体装置において、上記エッジ部が封止樹脂から受ける応力が緩和される。したがって、絶縁性樹脂の剥離および第２半導体チップの欠け・クラック等が抑制され、信頼性に優れた半導体装置が実現される。
上記半導体チップは、第２の面と側面との間の稜線部分が面取りされていてもよい。これにより、エッジ部に加わる応力を一層緩和することができる。
また、本発明による半導体装置の製造方法は、第１半導体チップと、第１の半導体チップ上に積層された第２半導体チップと、を備える半導体装置を製造する方法であって、ダイシング後に第２半導体チップとなる部分を含むとともに表面に所定の回路が形成されたウエハに、上記部分の縁部に沿って、ウエハの裏面から内部まで達する溝を形成する溝形成工程と、溝を埋めるとともにウエハの裏面を覆うように絶縁性樹脂を形成する絶縁性樹脂形成工程と、絶縁性樹脂が形成されたウエハを溝に沿って溝を貫通するようにダイシングすることにより、第２半導体チップを切り出すダイシング工程と、ダイシング工程において切り出された第２半導体チップを第１半導体チップ上に積層する積層工程と、を含むことを特徴とする。
この製造方法においては、絶縁性樹脂が形成された溝に沿ってダイシングしているため、裏面から側面にかけて絶縁性樹脂で覆われた第２半導体チップが得られる。したがって、この方法により得られる半導体装置においては、第２半導体チップ裏面のエッジ部が上記絶縁性樹脂によって覆われる構成となるため、当該エッジ部が封止樹脂から受ける応力が緩和される。したがって、信頼性に優れた半導体装置が実現される。
ダイシング工程においては、溝の略中央に沿ってダイシングを行ってもよい。これにより、溝に形成された絶縁性樹脂が、ウエハ上でダイシングラインを挟んで隣接していた複数のチップ間に均等に分与されることになる。したがって、１枚のウエハから複数の同一構造の半導体チップを効率良く得ることができる。
本発明による半導体チップの製造方法は、ダイシング後に半導体チップとなる部分を含むとともに表面に所定の回路が形成されたウエハに、上記部分の縁部に沿って、ウエハの裏面から内部まで達する溝を形成する溝形成工程と、溝を埋めるとともにウエハの裏面を覆うように絶縁性樹脂を形成する絶縁性樹脂形成工程と、絶縁性樹脂が形成されたウエハを溝に沿って溝を貫通するようにダイシングすることにより、半導体チップを切り出すダイシング工程と、を含むことを特徴とする。
この製造方法においては、絶縁性樹脂が形成された溝に沿ってダイシングしているため、裏面から側面にかけて絶縁性樹脂で覆われた半導体チップが得られる。すなわち、裏面のエッジ部が上記絶縁性樹脂によって覆われた半導体チップが得られる。このため、この半導体チップをパッケージ化した半導体装置において、上記エッジ部が封止樹脂から受ける応力が緩和される。したがって、信頼性に優れた半導体装置が実現される。
本発明によれば、パッケージの低背化および電気的絶縁性確保の要求を満足しつつ信頼性に優れた半導体装置および半導体チップならびにそれらの製造方法が実現される。
以下、図面を参照しつつ、本発明による半導体装置および半導体チップならびにそれらの製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
図１は、本発明による半導体装置および半導体チップの一実施形態を示す断面図である。半導体装置１は、形状および大きさが同一の半導体チップ（ダイ）を複数積層したチップスタック型のＳｉＰである。基材１０上には、半導体チップ１２（第１半導体チップ）および半導体チップ１４（第２半導体チップ）が順に積層されている。これらの半導体チップ１２，１４はそれぞれ、裏面（図中下側の面）から側面の一部にかけて絶縁性樹脂１６によって覆われている。すなわち、各半導体チップ１２，１４は、裏面の全面および側面の一部を含む下方エリアを包括するように絶縁性樹脂１６によって覆われている。この絶縁性樹脂１６は、半導体チップ１４をその外部から絶縁している。ここで、半導体チップ１４の外部とは、半導体チップ１２および半導体チップ１２用の金線１８等を指している。なお、絶縁性樹脂１６としては、低弾性樹脂を用いるのが好ましい。低弾性樹脂の具体例としては、エポキシ系樹脂、ポリイミド系樹脂、アクリル系樹脂またはシリコン系樹脂等が挙げられる。また、絶縁性樹脂１６の弾性率は、熱時（１００℃以上）弾性率として１０ＭＰａ以下であることが好ましい。
さらに、ダイボンド材等の接着層２２によって、基材１０および半導体チップ１２間、ならびに半導体チップ１２および半導体チップ１４間をそれぞれ接着している。ダイボンド材としては、例えばペースト材またはフィルム状ボンド材等が挙げられる。また、半導体チップ１２，１４は、それぞれ金線１８，２０によって基材１０と接続されている。これらの半導体チップ１２，１４は封止樹脂２４によって全体が覆われ、基材の底面には外部端子２６が形成されている。
図２は、半導体装置１の製造フローの一例を示す工程図である。半導体装置１の製造においては、まず表面３０ａに所定の回路が形成されたウエハ３０を準備する（図２（ａ））。このウエハ３０は、ダイシング後に半導体チップ１２，１４となる部分を含んでいる。図においては、半導体チップ１４に相当する部分が示されているものとする。次に、エッチング等により、ウエハ３０の裏面から内部まで達する溝３２を形成する（溝形成工程）（図２（ｂ））。本例では、ウエハ厚の半分程度の深さまで、ハーフカットにて切り込み溝を形成している。また、ウエハ３０における溝３２を形成する位置は、ダイ分割の際の個片分離部に相当する箇所、すなわちダイシング後に半導体チップとなる部分の縁部である。溝３２の幅は、ダイシングの際の切断幅よりも広く設定される。なお、後述するダイシング工程において、溝３２の中央（中心線）に沿ってダイシングが行われるように、溝３２の中心線を前記縁部に一致させることが好ましい。
続いて、溝３２を埋めるとともにウエハ３０裏面全体を覆うように、溝３２およびウエハ３０裏面に絶縁性樹脂１６を塗布供給する（絶縁性樹脂形成工程）（図２（ｃ））。そして、ウエハ３０を反転した後、溝３２に沿って溝３２を貫通するようにダイシングすることにより、個片ダイに分割する（ダイシング工程）（図２（ｄ））。以上により、絶縁性樹脂１６により被覆された半導体チップ１４が得られる（図２（ｅ））。さらに、得られた半導体チップ１４を半導体チップ１２上に積層し（積層工程）、その後、これらのチップ１２，１４全体を封止樹脂２４で覆うことにより、半導体装置１を得る。
本実施形態の効果を説明する。半導体装置１において、絶縁性樹脂１６は、半導体チップ１４の裏面から側面にかけて形成されている。すなわち、半導体チップ１４裏面のエッジ部が絶縁性樹脂１６によって覆われる構成となっている。このため、当該エッジ部が封止樹脂２４から受ける応力が緩和される。したがって、絶縁性樹脂１６の剥離および半導体チップ１４の欠け・クラック等が抑制され、信頼性に優れた半導体装置１が実現されている。
一方、特許文献１〜３に記載の半導体装置では、半導体チップの裏面にのみ絶縁性樹脂を設けているため、チップのエッジ部が封止樹脂に直接に接する構造となっている。それゆえ、エッジ部が封止樹脂から受ける応力が大きく、絶縁性樹脂の剥離およびチップの欠けやクラック等が発生し易くなっている。
さらに、半導体チップの裏面にのみ絶縁性樹脂を設ける構造では、次のような問題もある。すなわち、図４を例にとって説明すると、ダイを積層スタックする際、チップ１０１用の金線１０４がチップ１０２の裏面に対してある傾斜角をもって当接する場合、絶縁層１０３のエッジ部に局所的に力が加わる。すると、絶縁層１０３または金線１０４が変形し、それによりチップや金線等の導体間における電気的絶縁性の確保が困難となることがある。
これに対して、半導体装置１においては、裏面だけでなく側面の一部も絶縁性樹脂１６で覆っているため、チップ裏面のエッジ部にかかる応力を吸収緩和される。したがって、エッジ部に局所的に集中する応力を分散し、最大応力値の低下を図ることができる。また、下段金線（金線１８）がある傾斜角を有して上段ダイ（半導体チップ１４）裏面のエッジ部に接触する場合であっても、当該エッジ部が側面も含めて被覆された構造であるため、絶縁性樹脂１６または金線１８の変形を伴っても、電気的リーク不良の抑制を充分に図ることができる。
特に、本実施形態においては、半導体チップ１２についても半導体チップ１４と同様の構造、すなわち裏面から側面にかけて絶縁性樹脂１６で覆われた構造としているため、信頼性が一層向上している。
また、絶縁性樹脂１６として低弾性樹脂を用いた場合には、エッジ部に加わる応力を一層緩和することができる。
また、図２のダイシング工程において、溝３２の略中央に沿ってダイシングを行った場合、溝３２に形成された絶縁性樹脂１６が、ウエハ３０上でダイシングラインを挟んで隣接していた複数のチップ間に均等に分与されることになる。したがって、１枚のウエハ３０から複数の同一構造の半導体チップを効率良く得ることができる。
図３は、半導体装置１の変形例を示す断面図である。半導体装置１ａにおいて、半導体チップ１２，１４は、それぞれ裏面のエッジ部において面取りされている。絶縁性樹脂１６は、この面取りされた部分を包含するように形成されている。半導体装置１ａのその他の構成は、図１の半導体装置１と同様である。
かかる構成の半導体装置１ａにおいては、エッジ部が封止樹脂２４から受ける応力が、半導体装置１に比して一層緩和される。また、下段金線がエッジ部に接触する場合の電気的リーク不良に対しても、一層の抑制効果が得られる。したがって、半導体装置の更なる信頼性の向上を図ることができる。
本発明による半導体装置および半導体チップならびにそれらの製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態においては、形状および大きさが同一の半導体チップを複数積層する例を示したが、これらのチップの形状および大きさは相異なっていてもよい。また、２つの半導体チップを積層する例を示したが、３つ以上の半導体チップを積層してもよい。また、複数の半導体チップ同士は、フリップチップボンディングにより積層してもよい。
本発明による半導体装置および半導体チップの一実施形態を示す断面図である。 図１に示す半導体装置１の製造フローの一例を示す工程図である。 図１に示す半導体装置１の変形例を示す断面図である。 従来のダイ積層型ＳｉＰパッケージの構造を説明するための図である。
符号の説明
１ 半導体装置
１ａ 半導体装置
１０ 基材
１２，１４ 半導体チップ
１６ 絶縁性樹脂
１８，２０ 金線
２２ 接着層
２４ 封止樹脂
２６ 外部端子
３０ ウエハ
３２ 溝

Claims (7)

  1. 第１半導体チップと、
    前記第１半導体チップ上に積層され、前記第１半導体チップ側の第１の面と、前記第１の面と反対側の第２の面と、前記第１の面と前記第２の面とを接続する側面と、を有する第２半導体チップと、を備え、
    前記第２半導体チップは、前記第１の面から前記側面にかけて、当該第２半導体チップをその外部から電気的に絶縁する絶縁性樹脂によって覆われていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第２半導体チップは、前記第１の面と前記側面との間の稜線部分において面取りされている、半導体装置。
  3. 所定の回路が形成された第１の面と、
    前記第１の面と反対側の第２の面と、
    前記第１の面と前記第２の面とを接続する側面と、を有し、
    前記第２の面から前記側面にかけて、絶縁性樹脂によって覆われていることを特徴とする半導体チップ。
  4. 請求項３に記載の半導体チップにおいて、
    前記第２の面と前記側面との間の稜線部分が面取りされている、半導体チップ。
  5. 第１半導体チップと、前記第１半導体チップ上に積層された第２半導体チップと、を備える半導体装置を製造する方法であって、
    ダイシング後に前記第２半導体チップとなる部分を含むとともに表面に所定の回路が形成されたウエハに、前記部分の縁部に沿って、前記ウエハの裏面から内部まで達する溝を形成する溝形成工程と、
    前記溝を埋めるとともに前記ウエハの裏面を覆うように絶縁性樹脂を形成する絶縁性樹脂形成工程と、
    前記絶縁性樹脂が形成された前記ウエハを前記溝に沿って前記溝を貫通するようにダイシングすることにより、前記第２半導体チップを切り出すダイシング工程と、
    前記ダイシング工程において切り出された前記第２半導体チップを前記第１半導体チップ上に積層する積層工程と、
    を含むことを特徴とする半導体装置の製造方法。
  6. 請求項５に記載の半導体装置の製造方法において、
    前記ダイシング工程においては、前記溝の略中央に沿ってダイシングを行う、半導体装置の製造方法。
  7. 半導体チップを製造する方法であって、
    ダイシング後に前記半導体チップとなる部分を含むとともに表面に所定の回路が形成されたウエハに、前記部分の縁部に沿って、前記ウエハの裏面から内部まで達する溝を形成する溝形成工程と、
    前記溝を埋めるとともに前記ウエハの裏面を覆うように絶縁性樹脂を形成する絶縁性樹脂形成工程と、
    前記絶縁性樹脂が形成された前記ウエハを前記溝に沿って前記溝を貫通するようにダイシングすることにより、前記半導体チップを切り出すダイシング工程と、
    を含むことを特徴とする半導体チップの製造方法。
JP2004170073A 2004-06-08 2004-06-08 半導体装置および半導体チップならびにそれらの製造方法 Pending JP2005353679A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004170073A JP2005353679A (ja) 2004-06-08 2004-06-08 半導体装置および半導体チップならびにそれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004170073A JP2005353679A (ja) 2004-06-08 2004-06-08 半導体装置および半導体チップならびにそれらの製造方法

Publications (1)

Publication Number Publication Date
JP2005353679A true JP2005353679A (ja) 2005-12-22

Family

ID=35587913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004170073A Pending JP2005353679A (ja) 2004-06-08 2004-06-08 半導体装置および半導体チップならびにそれらの製造方法

Country Status (1)

Country Link
JP (1) JP2005353679A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397052B2 (en) 2013-08-14 2016-07-19 Samsung Electronics Co., Ltd. Semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397052B2 (en) 2013-08-14 2016-07-19 Samsung Electronics Co., Ltd. Semiconductor package

Similar Documents

Publication Publication Date Title
JP5529371B2 (ja) 半導体装置及びその製造方法
JP3903214B2 (ja) 積層型半導体チップパッケージ及びその製造方法
KR100324333B1 (ko) 적층형 패키지 및 그 제조 방법
JP4322844B2 (ja) 半導体装置および積層型半導体装置
WO2007026392A1 (ja) 半導体装置およびその製造方法
KR20030075860A (ko) 반도체 칩 적층 구조 및 적층 방법
KR20020072145A (ko) 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
JP2009026969A (ja) 積層型半導体装置及びその製造方法
JP2008227068A (ja) 半導体装置およびその製造方法
JP2010080752A (ja) 半導体装置の製造方法
JP2015177061A (ja) 半導体装置の製造方法および半導体装置
JP2021048195A (ja) 半導体装置及び半導体装置の製造方法
JP5358089B2 (ja) 半導体装置
TWI407540B (zh) 具矽通道之多晶片堆疊結構及其製法
JPH11224867A (ja) 半導体チップ及び半導体チップモジュールの製造方法
JP2004193363A (ja) 半導体装置及びその製造方法
US9349680B2 (en) Chip arrangement and method of manufacturing the same
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
JP2007214238A (ja) 半導体装置およびその製造方法
JP6142800B2 (ja) 半導体装置及びその製造方法
TWI409933B (zh) 晶片堆疊封裝結構及其製法
JP2010087403A (ja) 半導体装置
JP2005353679A (ja) 半導体装置および半導体チップならびにそれらの製造方法
US10510683B2 (en) Packaging structures for metallic bonding based opto-electronic device and manufacturing methods thereof
TW201037793A (en) Cavity chip package structure and package-on-package using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090414