JP3903214B2 - 積層型半導体チップパッケージ及びその製造方法 - Google Patents
積層型半導体チップパッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP3903214B2 JP3903214B2 JP07568998A JP7568998A JP3903214B2 JP 3903214 B2 JP3903214 B2 JP 3903214B2 JP 07568998 A JP07568998 A JP 07568998A JP 7568998 A JP7568998 A JP 7568998A JP 3903214 B2 JP3903214 B2 JP 3903214B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- insulating
- layer
- insulating material
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16108—Disposition the bump connector not being orthogonal to the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、積層型半導体チップと積層型半導体チップパッケージ及びその製造方法に係るもので、特に、大容量の半導体チップパッケージに適合可能な３次元的半導体チップの積層技術に関する。
【０００２】
【従来の技術】
一般に、３次元的半導体チップの積層技術は、大容量で小型の半導体チップパッケージを構成するための核心的な技術であって、例えば、米国特許第5104820号及び米国特許第5279991 号に開示されている。従来、このような３次元的半導体チップの積層技術は、図１１に示すように、ウェーハ状態で各半導体チップ１１上に形成された複数のパッド１２を、導電性配線１３を用いて前記半導体チップ１１の側方に再配列してパッド１４を形成し、積層型半導体チップ間を電気的に連結していた。そして、前記パッド１２を再配列するためには前記半導体チップ１１に隣接した他の半導体チップの面積を利用しなければならなかった。
【０００３】
更に、前記再配列された半導体チップ１１をウェーハ状態で単一チップに分離した後、該分離されたチップを積層してモジュールの形態に構成し、その後該構成物の側面を絶縁していた。
即ち、この場合、前述のようにパッドの再配列された半導体チップを複数層に積層したモジュールの状態で、前記配線の先端を除いたシリコンチップの側面を食刻し、該食刻部位にポリマー絶縁物質を充填して各半導体チップの側面を絶縁する必要があった。しかし、このような側面絶縁工程はウェーハ状態で行わずに、各積層型半導体チップのモジュール状態で行うようになっていた。
【０００４】
【発明が解決しようとする課題】
然るに、このような従来の３次元的半導体チップの積層技術は、１）多くの工程が単位別に積層された半導体チップモジュールの状態で行われるため、一般のウェーハ工程の技術をそのまま適用することができなく、２）半導体チップの側面にパッドを再配列し積層された半導体チップ間を絶縁させるときは周辺の半導体チップの面積を利用するようになって煩雑であり、３）側面に再配列されたパッドを絶縁するために半導体チップの食刻及び絶縁ポリマーの塗布を施す必要があり、全体の工程が複雑になって製品の原価が上昇するという欠点があった。
【０００５】
又、前記米国特許第５２７９９９１号に開示された３次元的半導体チップの積層技術は、半導体チップの側面にパッドが再配列された複数の半導体チップを積層して大きい単位のモジュールに作った後、それらモジュールの側面を絶縁し、該半導体チップモジュールを再び小さい単位の積層半導体チップモジュールに分離するようになっているので、多くの工程がモジュール別に行われ、一般のウェーハ技術をそのまま適用することができなく、工程が煩雑になって、追加的な装置を必要とするという問題点があった。
【０００６】
そこで、本発明の目的は、ウェーハ状態で各半導体チップの側面を絶縁し、該側面の絶縁された各半導体チップを積層した後、各パッド間の電気的連結を簡単に行い得る積層型半導体チップと積層型半導体チップパッケージ及びその製造方法を提供しようとするものである。
【０００７】
【課題を解決するための手段】
このような目的を達成するため、本発明に係る請求項１記載の積層型半導体チップは、上面に複数のパッドが形成された半導体チップと、該半導体チップの側面及び上面を囲む第１絶縁層と、該第１絶縁層の上面に形成された第２絶縁層と、該第２絶縁層の上面にパターニングされるとともに、前記半導体チップ上面の各パッドと電気的に連結し、前記半導体チップの側方側に延長形成されることによって前記各パッドを半導体チップの側方側に再配列させる金属配線と、該金属配線の上面に形成された第３絶縁層と、該第３絶縁層の上面に形成された第４絶縁層と、から構成された積層型半導体チップを備え、該積層型半導体チップが絶縁性両面接着部材を介して複数の層に積層形成された積層型半導体チップモジュールと、該積層型半導体チップモジュールの側面に形成された外部端子パッドと、該外部端子パッドの表面に形成されたソルダーボールと、を包含して構成され、前記金属配線が、Ｔｉ／Ａｌ層にて形成され、前記絶縁性両面接着部材が、ポリイミド膜にエポキシ樹脂を塗布してなり、前記外部端子パッドが、Ｔｉ／Ｃｕ／Ｎｉ／Ａｕ層にて形成されることを特徴とする。
【００１１】
更に、本発明に係る請求項２記載の積層型半導体チップパッケージの製造方法は、ウェーハの上面に形成された各半導体チップ分離線に沿って溝部を形成する工程と、該溝部内に第１絶縁物質を充填し平坦化することにより第１絶縁物質層を形成する工程と、該第１絶縁物質層上に第２絶縁物質層を形成する工程と、これら第１絶縁物質層、及び第２絶縁物質層内に前記半導体チップ上面に形成されたパッドが露出されるようにするビアホールを形成する工程と、前記第２絶縁物質層上に第１導電物質層としての複数の金属配線をパターニングにより形成する工程と、前記第１導電物質層上に第３絶縁物質層を塗布する工程と、該第３絶縁物質層上に第４絶縁物質層を塗布する工程と、前記溝部内に充填された第１絶縁物質が露出するまで前記ウェーハ下面を研磨する工程と、前記半導体チップ分離線に沿って前記ウェーハを切断し、夫々分離する工程と、それら分離された積層型半導体チップを絶縁性両面接着部材を介して複数の層に積層する工程と、該積層された積層型半導体チップの側面に第２導電物質をパターニングにより塗布することにより外部端子パッドを形成する工程と、前記外部端子パッド上にソルダーボールを付着する工程と、を順次行うことを特徴とする。
【００１２】
請求項３記載の積層型半導体チップパッケージの製造方法は、前記溝部が、前記ウェーハの厚さの２／３深さの断面Ｖ字状に形成されることを特徴とする。請求項４記載の積層型半導体チップパッケージの製造方法は、前記溝部が、ＫＯＨを用いた食刻法により形成されることを特徴とする。
【００１３】
請求項５記載の積層型半導体チップパッケージの製造方法は、前記溝部が、４５°のダイアモンド傾斜切断法を用いて形成されることを特徴とする。請求項６記載の積層型半導体チップパッケージの製造方法は、前記金属配線が、Ｔｉ／Ａｌ層にて形成されることを特徴とする。請求項７記載の積層型半導体チップパッケージの製造方法は、前記絶縁性両面接着部材が、ポリイミド膜にエポキシ樹脂を塗布してなることを特徴とする。
【００１４】
請求項８記載の積層型半導体チップパッケージの製造方法は、前記外部端子パッドが、Ｔｉ／Ｃｕ／Ｎｉ／Ａｕ層にて形成されることを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
本発明に係る積層半導体チップにおいては、図１に示すように、上面に複数のパッド２１ａが形成された半導体チップ２１と、該半導体チップ２１の側面及び上面を囲む第１絶縁層２２と、該第１絶縁層２２の上面に形成された第２絶縁層２３と、該第２絶縁層２３の上面にパターニングされるとともに、前記半導体チップ上面の各パッド２１ａと電気的に連結し、前記半導体チップ２１の側方側に延長形成されることによって前記各パッド２１ａを半導体チップ２１の側方側に再配列させる金属配線２４と、該金属配線２４の上面に形成された第３絶縁層２５と、該第３絶縁層２５の上面に形成された第４絶縁層２６と、から構成されている。
【００１６】
前記第１絶縁層２２は、ガラス転移温度Ｔｇが２５０℃程度の熱可塑性ポリマー接着剤であるサーモエテルイミド（thermoetherimide）からなり、該サーモエテルイミドとしてはウルテム（ultem ）を用いるのが好ましい。
更に、前記第２絶縁層２３はポリイミド系の物質のカップトン（kapton）膜から成るのが好ましい。又、前記金属配線２４は、Ｔｉ／２μｍＡｌ層にて形成するのが好ましいが、この場合、該Ａｌが主配線層となり、Ｔｉは前記Ａｌと第２絶縁層２３との接着力を向上させる補助配線層となる。
【００１７】
図２は本発明に係る半導体チップパッケージの縦断面図で、図３は図２の側面図である。図示のように、図１で示された積層型半導体チップ２０が、ポリイミド膜にエポキシ樹脂を塗布した絶縁性両面接着部材３１を介して複数の層に積層されている。
そして、前記積層型半導体チップ２０の側面に露出された前記各金属配線２４間は、設計者の意図に従って形成された複数の導電性金属配線３３により電気的に連結されている。ここで、該金属配線３３は外部端子パッド３３を成すものであり、該各外部端子パッド３３の表面には外部端子となるソルダーボール３５が付着されている。
【００１８】
尚、前記外部端子パッド３３はＴｉ／Ｃｕ／Ｎｉ／Ａｕ層から成っており、前記Ｔｉは接着力を向上する役割をし、前記Ｃｕ層は主配線層、Ｎｉ／Ａｕは前記ソルダーボール３５の接着力を向上させる役割をする。
以下、図４〜図７を用いて本発明の積層半導体チップパッケージの製造方法を説明する。
【００１９】
先ず、図４（Ａ）に示すように、ウェーハ５０の上面に形成された各半導体チップ５１の分離線（図示されず）に沿ってＶ字状の溝部５２を形成する。この時、溝部５２は約３００μｍの深さ及び約１０００μｍの幅に形成するのが好ましい。
また、前記溝部５２はＫＯＨを用いた食刻法又は４５°のダイアモンド傾斜切断法を用いてウェーハ５０の厚さの約２／３深さに形成してもよい。尚、符号５１ａは各半導体チップ５１に形成されたパッドを示す。
【００２０】
次いで、図４（Ｂ）に示すように、前記溝部５２内に第１絶縁物質５３を充填する。この時、該第１絶縁物質５３はガラス転移温度Ｔｇが２５０℃程度の熱可塑性ポリマー接着物質であるサーモエテルイミドを気泡のないように連続して塗布するのが好ましい。尚、前記サーモエテルイミドとしてウルテムを用いてもよい。
【００２１】
次いで、図４（Ｃ）に示すように、それら全ての構造物上に前記第１絶縁物質５３と同様な絶縁性物質５４を塗布し、回転（spining ）法により平坦化させ、その後前記絶縁性物質５４上に第２絶縁物質層５５を形成する。該第２絶縁物質層５５の材質はポリイミド系列のカップトン膜を用いるのが好ましい。
次いで、図５（Ｄ）に示すように、それら絶縁物質層５４、５５に各半導体チップ５１のパッド５１ａが露出するようにビアホール５６を穿孔形成し、それら全ての構造物上にＴｉ／Ａｌ（２μｍ）層となる第１導電物質層５７を形成する。その後、該第１導電物質層５７をパターニングして前記パッド５１ａを各半導体チップ５１の側面に電気的に再配列するための複数の金属配線５７を形成する。
【００２２】
従って、該金属配線５７の一端は前記ビアホール５６内の前記パッド５１ａに夫々連結され、他端は各半導体チップ５１の側方側に延長形成するようにパターニングされている。これにより、後工程で各半導体チップ５１別に分離するとき、各半導体チップ５１の上面中央に配列形成された前記パッド５１ａが該半導体チップ５１の側面に電気的に再配列されるようになる。
【００２３】
次いで、図５（Ｅ）に示すように、それら全ての構造物上に前記第１絶縁物質層５３と同様な物質の第３絶縁物質層５８を塗布し、該第３絶縁物質層５８上に前記第２絶縁物質層５５と同様な物質の第４絶縁物質層５９を形成する。
次いで、図５（Ｆ）に示すように、ウェーハ５０の下面を研磨することにより除去する。即ち、研磨工程により前記第１絶縁物質５３の下部のウェーハ５０の下面が研磨されて、該第１絶縁物質５３の下面が完全に露出されるまで除去される。すると、相互隣接するチップ５１間は前記第１絶縁物質５３により電気的に絶縁された状態になる。
【００２４】
次いで、図６（Ｇ）に示すように、ダイアモンド切断機（図示せず）により、前記チップ分離線である溝部５２内に充填された第１絶縁物質５３の中心線に沿ってウェーハ５０を切断し、個々に分離された単一半導体チップ５１を作る。
このように作られた半導体チップ５１は、その側面が前記第１絶縁物質５３により完全に絶縁されており、前記パッド５１ａが金属配線５７により側方側に再配列された積層型半導体チップ６０とされ、図１に示した積層型半導体チップ２０と同様な構造となる。
【００２５】
次いで、図６（Ｈ）及び図５に示すように、絶縁性両面接着部材６５を介在して各積層型半導体チップ６０を整列した後、熱及び圧力を加えて複数層に積層する。即ち、図６（Ｇ）に示した積層型半導体チップ６０を整列して四つの層に積層する。この場合、前記絶縁性両面接着部材６５の材質は、ポリイミド膜にエポキシ樹脂を塗布した絶縁性両面接着部材を用いることが好ましい。
【００２６】
その後、すべての構造物の側面を微細に研磨し、前記積層型半導体チップ６０の側面に食み出した前記接着樹脂を除去することによって、後工程である第２導電物質７０の塗布工程を容易にする。
次いで、図７（Ｉ）及び図９に示すように、四つの層に積層された積層型半導体チップ６０の側面にＴｉ／Ｃｕ／Ｎｉ／Ａｕから成る第２導電物質層７０を形成する。この際、該第２導電物質層７０をパターニングして、前記各積層型半導体チップ６０の側面に露出された前記金属配線５７を相互電気的に連結又は独立させる外部端子パッド７０ａ，７０ｂを夫々形成する。即ち、前記金属配線５７により側方側に再配列されたパッド５１ａを、相互電気的に連結する外部端子パッド７０ａと、独立的に分離された外部端子パッド７０ｂとを形成する。
【００２７】
次いで、図７（Ｊ）及び図７に示すように、前記各外部端子パッド７０ａ、７０ｂ上にソルダーボール７５を付着することによりボールグリドアレイ（ball grid array ：ＢＧＡ）形態の３次元的積層半導体チップパッケージを形成する。以上で、本実施形態に係る積層型半導体チップパッケージの製造工程を終了する。
【００２８】
【発明の効果】
以上説明したように、本発明に係る積層型半導体チップパッケージ及びその製造方法によれば、大部分の工程がウェーハ状態で進行されるため、一般のウェーハ工程技術を適用することが容易で、製造工程が単純化される。
【００２９】
また、請求項１記載の積層型半導体チップパッケージによれば、上記の効果に加え、側面が絶縁された個々の半導体チップを積層してパッケージングするため、従来の半導体チップを積層した後側面を絶縁する技術に比べ工程が容易で単純化される。更に、請求項１記載の発明によれば、パッドを半導体チップの側面に再配列した後絶縁するとき、隣接する半導体チップの面積を利用しないので、従来よりも収率が向上して半導体チップの大きさを小型化し得るという効果がある。
【図面の簡単な説明】
【図１】本発明に係る積層型半導体チップの縦断面図である。
【図２】本発明に係る積層型半導体チップパッケージの縦断面図である。
【図３】本発明に係る積層型半導体チップパッケージの側面図である。
【図４】本発明に係る積層型半導体チップパッケージの製造工程を示す縦断面図である。
【図５】本発明に係る積層型半導体チップパッケージの製造工程を示す縦断面図である。
【図６】本発明に係る積層型半導体チップパッケージの製造工程を示す縦断面図である。
【図７】本発明に係る積層型半導体チップパッケージの製造工程を示す縦断面図である。
【図８】図６（Ｈ）の側面図である。
【図９】図７（Ｉ）の側面図である。
【図１０】図７（Ｊ）の側面図である。
【図１１】従来の３次元的半導体チップの積層技術におけるパッドの側面再配列を説明するための平面図である。
【符号の説明】
２０、６０：積層型半導体チップ
２１、５１：半導体チップ
２１ａ，５１ａ：パッド
２２、５３、５４：第１絶縁物質層
２３、５５：第２絶縁物質層
２４、５７：金属配線
２５、５８：第３絶縁物質層
２６、５９：第４絶縁物質層
３１、６５：絶縁性両面接着部材
３３、７０ａ，７０ｂ：外部端子パッド
３５、７５：ソルダーボール
【発明の属する技術分野】
本発明は、積層型半導体チップと積層型半導体チップパッケージ及びその製造方法に係るもので、特に、大容量の半導体チップパッケージに適合可能な３次元的半導体チップの積層技術に関する。
【０００２】
【従来の技術】
一般に、３次元的半導体チップの積層技術は、大容量で小型の半導体チップパッケージを構成するための核心的な技術であって、例えば、米国特許第5104820号及び米国特許第5279991 号に開示されている。従来、このような３次元的半導体チップの積層技術は、図１１に示すように、ウェーハ状態で各半導体チップ１１上に形成された複数のパッド１２を、導電性配線１３を用いて前記半導体チップ１１の側方に再配列してパッド１４を形成し、積層型半導体チップ間を電気的に連結していた。そして、前記パッド１２を再配列するためには前記半導体チップ１１に隣接した他の半導体チップの面積を利用しなければならなかった。
【０００３】
更に、前記再配列された半導体チップ１１をウェーハ状態で単一チップに分離した後、該分離されたチップを積層してモジュールの形態に構成し、その後該構成物の側面を絶縁していた。
即ち、この場合、前述のようにパッドの再配列された半導体チップを複数層に積層したモジュールの状態で、前記配線の先端を除いたシリコンチップの側面を食刻し、該食刻部位にポリマー絶縁物質を充填して各半導体チップの側面を絶縁する必要があった。しかし、このような側面絶縁工程はウェーハ状態で行わずに、各積層型半導体チップのモジュール状態で行うようになっていた。
【０００４】
【発明が解決しようとする課題】
然るに、このような従来の３次元的半導体チップの積層技術は、１）多くの工程が単位別に積層された半導体チップモジュールの状態で行われるため、一般のウェーハ工程の技術をそのまま適用することができなく、２）半導体チップの側面にパッドを再配列し積層された半導体チップ間を絶縁させるときは周辺の半導体チップの面積を利用するようになって煩雑であり、３）側面に再配列されたパッドを絶縁するために半導体チップの食刻及び絶縁ポリマーの塗布を施す必要があり、全体の工程が複雑になって製品の原価が上昇するという欠点があった。
【０００５】
又、前記米国特許第５２７９９９１号に開示された３次元的半導体チップの積層技術は、半導体チップの側面にパッドが再配列された複数の半導体チップを積層して大きい単位のモジュールに作った後、それらモジュールの側面を絶縁し、該半導体チップモジュールを再び小さい単位の積層半導体チップモジュールに分離するようになっているので、多くの工程がモジュール別に行われ、一般のウェーハ技術をそのまま適用することができなく、工程が煩雑になって、追加的な装置を必要とするという問題点があった。
【０００６】
そこで、本発明の目的は、ウェーハ状態で各半導体チップの側面を絶縁し、該側面の絶縁された各半導体チップを積層した後、各パッド間の電気的連結を簡単に行い得る積層型半導体チップと積層型半導体チップパッケージ及びその製造方法を提供しようとするものである。
【０００７】
【課題を解決するための手段】
このような目的を達成するため、本発明に係る請求項１記載の積層型半導体チップは、上面に複数のパッドが形成された半導体チップと、該半導体チップの側面及び上面を囲む第１絶縁層と、該第１絶縁層の上面に形成された第２絶縁層と、該第２絶縁層の上面にパターニングされるとともに、前記半導体チップ上面の各パッドと電気的に連結し、前記半導体チップの側方側に延長形成されることによって前記各パッドを半導体チップの側方側に再配列させる金属配線と、該金属配線の上面に形成された第３絶縁層と、該第３絶縁層の上面に形成された第４絶縁層と、から構成された積層型半導体チップを備え、該積層型半導体チップが絶縁性両面接着部材を介して複数の層に積層形成された積層型半導体チップモジュールと、該積層型半導体チップモジュールの側面に形成された外部端子パッドと、該外部端子パッドの表面に形成されたソルダーボールと、を包含して構成され、前記金属配線が、Ｔｉ／Ａｌ層にて形成され、前記絶縁性両面接着部材が、ポリイミド膜にエポキシ樹脂を塗布してなり、前記外部端子パッドが、Ｔｉ／Ｃｕ／Ｎｉ／Ａｕ層にて形成されることを特徴とする。
【００１１】
更に、本発明に係る請求項２記載の積層型半導体チップパッケージの製造方法は、ウェーハの上面に形成された各半導体チップ分離線に沿って溝部を形成する工程と、該溝部内に第１絶縁物質を充填し平坦化することにより第１絶縁物質層を形成する工程と、該第１絶縁物質層上に第２絶縁物質層を形成する工程と、これら第１絶縁物質層、及び第２絶縁物質層内に前記半導体チップ上面に形成されたパッドが露出されるようにするビアホールを形成する工程と、前記第２絶縁物質層上に第１導電物質層としての複数の金属配線をパターニングにより形成する工程と、前記第１導電物質層上に第３絶縁物質層を塗布する工程と、該第３絶縁物質層上に第４絶縁物質層を塗布する工程と、前記溝部内に充填された第１絶縁物質が露出するまで前記ウェーハ下面を研磨する工程と、前記半導体チップ分離線に沿って前記ウェーハを切断し、夫々分離する工程と、それら分離された積層型半導体チップを絶縁性両面接着部材を介して複数の層に積層する工程と、該積層された積層型半導体チップの側面に第２導電物質をパターニングにより塗布することにより外部端子パッドを形成する工程と、前記外部端子パッド上にソルダーボールを付着する工程と、を順次行うことを特徴とする。
【００１２】
請求項３記載の積層型半導体チップパッケージの製造方法は、前記溝部が、前記ウェーハの厚さの２／３深さの断面Ｖ字状に形成されることを特徴とする。請求項４記載の積層型半導体チップパッケージの製造方法は、前記溝部が、ＫＯＨを用いた食刻法により形成されることを特徴とする。
【００１３】
請求項５記載の積層型半導体チップパッケージの製造方法は、前記溝部が、４５°のダイアモンド傾斜切断法を用いて形成されることを特徴とする。請求項６記載の積層型半導体チップパッケージの製造方法は、前記金属配線が、Ｔｉ／Ａｌ層にて形成されることを特徴とする。請求項７記載の積層型半導体チップパッケージの製造方法は、前記絶縁性両面接着部材が、ポリイミド膜にエポキシ樹脂を塗布してなることを特徴とする。
【００１４】
請求項８記載の積層型半導体チップパッケージの製造方法は、前記外部端子パッドが、Ｔｉ／Ｃｕ／Ｎｉ／Ａｕ層にて形成されることを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
本発明に係る積層半導体チップにおいては、図１に示すように、上面に複数のパッド２１ａが形成された半導体チップ２１と、該半導体チップ２１の側面及び上面を囲む第１絶縁層２２と、該第１絶縁層２２の上面に形成された第２絶縁層２３と、該第２絶縁層２３の上面にパターニングされるとともに、前記半導体チップ上面の各パッド２１ａと電気的に連結し、前記半導体チップ２１の側方側に延長形成されることによって前記各パッド２１ａを半導体チップ２１の側方側に再配列させる金属配線２４と、該金属配線２４の上面に形成された第３絶縁層２５と、該第３絶縁層２５の上面に形成された第４絶縁層２６と、から構成されている。
【００１６】
前記第１絶縁層２２は、ガラス転移温度Ｔｇが２５０℃程度の熱可塑性ポリマー接着剤であるサーモエテルイミド（thermoetherimide）からなり、該サーモエテルイミドとしてはウルテム（ultem ）を用いるのが好ましい。
更に、前記第２絶縁層２３はポリイミド系の物質のカップトン（kapton）膜から成るのが好ましい。又、前記金属配線２４は、Ｔｉ／２μｍＡｌ層にて形成するのが好ましいが、この場合、該Ａｌが主配線層となり、Ｔｉは前記Ａｌと第２絶縁層２３との接着力を向上させる補助配線層となる。
【００１７】
図２は本発明に係る半導体チップパッケージの縦断面図で、図３は図２の側面図である。図示のように、図１で示された積層型半導体チップ２０が、ポリイミド膜にエポキシ樹脂を塗布した絶縁性両面接着部材３１を介して複数の層に積層されている。
そして、前記積層型半導体チップ２０の側面に露出された前記各金属配線２４間は、設計者の意図に従って形成された複数の導電性金属配線３３により電気的に連結されている。ここで、該金属配線３３は外部端子パッド３３を成すものであり、該各外部端子パッド３３の表面には外部端子となるソルダーボール３５が付着されている。
【００１８】
尚、前記外部端子パッド３３はＴｉ／Ｃｕ／Ｎｉ／Ａｕ層から成っており、前記Ｔｉは接着力を向上する役割をし、前記Ｃｕ層は主配線層、Ｎｉ／Ａｕは前記ソルダーボール３５の接着力を向上させる役割をする。
以下、図４〜図７を用いて本発明の積層半導体チップパッケージの製造方法を説明する。
【００１９】
先ず、図４（Ａ）に示すように、ウェーハ５０の上面に形成された各半導体チップ５１の分離線（図示されず）に沿ってＶ字状の溝部５２を形成する。この時、溝部５２は約３００μｍの深さ及び約１０００μｍの幅に形成するのが好ましい。
また、前記溝部５２はＫＯＨを用いた食刻法又は４５°のダイアモンド傾斜切断法を用いてウェーハ５０の厚さの約２／３深さに形成してもよい。尚、符号５１ａは各半導体チップ５１に形成されたパッドを示す。
【００２０】
次いで、図４（Ｂ）に示すように、前記溝部５２内に第１絶縁物質５３を充填する。この時、該第１絶縁物質５３はガラス転移温度Ｔｇが２５０℃程度の熱可塑性ポリマー接着物質であるサーモエテルイミドを気泡のないように連続して塗布するのが好ましい。尚、前記サーモエテルイミドとしてウルテムを用いてもよい。
【００２１】
次いで、図４（Ｃ）に示すように、それら全ての構造物上に前記第１絶縁物質５３と同様な絶縁性物質５４を塗布し、回転（spining ）法により平坦化させ、その後前記絶縁性物質５４上に第２絶縁物質層５５を形成する。該第２絶縁物質層５５の材質はポリイミド系列のカップトン膜を用いるのが好ましい。
次いで、図５（Ｄ）に示すように、それら絶縁物質層５４、５５に各半導体チップ５１のパッド５１ａが露出するようにビアホール５６を穿孔形成し、それら全ての構造物上にＴｉ／Ａｌ（２μｍ）層となる第１導電物質層５７を形成する。その後、該第１導電物質層５７をパターニングして前記パッド５１ａを各半導体チップ５１の側面に電気的に再配列するための複数の金属配線５７を形成する。
【００２２】
従って、該金属配線５７の一端は前記ビアホール５６内の前記パッド５１ａに夫々連結され、他端は各半導体チップ５１の側方側に延長形成するようにパターニングされている。これにより、後工程で各半導体チップ５１別に分離するとき、各半導体チップ５１の上面中央に配列形成された前記パッド５１ａが該半導体チップ５１の側面に電気的に再配列されるようになる。
【００２３】
次いで、図５（Ｅ）に示すように、それら全ての構造物上に前記第１絶縁物質層５３と同様な物質の第３絶縁物質層５８を塗布し、該第３絶縁物質層５８上に前記第２絶縁物質層５５と同様な物質の第４絶縁物質層５９を形成する。
次いで、図５（Ｆ）に示すように、ウェーハ５０の下面を研磨することにより除去する。即ち、研磨工程により前記第１絶縁物質５３の下部のウェーハ５０の下面が研磨されて、該第１絶縁物質５３の下面が完全に露出されるまで除去される。すると、相互隣接するチップ５１間は前記第１絶縁物質５３により電気的に絶縁された状態になる。
【００２４】
次いで、図６（Ｇ）に示すように、ダイアモンド切断機（図示せず）により、前記チップ分離線である溝部５２内に充填された第１絶縁物質５３の中心線に沿ってウェーハ５０を切断し、個々に分離された単一半導体チップ５１を作る。
このように作られた半導体チップ５１は、その側面が前記第１絶縁物質５３により完全に絶縁されており、前記パッド５１ａが金属配線５７により側方側に再配列された積層型半導体チップ６０とされ、図１に示した積層型半導体チップ２０と同様な構造となる。
【００２５】
次いで、図６（Ｈ）及び図５に示すように、絶縁性両面接着部材６５を介在して各積層型半導体チップ６０を整列した後、熱及び圧力を加えて複数層に積層する。即ち、図６（Ｇ）に示した積層型半導体チップ６０を整列して四つの層に積層する。この場合、前記絶縁性両面接着部材６５の材質は、ポリイミド膜にエポキシ樹脂を塗布した絶縁性両面接着部材を用いることが好ましい。
【００２６】
その後、すべての構造物の側面を微細に研磨し、前記積層型半導体チップ６０の側面に食み出した前記接着樹脂を除去することによって、後工程である第２導電物質７０の塗布工程を容易にする。
次いで、図７（Ｉ）及び図９に示すように、四つの層に積層された積層型半導体チップ６０の側面にＴｉ／Ｃｕ／Ｎｉ／Ａｕから成る第２導電物質層７０を形成する。この際、該第２導電物質層７０をパターニングして、前記各積層型半導体チップ６０の側面に露出された前記金属配線５７を相互電気的に連結又は独立させる外部端子パッド７０ａ，７０ｂを夫々形成する。即ち、前記金属配線５７により側方側に再配列されたパッド５１ａを、相互電気的に連結する外部端子パッド７０ａと、独立的に分離された外部端子パッド７０ｂとを形成する。
【００２７】
次いで、図７（Ｊ）及び図７に示すように、前記各外部端子パッド７０ａ、７０ｂ上にソルダーボール７５を付着することによりボールグリドアレイ（ball grid array ：ＢＧＡ）形態の３次元的積層半導体チップパッケージを形成する。以上で、本実施形態に係る積層型半導体チップパッケージの製造工程を終了する。
【００２８】
【発明の効果】
以上説明したように、本発明に係る積層型半導体チップパッケージ及びその製造方法によれば、大部分の工程がウェーハ状態で進行されるため、一般のウェーハ工程技術を適用することが容易で、製造工程が単純化される。
【００２９】
また、請求項１記載の積層型半導体チップパッケージによれば、上記の効果に加え、側面が絶縁された個々の半導体チップを積層してパッケージングするため、従来の半導体チップを積層した後側面を絶縁する技術に比べ工程が容易で単純化される。更に、請求項１記載の発明によれば、パッドを半導体チップの側面に再配列した後絶縁するとき、隣接する半導体チップの面積を利用しないので、従来よりも収率が向上して半導体チップの大きさを小型化し得るという効果がある。
【図面の簡単な説明】
【図１】本発明に係る積層型半導体チップの縦断面図である。
【図２】本発明に係る積層型半導体チップパッケージの縦断面図である。
【図３】本発明に係る積層型半導体チップパッケージの側面図である。
【図４】本発明に係る積層型半導体チップパッケージの製造工程を示す縦断面図である。
【図５】本発明に係る積層型半導体チップパッケージの製造工程を示す縦断面図である。
【図６】本発明に係る積層型半導体チップパッケージの製造工程を示す縦断面図である。
【図７】本発明に係る積層型半導体チップパッケージの製造工程を示す縦断面図である。
【図８】図６（Ｈ）の側面図である。
【図９】図７（Ｉ）の側面図である。
【図１０】図７（Ｊ）の側面図である。
【図１１】従来の３次元的半導体チップの積層技術におけるパッドの側面再配列を説明するための平面図である。
【符号の説明】
２０、６０：積層型半導体チップ
２１、５１：半導体チップ
２１ａ，５１ａ：パッド
２２、５３、５４：第１絶縁物質層
２３、５５：第２絶縁物質層
２４、５７：金属配線
２５、５８：第３絶縁物質層
２６、５９：第４絶縁物質層
３１、６５：絶縁性両面接着部材
３３、７０ａ，７０ｂ：外部端子パッド
３５、７５：ソルダーボール
Claims (8)
- 上面に複数のパッドが形成された半導体チップと、
該半導体チップの側面及び上面を囲む第１絶縁層と、
該第１絶縁層の上面に形成された第２絶縁層と、
該第２絶縁層の上面にパターニングされるとともに、前記半導体チップ上面の各パッドと電気的に連結し、前記半導体チップの側方側に延長形成されることによって前記各パッドを半導体チップの側方側に再配列させる金属配線と、
該金属配線の上面に形成された第３絶縁層と、
該第３絶縁層の上面に形成された第４絶縁層と、から構成された積層型半導体チップを備え、
該積層型半導体チップが絶縁性両面接着部材を介して複数の層に積層形成された積層型半導体チップモジュールと、
該積層型半導体チップモジュールの側面に形成された外部端子パッドと、
該外部端子パッドの表面に形成されたソルダーボールと、を包含して構成され、
前記金属配線が、Ｔｉ／Ａｌ層にて形成され、
前記絶縁性両面接着部材が、ポリイミド膜にエポキシ樹脂を塗布してなり、
前記外部端子パッドが、Ｔｉ／Ｃｕ／Ｎｉ／Ａｕ層にて形成されることを特徴とする積層型半導体チップパッケージ。 - ウェーハの上面に形成された各半導体チップ分離線に沿って溝部を形成する工程と、
該溝部内に第１絶縁物質を充填し平坦化することにより第１絶縁物質層を形成する工程と、
該第１絶縁物質層上に第２絶縁物質層を形成する工程と、
これら第１絶縁物質層、及び第２絶縁物質層内に前記半導体チップ上面に形成されたパッドが露出されるようにするビアホールを形成する工程と、
前記第２絶縁物質層上に第１導電物質層としての複数の金属配線をパターニングにより形成する工程と、
前記第１導電物質層上に第３絶縁物質層を塗布する工程と、
該第３絶縁物質層上に第４絶縁物質層を塗布する工程と、
前記溝部内に充填された第１絶縁物質が露出するまで前記ウェーハ下面を研磨する工程と、
前記半導体チップ分離線に沿って前記ウェーハを切断し、夫々分離する工程と、
それら分離された積層型半導体チップを絶縁性両面接着部材を介して複数の層に積層する工程と、
該積層された積層型半導体チップの側面に第２導電物質をパターニングにより塗布することにより外部端子パッドを形成する工程と、
前記外部端子パッド上にソルダーボールを付着する工程と、を順次行うことを特徴とする積層型半導体チップパッケージの製造方法。 - 前記溝部は、前記ウェーハの厚さの２／３深さの断面Ｖ字状に形成されることを特徴とする請求項２記載の積層型半導体チップパッケージの製造方法。
- 前記溝部は、ＫＯＨを用いた食刻法により形成されることを特徴とする請求項３記載の積層型半導体チップパッケージの製造方法。
- 前記溝部は、４５°のダイアモンド傾斜切断法を用いて形成されることを特徴とする請求項３記載の積層型半導体チップパッケージの製造方法。
- 前記金属配線は、Ｔｉ／Ａｌ層にて形成されることを特徴とする請求項２〜請求項５のいずれか１つに記載の積層型半導体チップパッケージの製造方法。
- 前記絶縁性両面接着部材は、ポリイミド膜にエポキシ樹脂を塗布してなることを特徴とする請求項２〜請求項６のいずれか１つに記載の半導体チップパッケージの製造方法。
- 前記外部端子パッドは、Ｔｉ／Ｃｕ／Ｎｉ／Ａｕ層にて形成されることを特徴とする請求項２〜請求項７のいずれか１つに記載の積層半導体チップパッケージの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970010082A KR100214562B1 (ko) | 1997-03-24 | 1997-03-24 | 적층 반도체 칩 패키지 및 그 제조 방법 |
| KR10082/1997 | 1997-03-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270638A JPH10270638A (ja) | 1998-10-09 |
| JP3903214B2 true JP3903214B2 (ja) | 2007-04-11 |
Family
ID=19500582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07568998A Expired - Fee Related JP3903214B2 (ja) | 1997-03-24 | 1998-03-24 | 積層型半導体チップパッケージ及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6188129B1 (ja) |
| JP (1) | JP3903214B2 (ja) |
| KR (1) | KR100214562B1 (ja) |
| CN (1) | CN1106691C (ja) |
| DE (1) | DE19742360C2 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5682065A (en) * | 1996-03-12 | 1997-10-28 | Micron Technology, Inc. | Hermetic chip and method of manufacture |
| KR100253352B1 (ko) * | 1997-11-19 | 2000-04-15 | 김영환 | 적층가능한 반도체 칩 및 적층된 반도체 칩 모듈의 제조 방법 |
| EP1041620A3 (en) * | 1999-04-02 | 2005-01-05 | Interuniversitair Microelektronica Centrum Vzw | Method of transferring ultrathin substrates and application of the method to the manufacture of a multi-layer thin film device |
| JP3750444B2 (ja) * | 1999-10-22 | 2006-03-01 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP4245754B2 (ja) * | 1999-11-02 | 2009-04-02 | パナソニック株式会社 | 半導体装置 |
| US6197618B1 (en) * | 2000-05-04 | 2001-03-06 | General Semiconductor Ireland | Semiconductor device fabrication using adhesives |
| US6524881B1 (en) * | 2000-08-25 | 2003-02-25 | Micron Technology, Inc. | Method and apparatus for marking a bare semiconductor die |
| US20020100600A1 (en) * | 2001-01-26 | 2002-08-01 | Albert Douglas M. | Stackable microcircuit layer formed from a plastic encapsulated microcircuit and method of making the same |
| US6599778B2 (en) | 2001-12-19 | 2003-07-29 | International Business Machines Corporation | Chip and wafer integration process using vertical connections |
| US7169685B2 (en) * | 2002-02-25 | 2007-01-30 | Micron Technology, Inc. | Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive |
| KR100575591B1 (ko) * | 2004-07-27 | 2006-05-03 | 삼성전자주식회사 | 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법 |
| KR100625124B1 (ko) | 2005-08-30 | 2006-09-15 | 삼성전자주식회사 | 스택형 반도체 장치의 제조 방법 |
| US7999383B2 (en) * | 2006-07-21 | 2011-08-16 | Bae Systems Information And Electronic Systems Integration Inc. | High speed, high density, low power die interconnect system |
| KR100803666B1 (ko) * | 2006-07-26 | 2008-02-19 | 삼성전자주식회사 | 스택형 반도체 장치 및 그 제조 방법 |
| CN100409419C (zh) * | 2006-09-01 | 2008-08-06 | 中国航天时代电子公司第七七一研究所 | 一种三维多芯片模块互连及封装方法 |
| US7928549B2 (en) * | 2006-09-19 | 2011-04-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit devices with multi-dimensional pad structures |
| US7901989B2 (en) * | 2006-10-10 | 2011-03-08 | Tessera, Inc. | Reconstituted wafer level stacking |
| US8513789B2 (en) | 2006-10-10 | 2013-08-20 | Tessera, Inc. | Edge connect wafer level stacking with leads extending along edges |
| US7829438B2 (en) * | 2006-10-10 | 2010-11-09 | Tessera, Inc. | Edge connect wafer level stacking |
| US7952195B2 (en) * | 2006-12-28 | 2011-05-31 | Tessera, Inc. | Stacked packages with bridging traces |
| EP2186134A2 (en) | 2007-07-27 | 2010-05-19 | Tessera, Inc. | Reconstituted wafer stack packaging with after-applied pad extensions |
| US8551815B2 (en) | 2007-08-03 | 2013-10-08 | Tessera, Inc. | Stack packages using reconstituted wafers |
| US8043895B2 (en) * | 2007-08-09 | 2011-10-25 | Tessera, Inc. | Method of fabricating stacked assembly including plurality of stacked microelectronic elements |
| TW200924148A (en) * | 2007-11-26 | 2009-06-01 | Ind Tech Res Inst | Structure of three-dimensional stacked dies with vertical electrical self-interconnections and method for manufacturing the same |
| EP2308087B1 (en) * | 2008-06-16 | 2020-08-12 | Tessera, Inc. | Stacking of wafer-level chip scale packages having edge contacts |
| US7767494B2 (en) * | 2008-06-30 | 2010-08-03 | Headway Technologies, Inc. | Method of manufacturing layered chip package |
| WO2010104610A2 (en) * | 2009-03-13 | 2010-09-16 | Tessera Technologies Hungary Kft. | Stacked microelectronic assemblies having vias extending through bond pads |
| FR2961345A1 (fr) * | 2010-06-10 | 2011-12-16 | St Microelectronics Tours Sas | Circuit integre passif |
| KR20120026380A (ko) * | 2010-09-09 | 2012-03-19 | 주식회사 하이닉스반도체 | 반도체 칩, 이를 포함하는 적층 칩 구조의 반도체 패키지 및 그 제조방법 |
| KR101776322B1 (ko) * | 2011-09-02 | 2017-09-07 | 엘지이노텍 주식회사 | 칩 패키지 부재 제조 방법 |
| CN102569272B (zh) * | 2011-12-31 | 2014-06-25 | 天水华天科技股份有限公司 | 一种基板的多层隔片式ic芯片堆叠封装件及其生产方法 |
| CN110010494B (zh) * | 2018-12-26 | 2021-04-06 | 浙江集迈科微电子有限公司 | 一种侧壁带焊盘的系统级封装互联结构制作方法 |
| CN110010495B (zh) * | 2018-12-26 | 2021-05-28 | 浙江集迈科微电子有限公司 | 一种高密度侧壁互联方法 |
| CN110783172B (zh) * | 2019-09-09 | 2022-06-14 | 长江存储科技有限责任公司 | 用于分离堆叠封装结构中多个裸片的混合溶剂和方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5104820A (en) * | 1989-07-07 | 1992-04-14 | Irvine Sensors Corporation | Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting |
| US5073814A (en) * | 1990-07-02 | 1991-12-17 | General Electric Company | Multi-sublayer dielectric layers |
| US5161093A (en) * | 1990-07-02 | 1992-11-03 | General Electric Company | Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive |
| US5397916A (en) * | 1991-12-10 | 1995-03-14 | Normington; Peter J. C. | Semiconductor device including stacked die |
| US5455459A (en) * | 1992-03-27 | 1995-10-03 | Martin Marietta Corporation | Reconstructable interconnect structure for electronic circuits |
| US5279991A (en) * | 1992-05-15 | 1994-01-18 | Irvine Sensors Corporation | Method for fabricating stacks of IC chips by segmenting a larger stack |
| US5324687A (en) * | 1992-10-16 | 1994-06-28 | General Electric Company | Method for thinning of integrated circuit chips for lightweight packaged electronic systems |
| US5353498A (en) * | 1993-02-08 | 1994-10-11 | General Electric Company | Method for fabricating an integrated circuit module |
| US5561622A (en) * | 1993-09-13 | 1996-10-01 | International Business Machines Corporation | Integrated memory cube structure |
| US5434751A (en) * | 1994-04-11 | 1995-07-18 | Martin Marietta Corporation | Reworkable high density interconnect structure incorporating a release layer |
| US5675180A (en) * | 1994-06-23 | 1997-10-07 | Cubic Memory, Inc. | Vertical interconnect process for silicon segments |
| US5861666A (en) * | 1995-08-30 | 1999-01-19 | Tessera, Inc. | Stacked chip assembly |
| JP3224978B2 (ja) * | 1995-10-27 | 2001-11-05 | 富士通株式会社 | 半導体装置 |
| JP2905736B2 (ja) * | 1995-12-18 | 1999-06-14 | 株式会社エイ・ティ・アール光電波通信研究所 | 半導体装置 |
| US5763943A (en) * | 1996-01-29 | 1998-06-09 | International Business Machines Corporation | Electronic modules with integral sensor arrays |
| KR100186331B1 (ko) * | 1996-06-17 | 1999-03-20 | 문정환 | 적층형 패키지 |
-
1997
- 1997-03-24 KR KR1019970010082A patent/KR100214562B1/ko not_active IP Right Cessation
- 1997-08-22 CN CN97116245A patent/CN1106691C/zh not_active Expired - Fee Related
- 1997-09-25 DE DE19742360A patent/DE19742360C2/de not_active Expired - Fee Related
-
1998
- 1998-03-23 US US09/046,136 patent/US6188129B1/en not_active Expired - Lifetime
- 1998-03-24 JP JP07568998A patent/JP3903214B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6188129B1 (en) | 2001-02-13 |
| CN1194460A (zh) | 1998-09-30 |
| DE19742360A1 (de) | 1998-10-01 |
| CN1106691C (zh) | 2003-04-23 |
| JPH10270638A (ja) | 1998-10-09 |
| KR19980074322A (ko) | 1998-11-05 |
| DE19742360C2 (de) | 2001-03-01 |
| KR100214562B1 (ko) | 1999-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3903214B2 (ja) | 積層型半導体チップパッケージ及びその製造方法 | |
| US7535109B2 (en) | Die assembly having electrical interconnect | |
| US8729690B2 (en) | Assembly having stacked die mounted on substrate | |
| US7075181B2 (en) | Semiconductor package having semiconductor constructing body and method of manufacturing the same | |
| KR20040092435A (ko) | 반도체 장치 및 그 제조 방법 | |
| USRE41355E1 (en) | Method for placing active circuits beneath active bonding pads | |
| KR100253352B1 (ko) | 적층가능한 반도체 칩 및 적층된 반도체 칩 모듈의 제조 방법 | |
| KR19990006158A (ko) | 볼 그리드 어레이 패키지 | |
| US8975745B2 (en) | Packaged microelectronic devices recessed in support member cavities, and associated methods | |
| JP4415443B2 (ja) | 集積回路装置とその製法、及び、半導体ウエハ乃至保護基板の積層体 | |
| JP2001320015A (ja) | 半導体装置およびその製造方法 | |
| US20220077054A1 (en) | Integrated circuit package structure, integrated circuit package unit and associated packaging method | |
| JP5264640B2 (ja) | 積層型半導体装置及びその製造方法 | |
| JP2001308122A (ja) | 半導体装置の製造方法 | |
| KR100259588B1 (ko) | 3차원 칩적층 패키지의 제조 방법 | |
| JP2005175260A (ja) | 半導体装置およびその製造方法 | |
| JPS6177352A (ja) | 半導体装置の製造方法 | |
| JP2008294318A (ja) | 半導体装置およびその製造方法 | |
| JP2005353679A (ja) | 半導体装置および半導体チップならびにそれらの製造方法 | |
| JP2003197814A (ja) | 半導体チップ、半導体装置及びそれらの製造方法 | |
| JPH0391953A (ja) | 半導体装置 | |
| JPH0582721A (ja) | 半導体装置 | |
| JP2007048945A (ja) | 半導体チップ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050311 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050506 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061219 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |