JP2003197814A - 半導体チップ、半導体装置及びそれらの製造方法 - Google Patents

半導体チップ、半導体装置及びそれらの製造方法

Info

Publication number
JP2003197814A
JP2003197814A JP2001394543A JP2001394543A JP2003197814A JP 2003197814 A JP2003197814 A JP 2003197814A JP 2001394543 A JP2001394543 A JP 2001394543A JP 2001394543 A JP2001394543 A JP 2001394543A JP 2003197814 A JP2003197814 A JP 2003197814A
Authority
JP
Japan
Prior art keywords
metal
semiconductor chip
insulator
wire
mounting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001394543A
Other languages
English (en)
Inventor
Kazuo Tamaoki
和雄 玉置
Yoshihisa Totsuta
義久 土津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001394543A priority Critical patent/JP2003197814A/ja
Publication of JP2003197814A publication Critical patent/JP2003197814A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H01L2224/48992—Reinforcing structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 大規模な設備が不要であり、簡略化された工
程によって少量多品種の製品に対応可能な半導体チップ
及びその製造方法を提供すること。 【解決手段】 半導体チップ本体１１と、この本体の実
装面１２に設けられた電極１３と、この電極１３と実装
面１２の所望位置とを結線する金属細線１４と、前記所
望位置で金属細線１４と接触状態に設けられた突起状電
極１５と、金属細線１４を覆い、かつ突起状電極１５の
一部を露出させた状態で、半導体チップ本体１１の実装
面１２に積層された絶縁体１６とを備えた半導体チップ
１０。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップ、半
導体装置及びそれらの製造方法に関するものであり、特
に半導体チップを再配線することによる電極の再配置に
関する。
【０００２】
【従来の技術】携帯情報機器の小型化、軽量化に伴い、
半導体装置の高密度実装が必要とされる。近年、これら
の要求に応えるべく、ベアチップを直接基板に実装する
フリップチップ工法が実施され始めた。フリップチップ
工法では、半導体チップと実装基板（回路基板）との間
隙に液状又はフィルム状の界面封止樹脂を介在させ、半
導体チップの電極とその電極に対応する実装基板の接続
パッドとを導電性の突起電極で接続することが一般的で
ある。近年の半導体装置の高集積化により、半導体チッ
プの電極の狭ピッチ化が進んでいる。
【０００３】
【発明が解決しようとする課題】しかしながら、フリッ
プチップ工法では、実装基板の電極も同様に狭ピッチ化
しなければならず、回路基板の材料によっては、現状で
は作製が困難であったり、該基板のコストアップにつな
がるという課題を有している。従って、半導体チップの
電極の再配置が必要となる。
【０００４】このような課題を解決するものとして、例
えば、半導体装置の製造工程を用い、金属膜を蒸着する
工程や、フォトリソグラフィ工程によるパターニング
や、メッキ工程などを用い再配線することにより、半導
体チップの電極を、千鳥状やエリアアレイ状に再配置す
る方法が知られている。ところが、これらの工程（金属
膜を蒸着する工程や、フォトリソグラフィ工程によるパ
ターニングや、メッキ工程など）が複雑で、設備の規模
も大きくなるため、少量多品種の製品を開発したり製造
するには適していない。また、２次元的に配置された再
配線部は、その再配線部同士が交差する場合は、配線層
を複数に分けて多層にして交差させる必要がある。ま
た、２次元的に、蒸着工程やメッキ工程により再配線さ
れているので、局所的に（例えば、絶縁層の開口部等の
段差部に）応力が集中すれば、再配線部の断線を引き起
こし易い。
【０００５】そこで、特開平１１−３４０２６７号公報
にはこれらの問題点を解消する半導体チップが公開され
ている。図７(イ）（ロ）に示すように、この半導体チ
ップ１００は、半導体チップ本体１０１と、半導体チッ
プ本体１０１の実装面１０２の周縁部に沿って所定ピッ
チＰで設けられた複数のパッド部１０３と、複数のパッ
ド部１０３を結ぶ形状よりも小さい形状に形成された絶
縁シート体１１１と、絶縁シート体１１１の一面１１２
に周縁に沿ってかつ前記所定ピッチＰよりも大きいピッ
チＰ1で設けられた再配置パッド部１１３と、パッド部
１０３と再配置パッド部１１３とを接続するワイヤ１２
１と、パッド部１０３と再配置パッド部１１３に設けら
れたバンプ１３１とを備えている。半導体チップ本体１
０１の実装面１０２は、パッド部１０３位置が開口した
保護膜１４１にて覆われており、保護膜１４１上面に接
着層１５１を介して絶縁シート体１１１が貼り付けられ
ている。
【０００６】しかしながら、この先行技術（特開平１１
−３４０２６７号公報）では、再配位パッド部１１３を
形成した絶縁シート体１１１を別途に作成しなければな
らず、コストアップにつながる。また、この絶縁シート
体１１１を半導体チップ本体１０１に貼り付ける際、パ
ッケージの外形精度、特にバンプ１３１の配置精度が要
求される場合は、絶縁シート体１１１を半導体チップ本
体１０１に高精度に貼り付ける必要があり、再配置パッ
ド部１１３の数や、そのピッチＰ1によっては、現状の
貼り付け精度では困難な場合がある。さらに、製造され
た半導体チップ１００では、ワイヤ１２１がむき出しに
なっているため、半導体チップ１００が実装基板（図示
省略）に実装されるまでは、ワイヤ１２１の断線の危険
性を有している。本発明は上記課題に鑑みなされたもの
であり、大規模な設備が不要であり、簡略化された工程
によって少量多品種の製品に対応可能な半導体チップ、
半導体装置及びそれらの製造方法を提供することを目的
とする。
【０００７】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明に係る半導体チップは、半導体チップ本体
と、この本体の実装面に形成された電極と、該電極から
前記実装面の所望位置に延びる金属細線と、前記所望位
置で該金属細線上に設けられた突起状電極と、前記金属
細線を覆い、かつ該突起状電極の一部を露出させた状態
で半導体チップ本体の実装面に積層された絶縁体とを備
えたものである。
【０００８】このように構成すれば、ワイヤボンディン
グによる電極の再配置であるため、半導体チップを接続
する相手側の実装基板の接続パッド位置を変更しても容
易に対応することができる。また、大規模な設備を要す
ることなく、簡素化した工程にて半導体チップを製造す
ることができる。従って、開発期間が短縮でき、少量多
品種の製品に好適である。また、図７（ロ）に示した従
来の半導体チップのような絶縁シート体１１１を別途作
成する必要がなく、製造コストを低減できると共に、絶
縁シート体１１１の半導体チップへの貼り付け工程が不
要であり、かつ、高い貼り付け精度が要求されることが
なく、製造が容易となる。
【０００９】また、図７（ロ）に示す、従来の半導体チ
ップのようにワイヤがむき出しであると、半導体チップ
を相手側の実装基板に接続するまでの間にワイヤが断線
する恐れがあるが、本発明の半導体チップは金属細線が
絶縁体内に納められ保護されているので、断線する恐れ
がなく、かつ、実装基板への接続時の取扱いも容易とな
る。
【００１０】また、本発明に係る半導体チップは、半導
体チップ本体の実装面に形成された電極上に設けられた
金属台座をさらに備え、絶縁体を、前記金属台座の一部
を残して覆うように前記実装面に積層された第１絶縁体
と、前記金属細線を覆い、かつ突起状電極の一部を露出
させた状態で第１絶縁体の上面に積層された第２絶縁体
とで構成し、かつ金属細線を前記金属台座から前記実装
面の所望位置に延び、前記第２絶縁体で覆われるように
構成することによって、半導体チップ本体の実装面を第
１絶縁体によって保護でき、ワイヤボンドにおいての荷
重による半導体素子へのダメージが軽減される。
【００１１】また、本発明に係る半導体チップは、半導
体チップ本体の実装面に形成された電極上と前記実装面
上の所望位置とに複数の金属膜部をそれぞれ形成し、金
属細線で電極上の金属膜部と実装面の前記所望位置の金
属膜部とを結線することによって、ワイヤボンド時の密
着性を向上させることができ、かつ、ワイヤボンド時の
荷重による半導体素子へのダメージを軽減できる。
【００１２】また、本発明に係る半導体チップは、半導
体チップ本体の実装面に形成された電極上に設けられた
金属台座と、該金属台座の一部上に形成された金属膜部
とをさらに備え、絶縁体を、前記金属台座の一部を残し
て覆うように前記実装面に積層された第１絶縁体と、前
記金属膜部を覆い、かつ突起状電極の一部を露出させた
状態で第１絶縁体の上面に積層された第２絶縁体とで構
成し、かつ金属細線を、前記金属膜部から前記実装面の
所望位置に延び、前記第２絶縁体で覆われるように構成
することによって、ワイヤボンド時の密着性を向上させ
ることができ、かつ、ワイヤボンド時の荷重による半導
体素子へのダメージをより一層軽減できる。
【００１３】また、金属細線のループ高さ寸法を突起状
電極の高さ寸法よりも小さく設定すると、金属細線を被
覆する絶縁体の厚みを小さくすることができ、半導体チ
ップ全体を薄くすることができる。
【００１４】また、金属細線として絶縁被膜にて被覆さ
れたものを用いると、金属細線が交差するような再配線
であっても短絡せず、電極の再配置の自由度が増加す
る。また、配線層を複数に分ける必要もない。また、金
属細線が円柱状（横断面略円形状）であり、かつ、３次
元的に再配線できるので、信頼性試験でのストレスによ
る断線にも強い。
【００１５】さらに、本発明は、半導体ウエハの実装面
に形成された電極上に結線用金属ボールを形成すると共
に、該金属ボールと前記実装面の所望位置とを金属細線
にて結線する工程と、前記所望位置で該金属細線上に突
起状電極を形成する工程と、少なくとも金属細線の全体
が覆われるように半導体ウエハの実装面に絶縁体を積層
する工程と、金属細線を露出させずに前記突起状電極の
一部を露出させるように前記絶縁体を除去する工程とを
有していることを特徴とする半導体チップの製造方法を
提供できる。
【００１６】すなわち、本発明の半導体チップの製造方
法は、ワイヤボンディングによる電極の再配置を行うこ
とができるため、半導体チップを接続する相手側の実装
基板の接続パッド位置を変更しても容易に対応すること
ができる。また、大規模な設備を要することないと共
に、フォトリソグラフィのような複雑な工程がなく、簡
素化した工程により半導体チップを容易に製造すること
ができる。従って、開発期間が短縮でき、少量多品種の
製品に容易に対応することができる。
【００１７】本発明は、別の観点によれば、半導体ウエ
ハの実装面に形成された電極上に金属台座を形成する工
程と、該金属台座を覆うように前記実装面に第１絶縁体
を積層する工程と、金属台座の一部を露出させるように
前記第１絶縁体の一部を除去する工程と、金属台座の露
出部上に接続用金属ボールを形成すると共に、該金属ボ
ールと残った第１絶縁体の上面の所望位置とを金属細線
にて結線する工程と、前記所望位置で該金属細線上に突
起状電極を形成する工程と、少なくとも金属細線の全体
が覆われるように第１絶縁体の上面に第２絶縁体を積層
する工程と、金属細線を露出させずに前記突起状電極の
一部を露出させるように前記絶縁体を除去する工程とを
有することを特徴とする半導体チップの製造方法を提供
できる。
【００１８】すなわち、この半導体チップの製造方法で
は、半導体チップ本体の実装面に第１絶縁体を積層する
ので、第１絶縁体にて半導体チップ本体の実装面が保護
され、ワイヤボンド時の荷重による半導体素子へのダメ
ージを軽減することができる。
【００１９】本発明は、さらに別の観点によれば、実装
面に電極を有する半導体ウエハの該実装面に金属膜を形
成する工程と、該金属膜の上面の前記電極対応位置に接
続用金属ボールを形成すると共に、該金属ボールと金属
膜の上面の所望位置とを金属細線にて結線する工程と、
前記所望位置で該金属細線上に突起状電極を形成する工
程と、前記金属ボールの下部領域及び突起状電極の下部
領域以外の金属膜を除去する工程と、少なくとも金属細
線の全体が覆われるように半導体ウエハの実装面に絶縁
体を積層する工程と、前記金属細線を露出させずに突起
状電極の一部を露出させるように前記絶縁体を除去する
工程とを有することを特徴とする半導体チップの製造方
法を提供できる。
【００２０】すなわち、この半導体チップの製造方法
は、以上のように構成しているので、ワイヤボンド時の
密着性を向上させることができ、かつ、ワイヤボンド時
の荷重による半導体素子へのダメージを軽減することが
できる。
【００２１】本発明は、されに別の観点によれば、半導
体ウエハの実装面に形成された電極上に金属台座を形成
する工程と、該金属台座を覆うように前記実装面に第１
絶縁体を積層する工程と、前記金属台座の一部を露出さ
せるように前記第１絶縁体の一部を除去する工程と、金
属台座の露出面上及び残った第１絶縁体の上面に金属膜
を形成する工程と、該金属膜の上面の金属台座対応位置
に接続用金属ボールを形成すると共に、該金属ボールと
金属膜の上面の所望位置とを金属細線にて結線する工程
と、前記所望位置で該金属細線上に突起状電極を形成す
る工程と、前記金属ボールの下部領域及び突起状電極の
下部領域以外の金属膜を除去する工程と、少なくとも金
属細線の全体が覆われるように第１絶縁体の上面に第２
絶縁体を積層する工程と、前記金属細線を露出させずに
突起状電極の一部を露出させるように前記絶縁体を除去
する工程とを有することを特徴とする半導体チップの製
造方法を提供できる。
【００２２】すなわち、この半導体チップの製造方法
は、以上のように構成しているので、ワイヤボンド時の
密着性を向上させることができ、かつ、ワイヤボンド時
の荷重による半導体素子へのダメージをより一層軽減す
ることができる。
【００２３】また、最初の工程の前に又は最後の工程の
後に、半導体ウエハを個々のチップ単位に切り分ける工
程を含んでもよい。
【００２４】また、第１絶縁体の一部を除去する工程の
後に、残された第１絶縁体の上面を粗化する工程を含む
と、ワイヤボンド時の密着力がより一層増加し、安定し
たワイヤボンド性を確保できる。
【００２５】
【発明の実施の形態】以下に、本発明の半導体チップ、
この半導体チップを備えた半導体装置及びそれらの製造
方法を、図面に基づいて詳しく説明する。
【００２６】実施の形態１ 図１は本発明の実施の形態１に係る半導体チップの絶縁
体を透視した平面図であり、図２は同実施の形態１にお
ける半導体チップ及びその製造方法を示す半導体チップ
の概略構成説明断面図である。
【００２７】図１と図２を参照しつつ説明すると、この
半導体チップ１０は、半導体チップ本体１１と、この本
体の実装面１２に設けられた電極１３と、電極１３と実
装面１２の所望位置とを結線する金属細線１４と、実装
面１２の所望位置で金属細線１４と接触状態（電気的に
導通状態に）に設けられた突起状電極１５と、金属細線
１４を被覆し（覆い）、かつ突起状電極１５の一部を露
出させた状態で半導体チップ本体１１の実装面１２に積
層された絶縁体１６とを備えている。
【００２８】半導体チップ本体１１は、半導体ウエハよ
り平面視矩形状に切り分けられた、いわゆる半導体チッ
プ単体であり、その実装面１２の端縁部に沿って所定ピ
ッチＰで複数の電極１３が並設されている。本実施の形
態１では、半導体チップ本体１１の対向する一対の端縁
に沿って複数の電極１３が１列に配置されている。
【００２９】また、各電極１３上には接続用金属ボール
１７が形成されている。そして、この金属ボール１７
と、半導体チップ本体１１の実装面１２における所望の
電極再配置位置とが、金属細線１４（例えば金線）によ
って結線されている。
【００３０】また、金属細線１４の端部上に形成されて
いる突起状電極１５は、１個以上（本実施の形態１では
３個）のワイヤバンプ１８が積み重なって一体形成され
てなる。このとき、突起状電極１５の実装面１２からの
高さ寸法Ｈ2は、金属細線１４のループ高さ寸法Ｈ1より
も僅かに大きく設定されている。また、絶縁体１６は、
例えばエポキシ樹脂からなり、突起状電極１５の高さ寸
法Ｈ2と略等しい厚さ寸法Ｔ2で、かつ、その上面１９に
突起状電極１５の上端面２０が露出するようにして実装
面１２に積層されている。この実施の形態１の半導体チ
ップは、以下に記載する製造方法により形成することが
できる。
【００３１】図２を参照しつつ説明すると、先ず、半導
体ウエハ２１（後で切り分けられて半導体チップ本体１
１となる）の実装面１２に設けられた電極１３と、実装
面１２の所望の電極再配置位置とを、ワイヤボンディン
グにより結線する工程が行われる。即ち、絶縁被膜を有
する金属細線１４の先端部を熔融して金属ボール１７を
形成し、この金属ボール１７を熱又は超音波、あるいは
熱と超音波の併用により電極１３に圧着する（以下、フ
ァーストボンドという）。そして、金属ボール１７が電
極１３に接続されている金属細線１４を、熱又は超音
波、あるいは熱と超音波の併用により、実装面１２の所
望の電極再配置位置に圧着すると共に、金属細線１４を
切断する（以下、セカンドボンドという）。なお、金属
細線１４としては、金線やアルミニウム線などが挙げら
れる。
【００３２】続いて、実装面１２の所望の電極再配置位
置で金属細線１４と接触状態に突起状電極１５を形成す
る工程が行われる。即ち、別の金属細線の先端部を熔融
させて形成した金属ボールを、熱又は超音波、あるいは
熱と超音波の併用により、電極再配置位置（セカンドボ
ンド部）に圧着した後、金属細線をクランプし切断する
ことで、１個以上のワイヤバンプ１８を形成して突起状
電極１５を形成する。本実施の形態１では、３個のワイ
ヤバンプ１８を積み重ねて一体的に形成することによ
り、金属細線１４のループ高さ寸法Ｈ1よりも大きい高
さ寸法Ｈ3の突起状電極１５を形成している。なお、図
２において、３個のワイヤバンプ１８のうちの一番上の
ワイヤバンプ１８の上半部は２点鎖線にて示している。
【００３３】次に、少なくとも金属細線１４の全体が覆
われるように半導体ウエハ２１の実装面１２に絶縁体１
６を積層する工程が行われる。即ち、スピンナを用い
て、半導体ウエハ２１の実装面１２に絶縁材料としてエ
ポキシ樹脂を塗布し、その後、塗布したエポキシ樹脂を
オーブンで硬化させることにより、金属細線１４のルー
プ高さ寸法Ｈ1よりも大きい厚さ寸法Ｔ1の絶縁体１６が
形成される。本実施の形態１では、絶縁体１６の厚さ寸
法Ｔ1が突起状電極１５の高さ寸法Ｈ3と略等しくされて
いる。図２において、絶縁体１６の上部は２点鎖線にて
示している。なお、絶縁体１６はエポキシ樹脂に限定さ
れるものではなく、絶縁性を有するその他のプラスチッ
ク材料としても良い。
【００３４】このように、絶縁体１６が形成された後
は、金属細線１４のループ高さ寸法Ｈ1よりも僅かに大
きい厚さ寸法Ｔ2まで絶縁体１６を除去して、突起状電
極１５の一部を露出させる工程が行われる。即ち、厚さ
寸法Ｔ1の絶縁体１６の上面を、例えばスピンナを用い
て厚さ寸法ΔＴ分研磨して、厚さ寸法Ｔ2まで薄くす
る。この研磨によって、絶縁体１６とともに突起状電極
１５の上部一部が切削され、絶縁体１６の上面１９に突
起状電極１５の上端面２０が同一面状に露出する。
【００３５】その後、半導体ウエハ２１を個々のチップ
単位に切り分ける工程が行われることにより、半導体チ
ップ１０が得られる。半導体ウエハ２１を切り分ける方
法としては、ダイヤモンド刃やレーザーなどによる公知
技術を用いることができる。なお、電極の再配置は以上
の例では、半導体ウエハ２１上で行われたが、半導体ウ
エハから予め切り分けられた半導体チップ単体上で個々
に行われてもよい。
【００３６】このように構成された実施の形態１によれ
ば、ワイヤボンディングによる電極の再配置であるた
め、フォトリソグラフィのような複雑な工程がなく、半
導体チップを接続する相手側の実装基板の接続パッド位
置を変更しても容易に対応することができ、大規模な設
備を要することなく、簡素化した工程にて半導体チップ
を製造することができる。従って、開発期間が短縮で
き、少量多品種の製品に好適である。
【００３７】また、前述した実施の形態１に係る半導体
チップの製造方法は、金属細線１４にて結線する工程の
後又は突起状電極１５を形成する工程の後に、金属細線
１４をツール等で押えてループ高さ（ループ高さ寸法Ｈ
1）を低くする工程を含むものであっても良い。このよ
うに構成することによって、絶縁体１６の厚さ寸法Ｔ2
を小さく抑えて半導体チップ１０をより薄くすることが
できる。なお、金属細線１４を押える工程が突起状電極
１５を形成する工程の後では、突起状電極１５を避けて
金属細線１４を押える必要があるが、金属細線１４を押
える工程が金属細線１４にて結線する工程の後ならば、
平面状のツールで一括して容易に複数の金属細線１４を
押えることができる。
【００３８】ここで、金属細線１４が絶縁被膜にて被覆
されているものであれば、金属細線１４を押える工程で
の短絡を防止でき、かつ、金属細線１４が交差していて
も短絡する危険を回避でき、再配置の自由度が増す。ま
た、配線層を複数に分ける必要もない。また、金属細線
が円柱状（横断面略円形状）であり、かつ、３次元的な
再配線ができるので、信頼性試験でのストレスによる断
線にも強くなる。
【００３９】実施の形態２ 図３は、本発明の実施の形態２に係る半導体チップ及び
その製造方法を示す概略構成説明断面図である。図３に
おいて、この半導体チップ１０は、半導体チップ本体１
１と、この本体の実装面１２に設けられた電極１３と、
電極１３上に設けられた金属台座２２と、金属台座２２
の一部を残して被覆するように実装面１２に積層された
第１絶縁体２３と、金属台座２２の前記一部と第１絶縁
体２３の上面２５の所望位置とを結線する金属細線１４
と、第１絶縁体２３の上面の所望位置で金属細線１４と
接触状態に設けられた突起状電極１５と、金属細線１４
を被覆し、かつ突起状電極１５の一部を露出させた状態
で第１絶縁体２３の上面２５に積層された第２絶縁体２
４とを備えている。なお、図３において、実施の形態１
と同一の要素には同一の符号を付し、その説明を省略す
る。
【００４０】第１絶縁体２３は、例えばエポキシ樹脂か
らなり、その上面２５に金属台座２２の上端面が同一面
状に露出するようにして実装面１２に積層されている。
また、第２絶縁体２４は、例えばエポキシ樹脂からな
り、金属細線１４のループ高さ寸法Ｈ1よりも僅かに大
きい厚さ寸法Ｔ2で、かつ、その上面１９に突起状電極
１５の上端面２０が同一面状に露出するようにして第１
絶縁体２３に積層されている。なお、第１絶縁体２３及
び第２絶縁体２４は、エポキシ樹脂に限定されるもので
はなく、絶縁性を有するその他のプラスチック樹脂とし
てもよく、また、第１絶縁体２３と第２絶縁体２４は同
じ材料であっても、異なる材料であっても良い。この実
施の形態２の半導体チップは、以下に記載する製造方法
により形成することができる。
【００４１】図３を参照しつつ説明すると、先ず、半導
体ウエハ２１の実装面１２に設けられた電極１３上に、
金属台座２２が形成される。この金属台座２２は、金属
細線（例えば金線）を熔融した金属ボールを、熱又は超
音波、あるいは熱と超音波の併用により、電極１３に圧
着して形成したワイヤバンプである。あるいは、電極１
３上に予めメッキ等により金属台座２２を形成しても良
い。
【００４２】次に、スピンナを用いて、半導体ウエハ２
１の実装面１２に絶縁材料としてエポキシ樹脂を塗布
し、その後、塗布したエポキシ樹脂をオーブンで硬化さ
せることにより、所定厚みの第１絶縁体２３を形成し、
この第１絶縁体２３によって金属台座２２全体が被覆さ
れる。なお、図３において、硬化後の第１絶縁体２３の
上面３０は２点鎖線にて示している。
【００４３】続いて、第１絶縁体２３の（２点鎖線で示
す）上面３０を、例えばスピンナを用いて厚さ寸法ΔＴ
1分研磨（ファースト研磨）して厚さ寸法Ｔを薄くする
共に、研磨した第１絶縁体２３の上面２５に金属台座２
２の上端を露出させる。そして、実施の形態１と同様
に、金属細線１４にて金属ボール１３を形成して金属台
座２２の露出した上端面にファーストボンドすると共
に、金属細線１４を第１絶縁体２３の上面２５の所望の
電極再配置位置にセカンドボンドする。
【００４４】次に、実施の形態１と同様に、セカンドボ
ンド部（第１絶縁体２３の上面２５の電極再配置位置）
で金属細線１４と接触状態に突起状電極１５を形成す
る。この突起状電極１５の高さ寸法Ｈ3は、金属細線１
４のループ高さ寸法Ｈ1よりも大きく設定されている。
【００４５】続いて、スピンナを用いて、第１絶縁体２
３の上面２５に絶縁材料としてエポキシ樹脂を塗布し、
その後、塗布したエポキシ樹脂をオーブンで硬化させる
ことにより、金属細線１４のループ高さ寸法Ｈ1よりも
大きい厚さ寸法Ｔ1の第２絶縁体２４を形成する。
【００４６】そして、厚さ寸法Ｔ1の第２絶縁体２４の
（２点鎖線で示す）上面を、所定厚さ寸法ΔＴ2分研磨
（セカンド研磨）して、厚さ寸法Ｔ2まで薄くする。こ
のセカンド研磨によって、第２絶縁体２４とともに突起
状電極１５の上部一部が切削され、第２絶縁体２４の上
面１９に突起状電極１５の上端面２０が露出する。その
後、半導体ウエハ２１を個々のチップ単位に切り分ける
工程が行われることにより、半導体チップ１０が得られ
る。
【００４７】ところで、この実施の形態２に係る半導体
チップの製造方法は、実施の形態１と同様に、金属細線
１４にて結線する工程の後又は突起状電極１５を形成す
る工程の後に、金属細線１４をツール等で押えてループ
高さＨ1を低くする工程を含むものであっても良い。こ
のとき、金属細線１４が絶縁被膜にて被覆されているも
のとするのが好ましい。このように構成された実施の形
態２は、実施の形態１と同様の効果を奏すると共に、半
導体チップ本体１１の実装面１２に第１絶縁体２３を積
層したことにより、ワイヤボンドにおける、セカンドボ
ンド時の荷重による、半導体素子へのダメージを軽減す
ることができる。
【００４８】さらに、実施の形態２に係る製造方法は、
第１絶縁体２３の一部を除去する工程（ファースト研
磨）の後に、第１絶縁体２３の上面２５を粗化する工程
を含むものとしても良い。このように構成すれば、電極
再配置位置（セカンドボンド部）における金属細線１４
と第１絶縁体２３の上面２５との密着力が増加し、安定
したワイヤボンド性を確保できる。
【００４９】実施の形態３ 図４は、本発明の実施の形態３に係る半導体チップ及び
その製造方法を示す半導体チップの概略構成説明断面図
である。図４において、半導体チップ１０は、半導体チ
ップ本体１１と、この本体の実装面１２に設けられた電
極１３と、電極１３の上面と実装面１２の所望位置とに
部分的に積層された複数の金属膜部２６ａと、電極１３
側の金属膜部２６ａと実装面１２の前記所望位置の金属
膜部２６ａとを結線する金属細線１４と、前記所望位置
で金属細線１４と接触状態に設けられた突起状電極１５
と、金属細線１４を被覆し、かつ突起状電極１５の一部
を露出させた状態で半導体チップ本体１１の実装面１２
に積層された絶縁体１６とを備えている。なお、図４に
おいて、実施の形態１と同一の要素は同一の符号を付
し、その説明を省略する。
【００５０】金属膜部２６ａは、例えば銅からなり、電
極１３の上面及び半導体チップ本体１１の実装面１２の
所望の電極再配置位置に設けられている。この実施の形
態３の半導体チップは、以下に記載する製造方法により
形成することができる。
【００５１】図４を参照しつつ説明すると、先ず、半導
体ウエハ２１の実装面１２全面に金属膜２６、例えば銅
を蒸着する。続いて、（２点鎖線で示す）金属膜２６の
上面の電極１３対応位置に、実施の形態１と同様に、接
続用金属ボール１７をファーストボンドすると共に、金
属膜２６上面の所望の電極再配置位置を金属細線１４に
てセカンドボンドし、結線する。そして、金属膜２６の
電極再配置位置（セカンドボンド部）で、実施の形態１
と同様に、突起状電極１５を形成する。
【００５２】次に、金属ボール１７の下部領域及び突起
状電極１５の下部領域以外の金属膜２６を除去する工程
が行われる。即ち、金属ボール１７及び突起状電極１５
をマスクとして、金属膜２６をエッチングする。これに
よって、金属ボール１７の下部領域及び突起状電極３の
下部領域に金属膜部２６ａが残る。
【００５３】次に、実施の形態１と同様に、半導体ウエ
ハ２１の実装面１２に絶縁材料としてエポキシ樹脂を塗
布して硬化させ、金属細線１４のループ高さ寸法Ｈ1よ
りも大きい厚み寸法Ｔ3の絶縁体４を形成する。そし
て、金属細線１４のループ高さ寸法Ｈ1よりも僅かに大
きい厚さ寸法Ｔ2まで絶縁体４を研磨除去して、突起状
電極１５の上端面２０を露出させる。その後、半導体ウ
エハ２１を個々のチップ単位に切り分け、半導体チップ
１０を得る。
【００５４】ところで、この実施の形態３に係る半導体
チップの製造方法は、実施の形態１と同様に、金属細線
１４にて結線する工程の後又は突起状電極１５を形成す
る工程の後に、金属細線１４をツール等で押えてループ
高さＨ1を低くする工程を含むものであっても良い。こ
のとき、金属細線１４が絶縁被膜にて被覆されているも
のとするのが好ましい。このように構成された実施の形
態３は、実施の形態１と同様の効果を奏すると共に、金
属膜部２６ａを設けたことにより、ワイヤボンド時にお
いて、電極再配置位置であるセカンドボンド部の金属細
線１４と金属膜部２６ａとの強い密着力を得ることがで
きる。また、ワイヤボンド時において、セカンドボンド
部への荷重による、半導体素子へのダメージが、金属膜
部２６ａによって軽減される。
【００５５】実施の形態４ 図５は、本発明の実施の形態４に係る半導体チップ及び
その製造方法を示す半導体チップの概略構成説明断面図
である。図５において、半導体チップ１０は、半導体チ
ップ本体１１と、この本体の実装面１２に設けられた電
極１３と、電極１３上に設けられた金属台座２２と、金
属台座２２の一部を残して被覆するように実装面１２に
積層された第１絶縁体２３と、金属台座２２の前記一部
と第１絶縁体２３の上面２５の所望位置とに積層状に設
けられた複数の金属膜部２６ａと、金属台座２２側の金
属膜部２６ａと前記所望位置の金属膜部２６ａとを結線
する金属細線１４と、前記所望位置で金属細線１４と接
触状態に設けられた突起状電極１５と、金属細線１４を
被覆し、かつ突起状電極１５の一部を露出させた状態で
第１絶縁体２３の上面２５に積層された第２絶縁体２４
とを備えている。なお、図５において、実施の形態１〜
３と同一の要素は同一の符号を付し、その説明を省略す
る。この実施の形態４の半導体チップは、以下に記載す
る製造方法により形成することができる。
【００５６】図５を参照しつつ説明すると、先ず、半導
体ウエハ２１の実装面１２に設けられた電極１３上に、
実施の形態２と同様に、金属台座２２を形成する。そし
て、半導体ウエハ２１の実装面１２に絶縁材料としてエ
ポキシ樹脂を塗布し、その後、塗布したエポキシ樹脂を
オーブンで硬化させることにより第１絶縁体２３を形成
する。なお、図５において、硬化後の第１絶縁体２３の
上面３０は２点鎖線にて示している。
【００５７】続いて、第１絶縁体２３の上面３０を、厚
さ寸法ΔＴ1分研磨（ファースト研磨）して厚さ寸法Ｔ
まで薄くすると共に、研磨した第１絶縁体２３の上面２
５に金属台座２２の上端を露出させる。次に、第１絶縁
体２３の上面２５全面に、実施の形態３と同様に、金属
膜２６（例えば銅）を蒸着する。
【００５８】続いて、金属膜２６の（２点鎖線で示す）
上面の電極１３対応位置に、接続用金属ボール１７をフ
ァーストボンドすると共に、金属膜２６上面の所望の電
極再配置位置を金属細線１４にてセカンドボンドし、結
線する。そして、金属膜２６の電極再配置位置（セカン
ドボンド部）で、突起状電極１５を形成する。
【００５９】次に、金属ボール１７及び突起状電極１５
をマスクとして、金属膜２６をエッチングし、金属ボー
ル１７の下部領域及び突起状電極１５の下部領域に金属
膜部２６ａを残存させる。そして、第１絶縁体２３の上
面２５に、絶縁材料としてエポキシ樹脂を塗布して硬化
させ、金属細線１４のループ高さＨ1よりも大きい厚み
寸法Ｔ1の第２絶縁体２４を形成すると共に、金属細線
１４のループ高さ寸法Ｈ1よりも僅かに大きい厚さ寸法
Ｔ2まで第２絶縁体２４を研磨（セカンド研磨）して、
突起状電極１５の上端面２０を露出させる。その後、半
導体ウエハ２１を個々のチップ単位に切り分け、半導体
チップ１０を得る。
【００６０】この実施の形態４に係る半導体チップの製
造方法は、実施の形態１と同様に、金属細線１４にて結
線する工程の後又は突起状電極１５を形成する工程の後
に、金属細線１４をツール等で押えてループ高さＨ1を
低くする工程を含むものであっても良い。このとき、金
属細線１４が絶縁被膜にて被覆されているものとするの
が好ましい。このように構成された実施の形態４は、実
施の形態１と同様の効果を奏すると共に、半導体チップ
本体１１の実装面１２に第１絶縁体２３を積層したこと
により、ワイヤボンドにおける、セカンドボンド時の荷
重による、半導体素子へのダメージを軽減することがで
きる。また、金属膜部２６ａを設けたことにより、セカ
ンドボンド部における金属細線１４と金属膜部２６ａと
の強い密着力を得ることができる。
【００６１】さらに、実施の形態４に係る製造方法は、
第１絶縁体２３を研磨除去する工程の後に、第１絶縁体
２３の上面２５を粗化する工程を含むものとしても良
い。このように構成すれば、セカンドボンド部における
金属膜部２６ａと第１絶縁体２３との密着力が増加し、
安定したワイヤボンド性を確保できる。
【００６２】実施の形態５ 図６は、本発明の実施の形態５に係る半導体装置及びそ
の製造方法を示す半導体装置の概略構成説明断面図であ
る。図６において、半導体装置３０は、実施の形態１で
得られた半導体チップ１０（図２とは表裏が反対）と、
実装基板（回路基板）３１と、この実装基板の電極３２
上に形成されたクリームハンダ３３と、半導体チップ１
０の突起状電極１５（ワイヤバンプ１８）の端面２０上
に設けられたバンプ３４と、半導体チップ１０と実装基
板３１との間隙を樹脂（例えば、熱硬化型のエポキシ樹
脂）で封止する樹脂封止部３５とから主としてなる。な
お、３６は実装基板３１の保護膜である。
【００６３】次に、以上の構成を備えた半導体装置３０
の製造方法を説明する。まず、実装基板（有機基板、ま
たはセラミックなどの無機基板）３１の電極３２上に接
合材としてクリームはんだ３３を塗布する。そして実施
の形態１で得られた（半導体ウエハ２１、または個々の
切り分けられた）半導体チップ１０の突起状電極（再配
置電極）１５の端面２０にバンプ３４を形成する。次い
で、実装基板３１のクリームハンダ３３を加熱により溶
融状態にし、半導体チップ１０のバンプ３４側を実装基
板３１に向けて、クリームはんだ３３にバンプ３４を押
し付ける。このように突起状電極１５と電極３２とを電
気的に接合した状態にして、実装基板３１と半導体チッ
プ１０との間隙に、溶融した樹脂（熱硬化型のエポキシ
樹脂）を流し込み、硬化させて、実装基板３１と半導体
チップ１０とを一体に封止し、半導体装置３０を得る。
【００６４】この半導体装置３０の半導体チップ１０
は、金属細線１４を有しているが、この金属細線１４が
絶縁体１６によって覆われ、保護されているので、上述
の製造過程、特に半導体チップ１０を実装基板３１に対
向させ、電気的に接合した状態にする際に、金属細線１
４に傷が付いたり、断線するのを防止できる。また、突
起状電極１５は、再配置されているので、その際に実装
基板３１の電極のパターンに対応させることができ、そ
れによって実装基板３１のパターン精度の低いものを用
いることができ、コストの削減が可能になる。なお、接
合材としては、クリームはんだのほかに、異方性導電
膜、銀ペースト、導電性接着剤などを用いることができ
る。また、封止に用いる樹脂としては、熱硬化型のエポ
キシ樹脂のほかに、熱可塑性樹脂などを用いることがで
きるが、実装基板３１と半導体チップ１０の熱膨張係数
に差がある場合、それらの値の間の値を示す樹脂を選択
するのが好ましい。
【００６５】
【発明の効果】本発明は以上のように構成されているの
で、次のような効果を奏する。すなわち、本発明に係る
半導体チップによれば、電極の再配置が容易な半導体チ
ップとなる。また、ワイヤボンディングによる電極の再
配置であるため、半導体チップを接続する相手側の実装
基板の接続パッド位置を変更しても容易に対応すること
ができ、さらに大規模な設備を要することなく、簡素化
した工程にて半導体チップを製造することができる。従
って、開発期間が短縮でき、少量多品種の製品に好適で
ある。
【００６６】また、図７（ロ）に示した従来の半導体チ
ップのような絶縁シート体１１１を別途作成する必要が
なく、製造コストを低減できると共に、絶縁シート体１
１１の半導体チップへの貼り付け工程が不要であり、か
つ、高い貼り付け精度が要求されることがなく、製造が
容易となる。また、図７（ロ）に示す、従来の半導体チ
ップのようにワイヤがむき出しであると、半導体チップ
を相手側の実装基板に接続するまでの間にワイヤが断線
する恐れがあるが、本発明の半導体チップは金属細線が
絶縁体内に納められ保護されているので、断線する恐れ
がなく、かつ、実装基板への接続時の取扱いも容易とな
る。
【００６７】さらに、本発明に係る半導体チップの製造
方法によれば、ワイヤボンディングによる電極の再配置
を行うことができるため、半導体チップを接続する相手
側の実装基板の接続パッド位置を変更しても容易に対応
することができる。また、大規模な設備を要することな
いと共に、フォトリソグラフィのような複雑な工程がな
く、簡素化した工程により半導体チップを容易に製造す
ることができる。従って、開発期間が短縮でき、少量多
品種の製品に容易に対応することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体チップを示
す絶縁体を透視した平面図である。
【図２】同実施の形態における半導体チップ及び製造方
法を示す半導体チップの概略構成説明断面図である。
【図３】本発明の実施の形態２に係る半導体チップ及び
製造方法を示す半導体チップの概略構成説明断面図であ
る。
【図４】本発明の実施の形態３に係る半導体チップ及び
製造方法を示す半導体チップの概略構成説明断面図であ
る。
【図５】本発明の実施の形態４に係る半導体チップ及び
製造方法を示す半導体チップの概略構成説明断面図であ
る。
【図６】本発明の実施の形態５に係る半導体装置および
その製造装置を示す半導体装置の概略構成説明図であ
る。
【図７】従来の半導体チップを示す説明図であり、
（イ）は平面図、（ロ）は側断面図である。
【符号の説明】
１０ 半導体チップ １１ 半導体チップ本体 １２ 実装面 １３ 電極 １４ 金属細線 １５ 突起状電極 １６ 絶縁体 １７ 金属ボール ２１ 半導体ウエハ ２３ 第１絶縁体 ２４ 第２絶縁体 ２５ 上面 ２６ 金属膜 ２６ａ 金属膜部 ３０ 半導体装置 ３１ 実装基板 ３２ 電極 ３３ クリームはんだ ３４ バンプ ３５ 樹脂封止部

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップ本体と、この本体の実装面
    に形成された電極と、該電極から前記実装面の所望位置
    に延びる金属細線と、前記所望位置で該金属細線上に設
    けられた突起状電極と、前記金属細線を覆い、かつ該突
    起状電極の一部を露出させた状態で半導体チップ本体の
    実装面に積層された絶縁体とを備えたことを特徴とする
    半導体チップ。
  2. 【請求項２】 半導体チップ本体の実装面に形成された
    電極上に設けられた金属台座をさらに備え、 絶縁体が、前記金属台座の一部を残して覆うように前記
    実装面に積層された第１絶縁体と、前記金属細線を覆
    い、かつ突起状電極の一部を露出させた状態で第１絶縁
    体の上面に積層された第２絶縁体とからなり、 金属細線が、前記金属台座から前記実装面の所望位置に
    延び、前記第２絶縁体で覆われてなる請求項１に記載の
    半導体チップ。
  3. 【請求項３】 半導体チップ本体の実装面に形成された
    電極上と前記実装面上の所望位置とにそれぞれ形成され
    た複数の金属膜部をさらに備え、 金属細線が、電極上の金属膜部と実装面の前記所望位置
    の金属膜部とを結線してなる請求項１に記載の半導体チ
    ップ。
  4. 【請求項４】 半導体チップ本体の実装面に形成された
    電極上に設けられた金属台座と、該金属台座の一部上に
    形成された金属膜部とをさらに備え、 絶縁体が、前記金属台座の一部を残して覆うように前記
    実装面に積層された第１絶縁体と、前記金属膜部を覆
    い、かつ突起状電極の一部を露出させた状態で第１絶縁
    体の上面に積層された第２絶縁体とからなり、 金属細線が、前記金属膜部から前記実装面の所望位置に
    延び、前記第２絶縁体で覆われてなる請求項１に記載の
    半導体チップ。
  5. 【請求項５】 第１絶縁体の上面の所望位置に形成され
    たもう１つの金属膜部を備えた請求項４に記載の半導体
    チップ。
  6. 【請求項６】 金属細線のループ高さ寸法が突起状電極
    の高さ寸法よりも小さく設定されている請求項１〜５の
    いずれか１項記載の半導体チップ。
  7. 【請求項７】 金属細線が絶縁被膜にて被覆されている
    請求項１〜６のいずれか１項記載の半導体チップ。
  8. 【請求項８】 半導体ウエハの実装面に形成された電極
    上に結線用金属ボールを形成すると共に、該金属ボール
    と前記実装面の所望位置とを金属細線にて結線する工程
    と、 前記所望位置で該金属細線上に突起状電極を形成する工
    程と、 少なくとも金属細線の全体が覆われるように半導体ウエ
    ハの実装面に絶縁体を積層する工程と、 金属細線を露出させずに前記突起状電極の一部を露出さ
    せるように前記絶縁体を除去する工程とを有しているこ
    とを特徴とする半導体チップの製造方法。
  9. 【請求項９】 半導体ウエハの実装面に形成された電極
    上に金属台座を形成する工程と、 該金属台座を覆うように前記実装面に第１絶縁体を積層
    する工程と、 金属台座の一部を露出させるように前記第１絶縁体の一
    部を除去する工程と、 金属台座の露出部上に接続用金属ボールを形成すると共
    に、該金属ボールと残った第１絶縁体の上面の所望位置
    とを金属細線にて結線する工程と、 前記所望位置で該金属細線上に突起状電極を形成する工
    程と、 少なくとも金属細線の全体が覆われるように第１絶縁体
    の上面に第２絶縁体を積層する工程と、 金属細線を露出させずに前記突起状電極の一部を露出さ
    せるように前記絶縁体を除去する工程とを有することを
    特徴とする半導体チップの製造方法。
  10. 【請求項１０】 実装面に電極を有する半導体ウエハの
    該実装面に金属膜を形成する工程と、 該金属膜の上面の前記電極対応位置に接続用金属ボール
    を形成すると共に、該金属ボールと金属膜の上面の所望
    位置とを金属細線にて結線する工程と、 前記所望位置で該金属細線上に突起状電極を形成する工
    程と、 前記金属ボールの下部領域及び突起状電極の下部領域以
    外の金属膜を除去する工程と、 少なくとも金属細線の全体が覆われるように半導体ウエ
    ハの実装面に絶縁体を積層する工程と、 前記金属細線を露出させずに突起状電極の一部を露出さ
    せるように前記絶縁体を除去する工程とを有することを
    特徴とする半導体チップの製造方法。
  11. 【請求項１１】 半導体ウエハの実装面に形成された電
    極上に金属台座を形成する工程と、 該金属台座を覆うように前記実装面に第１絶縁体を積層
    する工程と、 前記金属台座の一部を露出させるように前記第１絶縁体
    の一部を除去する工程と、 金属台座の露出面上及び残った第１絶縁体の上面に金属
    膜を形成する工程と、該金属膜の上面の金属台座対応位
    置に接続用金属ボールを形成すると共に、該金属ボール
    と金属膜の上面の所望位置とを金属細線にて結線する工
    程と、 前記所望位置で該金属細線上に突起状電極を形成する工
    程と、 前記金属ボールの下部領域及び突起状電極の下部領域以
    外の金属膜を除去する工程と、 少なくとも金属細線の全体が覆われるように第１絶縁体
    の上面に第２絶縁体を積層する工程と、 前記金属細線を露出させずに突起状電極の一部を露出さ
    せるように前記絶縁体を除去する工程とを有することを
    特徴とする半導体チップの製造方法。
  12. 【請求項１２】 最初の工程の前に又は最後の工程の後
    に、半導体ウエハを個々のチップ単位に切り分ける工程
    を含む請求項８〜１１のいずれか１項記載の半導体チッ
    プの製造方法。
  13. 【請求項１３】 金属細線にて結線する工程の後に又は
    突起状電極を形成する工程の後に、金属細線のループ高
    さを低くするために金属細線を押える工程を含む請求項
    ８〜１２のいずれか１項記載の半導体チップの製造方
    法。
  14. 【請求項１４】 金属細線が絶縁被膜にて被覆されてい
    る請求項８〜１３のいずれか１項記載の半導体チップの
    製造方法。
  15. 【請求項１５】 第１絶縁体の一部を除去する工程の後
    に、残った第１絶縁体の上面を粗化する工程を含む請求
    項９又は１１記載の半導体チップの製造方法。
  16. 【請求項１６】 請求項１〜７のいずれか1項記載の半
    導体チップと、接続パッドを有する実装基板と、この実
    装基板に半導体チップを対向させ半導体チップの電極と
    前記接続パッドとを電気的に接触させた状態で、半導体
    チップと実装基板との間を一体に樹脂で封止した樹脂封
    止部とからなる半導体装置。
  17. 【請求項１７】 接続パッドを有する実装基板と、請求
    項１〜７のいずれか1項記載の半導体チップとを、型内
    に入れ、半導体チップの電極と前記接続パッドとを電気
    的に接触させた状態で対向させる工程と、 対向する半導体チップと実装基板との間に樹脂を注入
    し、半導体チップと実装基板との間を一体に封止する工
    程とを有することを特徴とする半導体装置の製造方法。
JP2001394543A 2001-12-26 2001-12-26 半導体チップ、半導体装置及びそれらの製造方法 Pending JP2003197814A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001394543A JP2003197814A (ja) 2001-12-26 2001-12-26 半導体チップ、半導体装置及びそれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001394543A JP2003197814A (ja) 2001-12-26 2001-12-26 半導体チップ、半導体装置及びそれらの製造方法

Publications (1)

Publication Number Publication Date
JP2003197814A true JP2003197814A (ja) 2003-07-11

Family

ID=27601253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001394543A Pending JP2003197814A (ja) 2001-12-26 2001-12-26 半導体チップ、半導体装置及びそれらの製造方法

Country Status (1)

Country Link
JP (1) JP2003197814A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014010220A1 (ja) * 2012-07-13 2014-01-16 先端フォトニクス株式会社 サブマウントおよび封止済み半導体素子ならびにこれらの作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014010220A1 (ja) * 2012-07-13 2014-01-16 先端フォトニクス株式会社 サブマウントおよび封止済み半導体素子ならびにこれらの作製方法
US9263411B2 (en) 2012-07-13 2016-02-16 Advanced Photonics, Inc. Submount, encapsulated semiconductor element, and methods of manufacturing the same

Similar Documents

Publication Publication Date Title
US6372549B2 (en) Semiconductor package and semiconductor package fabrication method
US7598121B2 (en) Method of manufacturing a semiconductor device
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
US4974057A (en) Semiconductor device package with circuit board and resin
US8835228B2 (en) Substrate-less stackable package with wire-bond interconnect
JP2546192B2 (ja) フィルムキャリア半導体装置
JP4413452B2 (ja) 半導体装置およびその製造方法
US20020004258A1 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
US7888179B2 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
TW201511209A (zh) 半導體裝置及半導體裝置之製造方法
TW200414471A (en) Semiconductor device and manufacturing method for the same
WO2001015223A1 (fr) Dispositif semi-conducteur et son procede de fabrication
JP2001015679A (ja) 半導体装置及びその製造方法
JPH10326806A (ja) 半導体装置およびその製造方法
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
JP2004079716A (ja) 半導体用ｃｓｐ型パッケージ及びその製造方法
JP2002270720A (ja) 半導体装置およびその製造方法
JP2001308258A (ja) 半導体パッケージ及びその製造方法
US20010038150A1 (en) Semiconductor device manufactured by package group molding and dicing method
JP2011243724A (ja) 半導体装置およびその製造方法
US20100320598A1 (en) Semiconductor device and fabrication method thereof
JP2002110856A (ja) 半導体装置の製造方法
JP5264640B2 (ja) 積層型半導体装置及びその製造方法
JP2003197814A (ja) 半導体チップ、半導体装置及びそれらの製造方法
JP4131256B2 (ja) 半導体装置及びその製造方法