JP2007048945A - 半導体チップ及びその製造方法 - Google Patents

Abstract

【課題】電極引き出しが容易で互いに電気的接続を図り易い構造の半導体チップを簡易に量産可能に作製するための製造方法を提供すること。
【解決手段】この半導体チップの製造工程では、シリコン基板１０の一方の主面上に導電性領域の拡散層３を形成してから絶縁膜２′による中間層を形成し、その中間層に対して拡散層３に通じるように形成した貫通孔へ拡散層３と接続される導電部４を充填形成した後、中間層上に素子部を成すように導電部４と接続される部分を含む配線電極１、これを覆う絶縁膜２を所定のパターンで形成する。更に、シリコン基板１０の他方の主面側を研磨して拡散層３を露呈させ、他方の主面を覆った絶縁膜５に対して拡散層３に通じるように貫通孔を形成した後、その貫通孔へ拡散層３と接続される接続用導電部６を絶縁膜５から露呈されるように充填形成し、電極引き出しを両方の主面から行う構造としている。
【選択図】図１

Description

本発明は、主として電極の引き出しが容易で互いに電気的接続を図り易い構造の半導体チップ及びその製造方法に関する。

従来、一般的な半導体チップを対象として外部へ電気的な接続を行う手法としては、ワイヤボンド（ＷＢ）接続、フリップチップバンプ（ＦＣＢ）経由接続、ＴＡＢ接続等が挙げられる。これらの接続では全て半導体チップにおける素子形成面側から配線電極に対する引き出しを行うようにしているが、このような半導体チップ構造の一例としては、例えば薄膜ＳＯＩ構造を有する高性能集積タイプの半導体装置及びその製造方法（特許文献１参照）が挙げられる。

図３は、一般的な構造の半導体チップ（文献公知に係る発明でないが、一般的に周知な構造のもの）を対象として外部へ電気的なワイヤボンド接続を行う手法を示した概略側面図である。

ここでは、シリコン基板１０における一方の主面上に形成されたＳｉＯ_２等の絶縁膜２′による中間層を有すると共に、中間層上にデバイス作製のためのＳｉ層を有するＳＯＩ基板を半導体基板として用い、中間層上にＳｉ層を含む領域Ｅ内に示される素子部を成すように配線電極１及びＳｉＯ_２等の絶縁膜２が所定のパターンで形成され、配線電極１を両端部分で外部に露呈させて成る半導体チップにおいて、素子形成面（一方の主面）における露呈された配線電極１の両端部分に対してボンディングワイヤ１１を接続することでワイヤボンド接続を行う様子を示している。

ところが、こうした何れの接続形態においても、例えば素子形成面寄りをＳｉＯ２膜，窒化膜，ポリイミド膜等の誘電体膜で絶縁するようにして電極形成が行われている磁気コアメモリ（ＭＣＭ）やシングルインラインパッケージ（ＳＩＰ）等を対象にした場合、半導体チップ同士を直接接続するのではなく、多数のチップを接続するためには、一旦導電性挿入媒体（インターポーザ）や基板を介在させて接続する必要があって接続長が長くなってしまったり、或いはそれぞれをパッケージ化する必要がある等の理由により、昨今の小型で高速・大容量の進展が要求される高密度実装には適さないものとなる。

そこで、こうした問題を解消すべく、半導体チップにおける素子形成面（一方の主面）とは反対側の裏面（他方の主面）から電気的接続を図るため、半導体基板のシリコンウェハに対して孔や溝を形成し、そこに導電材を充填して導通を取る手法も提案されている。こうした技術についは、半導体チップの電極直下部分を穿孔して設けた接続孔の内に絶縁膜を形成した後に導電材を形成し、導電材を下方にある電極に接続することにより半導体チップ同士を電気的に接続した構造のもの（特許文献２参照）や、半導体チップの第１の面側にバンプを突出させて形成すると共に、第１の面と反対の第２の面側に導電層を窪んだ位置に露出させて形成し、導電層の穴からの露出部とバンプとが電気的に接続されることにより半導体チップ同士を電気的に接続した構造のもの（特許文献３参照）等が挙げられる。

特開平６−２７５８０３号公報（要約、図１） 特開２００１−６８６１８号公報（要約、図１） 特開２００１−２４４３６０号公報（要約、図４）

上述した特許文献２や特許文献３に記載の技術のように、半導体チップにおける素子形成面とは反対面から電気的接続を図るべく、シリコン基板に対して孔や溝を形成し、そこに導電材を充填して導通を取ることにより半導体チップ同士を電気的に接続する構造の場合、孔や溝の形成によりシリコン基板（シリコンウェハ）の機械的強度が小さくなってしまう他、破損や凹凸が大きいためにレジスト等の塗布が困難になってしまったり、或いは充填する導電材との熱膨張の相違で反りや破損が生じ易い等の理由により、作製し難くて量産することが困難であるという問題がある。

本発明は、このような問題点を解決すべくなされたもので、その技術的課題は、電極の引き出しが容易で互いに電気的接続を図り易い構造の半導体チップ及びそれを簡易に量産可能に作製するための製造方法を提供することにある。

本発明によれば、シリコン基板における一方の主面上に形成された第１の絶縁膜による中間層を有すると共に、該中間層上には素子部を成すように配線電極及び該第１の絶縁膜が所定のパターンで形成された半導体チップにおいて、中間層は、配線電極の所定箇所に通じるように所定箇所が貫通された貫通孔を有しており、配線電極は、中間層における貫通内に形成された導電部を含んでおり、シリコン基板における中間層よりも他方の主面側部分には導電部に接続されるように拡散層が形成されており、シリコン基板における他方の主面は、第２の絶縁膜で覆われており、シリコン基板における他方の主面にあっての該第２の絶縁膜における拡散層に対応する箇所には、該拡散層に接続された接続用導電部が該第２の絶縁膜から露呈されるように形成されて成る半導体チップが得られる。

又、本発明によれば、上記半導体チップにおいて、シリコン基板における一方の主面は、第１の絶縁膜で覆われており、シリコン基板における一方の主面にあっての第１の絶縁膜上における接続用導電部に対応する箇所には、他の部品における該接続用導電部との間で接続に供される接続用配線電極が形成され、更に、一方の主面と他方の主面との間に導電部材間距離が所定の距離未満で導通する有機層を介在させるようにして複数個のチップ同士を積層して成る半導体チップが得られる。

加えて、本発明によれば、上記半導体チップにおいて、シリコン基板における一方の主面は、第１の絶縁膜で覆われており、シリコン基板における一方の主面にあっての第１の絶縁膜上における接続用導電部に対応する箇所には、他の部品における該接続用導電部との間で接続に供される接続用配線電極が形成され、更に、一方の主面における接続用配線電極と他方の主面における接続用導電部との間にバンプを介在接続させるようにして複数個のチップ同士を積層して成る半導体チップが得られる。

一方、本発明によれば、シリコン基板における一方の主面上の所定箇所に拡散層を形成する拡散層形成工程と、シリコン基板における拡散層を含む一方の主面上に第１の絶縁膜による中間層を形成する中間層形成工程と、中間層の所定箇所に対して拡散層に通じるように第１の貫通孔を形成する第１の貫通孔形成工程と、中間層における第１の貫通孔に対して拡散層と接続される導電部を充填形成する導電部形成工程と、中間層上に素子部を成すように導電部と接続される部分を含む配線電極、並びに該配線電極を覆う第１の絶縁膜を所定のパターンで形成する素子部形成工程と、シリコン基板における他方の主面側を研磨して拡散層を露呈させる研磨工程と、露呈された拡散層を含む他方の主面を第２の絶縁膜で覆う絶縁膜被覆工程と、第２の絶縁膜の所定箇所に対して拡散層に通じるように第２の貫通孔を形成する第２の貫通孔形成工程と、第２の貫通孔に対して拡散層と接続される接続用導電部を第２の絶縁膜から露呈されるように充填形成する接続用導電部形成工程とを有する半導体チップの製造方法が得られる。

他方、本発明によれば、上記半導体チップの製造方法において、素子部形成工程では、シリコン基板における一方の主面にあっての第１の絶縁膜上における接続用導電部に対応する箇所に対して、他の部品における該接続用導電部との間で接続に供されるように接続用配線電極を形成する接続用配線電極形成工程を含む半導体チップの製造方法が得られる。この半導体チップの製造方法において、一方の主面と他方の主面との間に導電部材間距離が所定の距離未満で導通する有機層を介在させるようにして複数個のチップ同士を積層する積層工程を有すること、或いは一方の主面における接続用配線電極と他方の主面における接続用導電部との間にバンプを介在接続させるようにして複数個のチップ同士を積層する積層工程を有することは、それぞれ好ましい。

本発明の半導体チップの場合、従来構造で採用されている素子形成面（表面）のみならず、その反対側の主面（裏面）に対する電極の引き出しが可能であり、しかもチップを積層することにより電気的接続が可能な構造であるため、電極引き出しが容易で互いに電気的接続を図り易くなり、チップ間の接続距離を顕著に短縮した上でパッケージ内に多くのチップを搭載して従来に無い高密度実装を図り得るようになる。又、本発明の半導体チップの製造方法の場合、特許文献２や特許文献３の技術のようにシリコン基板（シリコンウェハ）に対して孔や溝を形成すること無く、反対側の主面（裏面）から拡散層を露呈させるまで研磨量を大きくするだけで簡易に作製することができるため、従来に無く量産することが可能となる。

本発明の最良の形態に係る半導体チップは、シリコン基板における一方の主面（表面）上に形成された第１の絶縁膜による中間層を有すると共に、この中間層上には素子部を成すように配線電極及び第１の絶縁膜が所定のパターンで形成された基本構造のものにおいて、中間層は、配線電極の所定箇所に通じるように所定箇所が貫通された貫通孔を有しており、配線電極は、中間層における貫通内に形成された導電部を含んでおり、シリコン基板における中間層よりも他方の主面（裏面）側部分には導電部に接続されるように拡散層が形成されており、シリコン基板における他方の主面は、第２の絶縁膜で覆われており、シリコン基板における他方の主面にあっての第２の絶縁膜における拡散層に対応する箇所には、拡散層に接続された接続用導電部が第２の絶縁膜から露呈されるように形成されて成るものである。

この半導体チップの場合、シリコン基板における一方の主面については、第１の絶縁膜で覆われたものとし、シリコン基板における一方の主面にあっての第１の絶縁膜上における接続用導電部に対応する箇所については、他の部品における接続用導電部との間で接続に供される接続用配線電極が形成される構造とすれば、一方の主面と他方の主面との間に導電部材間距離が所定の距離未満で導通する有機層を介在させるようにして複数個のチップ同士を積層した構造としたり、或いは一方の主面における接続用配線電極と他方の主面における接続用導電部との間にバンプを介在接続させるようにして複数個のチップ同士を積層した構造とすることができる。

このような半導体チップの製造方法では、シリコン基板における一方の主面上の所定箇所に拡散層を形成する拡散層形成工程と、シリコン基板における拡散層を含む一方の主面上に第１の絶縁膜による中間層を形成する中間層形成工程と、中間層の所定箇所に対して拡散層に通じるように第１の貫通孔を形成する第１の貫通孔形成工程と、中間層における第１の貫通孔に対して拡散層と接続される導電部を充填形成する導電部形成工程と、中間層上に素子部を成すように導電部と接続される部分を含む配線電極、並びに配線電極を覆う第１の絶縁膜を所定のパターンで形成する素子部形成工程と、シリコン基板における他方の主面側を研磨して拡散層を露呈させる研磨工程と、露呈された拡散層を含む他方の主面を第２の絶縁膜で覆う絶縁膜被覆工程と、第２の絶縁膜の所定箇所に対して拡散層に通じるように第２の貫通孔を形成する第２の貫通孔形成工程と、第２の貫通孔に対して拡散層と接続される接続用導電部を第２の絶縁膜から露呈されるように充填形成する接続用導電部形成工程とを実行すれば良い。

この半導体チップの製造方法において、上述した積層構造に適用させるためには、素子部形成工程において、シリコン基板における一方の主面にあっての第１の絶縁膜上における接続用導電部に対応する箇所に対して、他の部品における接続用導電部との間で接続に供されるように接続用配線電極を形成する接続用配線電極形成工程を含むようにした上、一方の主面と他方の主面との間に導電部材間距離が所定の距離未満で導通する有機層を介在させるようにして複数個のチップ同士を積層する積層工程を実行するか、或いは一方の主面における接続用配線電極と他方の主面における接続用導電部との間にバンプを介在接続させるようにして複数個のチップ同士を積層する積層工程を実行すれば良い。

以下は、具体的な実施例を挙げ、本発明の半導体チップにおけるについて、その製造工程を含めてより詳細に説明する。

図１は、本発明の実施例１に係る半導体チップの製造工程の概略を示した断面側面図であり、同図（ａ）は初期工程に関するもの，同図（ｂ）は中期工程に関するもの，同図（ｃ）は後期工程に関するものである。

図１（ａ）を参照すれば、ここでの初期工程は、シリコン基板１０における一方の主面（表面）上の所定箇所（島状に独立した箇所）に導電性領域である拡散層３を形成する拡散層形成工程と、シリコン基板１０における拡散層３を含む一方の主面上にＳｉＯ_２等の第１の絶縁膜２′による中間層を形成する中間層形成工程と、中間層の所定箇所に対して拡散層３に通じるように第１の貫通孔を形成する第１の貫通孔形成工程と、中間層における第１の貫通孔に対して拡散層３と接続される導電部４を充填形成する導電部形成工程と、中間層上に素子部を成すように導電部４と接続される部分を含んだ配線電極１、並びに配線電極１を覆うＳｉＯ_２等の第１の絶縁膜２を所定のパターンで形成する素子部形成工程とを含むものである。

尚、ここでも、中間層上にデバイス作製のためのＳｉ層を有するＳＯＩ基板を半導体基板として用いるもので、実際には第１の貫通孔の形成及びそれに対する導電部４の充填形成を中間層及びＳｉ層を対象として行うものである。又、拡散層３についてはシリコンにＰ（燐）やＡｓ（砒素）をドープして形成されるものである。

図１（ｂ）を参照すれば、中期工程は、シリコン基板１０における一方の主面（表面）と反対の他方の主面（裏面）側を研磨して拡散層３を露呈させる研磨工程を含むものである。この研磨工程では島状に独立した拡散層３がそれぞれ反対面（裏面）で平坦面上で露呈されるまで行うもので、幾分研磨量が多くなっているが、工程自体は単純なものである。

図１（ｃ）を参照すれば、後期工程は、露呈された拡散層３を含む他方の主面をポリイミド等の第２の絶縁膜５で覆う絶縁膜被覆工程と、第２の絶縁膜５の所定箇所に対して拡散層３に通じるように第２の貫通孔を形成する第２の貫通孔形成工程と、第２の貫通孔に対して拡散層３と接続される接続用導電部６を第２の絶縁膜５から露呈されるように充填形成する接続用導電部形成工程とを含むものである。

図２は、ここでの半導体チップを積層した構造の積層型半導体チップを例示した断面側面図であり、同図（ａ）は一形態に関するもの，同図（ｂ）は他形態に関するものである。

ここでは、図１（ｃ）に示した半導体チップの場合、電極引き出しを従来構造から採用されている素子形成面（表面）とその反対側の主面（裏面）との両方から行うことができる構造としたが、これを積層構造とする場合には上述したように、素子部形成工程において予めシリコン基板１０における一方の主面（表面）にあっての第１の絶縁膜２上における接続用導電部６に対応する箇所に対して、他の部品における接続用導電部６との間で接続に供されるように接続用配線電極７を形成する接続用配線電極形成工程を含むようにしておけば良い。

こうした構造にしておけば、図２（ａ）に示される一形態のものでは、一方の主面と他方の主面との間に導電部材間距離が１μｍ未満で導通する有機層８を介在させるようにして複数個のチップ同士を積層する積層工程を実行すれば、有機層８により各チップ同士を結合して積層接続した構造を得ることができる。因みに、ここでの有機層８は、導電部材間距離が１μｍ未満で導通すると共に、１μｍ以上であると絶縁状態となるπ結合を含む高分子材料から成る有機膜であり、例えばロジン（Ｃ_１０Ｈ_２０ＣＯＯＨ）を用いる場合を例示できる。

これに対し、図２（ｂ）に示される他形態のものでは、一方の主面における接続用配線電極７と他方の主面における接続用導電部６との間にバンプ９を介在接続させるようにして複数個のチップ同士を積層する積層工程を実行すれば、バンプ９により各チップ同士における導電部材間を結合して積層接続した構造を得ることができる。

本発明の実施例１に係る半導体チップの製造工程の概略を示した断面側面図であり、（ａ）は初期工程に関するもの，（ｂ）は中期工程に関するもの，（ｃ）は後期工程に関するものである。 図１に示す半導体チップを積層した構造の積層型半導体チップを例示した断面側面図であり、（ａ）は一形態に関するもの，（ｂ）は他形態に関するものである。 一般的な構造の半導体チップを対象として外部へ電気的なワイヤボンド接続を行う手法を示した概略側面図である。

符号の説明

１，７ 配線電極
２，２′，５ 絶縁膜
３ 拡散層
４ 導電部
６ 接続用導電部
８ 有機層
９ バンプ
１０ シリコン基板
１１ ボンディングワイヤ

Claims (7)

1. シリコン基板における一方の主面上に形成された第１の絶縁膜による中間層を有すると共に、該中間層上には素子部を成すように配線電極及び該第１の絶縁膜が所定のパターンで形成された半導体チップにおいて、前記中間層は、前記配線電極の所定箇所に通じるように所定箇所が貫通された貫通孔を有しており、前記配線電極は、前記中間層における前記貫通内に形成された導電部を含んでおり、前記シリコン基板における前記中間層よりも他方の主面側部分には前記導電部に接続されるように拡散層が形成されており、前記シリコン基板における他方の主面は、第２の絶縁膜で覆われており、前記シリコン基板における他方の主面にあっての前記第２の絶縁膜における前記拡散層に対応する箇所には、該拡散層に接続された接続用導電部が該第２の絶縁膜から露呈されるように形成されて成ることを特徴とする半導体チップ。
2. 請求項１記載の半導体チップにおいて、前記シリコン基板における前記一方の主面は、前記第１の絶縁膜で覆われており、前記シリコン基板における前記一方の主面にあっての前記第１の絶縁膜上における前記接続用導電部に対応する箇所には、他の部品における該接続用導電部との間で接続に供される接続用配線電極が形成され、更に、前記一方の主面と前記他方の主面との間に導電部材間距離が所定の距離未満で導通する有機層を介在させるようにして複数個のチップ同士を積層して成ることを特徴とする半導体チップ。
3. 請求項１記載の半導体チップにおいて、前記シリコン基板における前記一方の主面は、前記第１の絶縁膜で覆われており、前記シリコン基板における前記一方の主面にあっての前記第１の絶縁膜上における前記接続用導電部に対応する箇所には、他の部品における該接続用導電部との間で接続に供される接続用配線電極が形成され、更に、前記一方の主面における前記接続用配線電極と前記他方の主面における前記接続用導電部との間にバンプを介在接続させるようにして複数個のチップ同士を積層して成ることを特徴とする半導体チップ。
4. シリコン基板における一方の主面上の所定箇所に拡散層を形成する拡散層形成工程と、前記シリコン基板における前記拡散層を含む前記一方の主面上に第１の絶縁膜による中間層を形成する中間層形成工程と、前記中間層の所定箇所に対して前記拡散層に通じるように第１の貫通孔を形成する第１の貫通孔形成工程と、前記中間層における前記第１の貫通孔に対して前記拡散層と接続される導電部を充填形成する導電部形成工程と、前記中間層上に素子部を成すように前記導電部と接続される部分を含む配線電極、並びに該配線電極を覆う前記第１の絶縁膜を所定のパターンで形成する素子部形成工程と、前記シリコン基板における他方の主面側を研磨して前記拡散層を露呈させる研磨工程と、露呈された前記拡散層を含む前記他方の主面を第２の絶縁膜で覆う絶縁膜被覆工程と、前記第２の絶縁膜の所定箇所に対して前記拡散層に通じるように第２の貫通孔を形成する第２の貫通孔形成工程と、前記第２の貫通孔に対して前記拡散層と接続される接続用導電部を前記第２の絶縁膜から露呈されるように充填形成する接続用導電部形成工程とを有することを特徴とする半導体チップの製造方法。
5. 請求項４記載の半導体チップの製造方法において、前記素子部形成工程では、前記シリコン基板における前記一方の主面にあっての前記第１の絶縁膜上における前記接続用導電部に対応する箇所に対して、他の部品における該接続用導電部との間で接続に供されるように接続用配線電極を形成する接続用配線電極形成工程を含むことを特徴とする半導体チップの製造方法。
6. 請求項５記載の半導体チップの製造方法において、前記一方の主面と前記他方の主面との間に導電部材間距離が所定の距離未満で導通する有機層を介在させるようにして複数個のチップ同士を積層する積層工程を含むことを特徴とする半導体チップの製造方法。
7. 請求項５記載の半導体チップの製造方法において、前記一方の主面における前記接続用配線電極と前記他方の主面における前記接続用導電部との間にバンプを介在接続させるようにして複数個のチップ同士を積層する積層工程を含むことを特徴とする半導体チップの製造方法。
   

Images