JP4519392B2 - ３次元マルチチップパッケージ及びその製造方法 - Google Patents
３次元マルチチップパッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP4519392B2 JP4519392B2 JP2002032481A JP2002032481A JP4519392B2 JP 4519392 B2 JP4519392 B2 JP 4519392B2 JP 2002032481 A JP2002032481 A JP 2002032481A JP 2002032481 A JP2002032481 A JP 2002032481A JP 4519392 B2 JP4519392 B2 JP 4519392B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- chip
- chip selection
- semiconductor integrated
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1433—Application-specific integrated circuit [ASIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子及びその製造方法に関し、特に、メモリ容量を増加させるために、同じ種類の半導体集積回路素子を２個以上直接積層するにあたって、積層された各集積回路素子のチップ選択端子がチップ選択用パッドにより自動に分離されるように具現された３次元マルチチップパッケージ及びその製造方法に関するものである。
【０００２】
【従来の技術】
よく知られているように、高集積で多機能な半導体素子を具現するために、多様な種類の３次元マルチチップパッケージが開発されてきた。従来技術による３次元マルチチップパッケージは、通常次のような方法で製造される。まず、ウェーハを製造し、切断し、個別チップに分離した後、分離された個別チップを基板に接着し、電気的に連結し、成形樹脂で封止して個別パッケージを製造する。そうして、複数の個別パッケージを順に積層して、マルチチップパッケージを得る。
【０００３】
このような種類のマルチチップパッケージには、リードフレーム、テープ回路基板、印刷回路基板などの基板が使われ、チップと基板の電気的連結方式としては、ワイヤーボンディング、テープ自動ボンディング（ＴＡＢ；Tape Automated Bonding）、フリップチップボンディング(flip chip bonding)などが知られている。
【０００４】
このように、まず個別パッケージを各々製造した後に積層する方式のマルチチップパッケージは、例えば米国特許公報第４，９８２，２６５号、第４，９９６，５８３号、第５，１７２，３０３号、第５，１９８，８８８号、第５，２２２，０１４号、第５，２４７，４２３号、第５，３１３，０９６号、第５，７８３，８７０号、第６，０７２，２３３号等に開示されている。しかし、このような種類のマルチチップパッケージは、その製造工程が複雑であるだけでなく、チップサイズに比べてパッケージのサイズが大きいため、外部装置への実装密度が低い。また、基板が媒介するので、その分信号伝達経路が長くなり信号遅延が発生するという問題を抱えている。
【０００５】
一方、ウェーハまたはチップレベルで積層３次元マルチチップパッケージを具現する方式も既に知られており、例えば、米国特許公報第４，３９４，７１２号、第４，８０７，０２１号、第４，８９７，７０８号、第４，９５４，８７５号、第５，２０２，７５４号、第５，２２９，６４７号、第５，７６７，００１号に開示されたものを挙げることができる。このような種類のマルチチップパッケージは、前述したパッケージ積層型に比べて相対的に構造が単純であり、サイズが小さく、製造工程が簡単であるという長所がある。また、信号遅延のような問題も改善される。しかし、このような従来技術は、主に使用者の要求によって特定機能を有するように設計、製作される注文型集積回路（ＡＳＩＣ；Application Specific Integrated Circuit）のように非メモリ素子、または異種チップを積層して多機能を具現するためのマルチチップパッケージ技術にのみ適用される。
【０００６】
一般に、マルチチップパッケージは、多機能を具現するために異種チップを積層する種類と、メモリ容量を増加させるために同種チップを積層する種類とに分けられる。
ところが、同種チップを積層してメモリ容量を増加させるためには、マルチチップパッケージを構成する各チップを制御してどのチップを動作させるかを決定すべきである。したがって、メモリ素子には、チップ選択端子が形成されている。例えばＤＲＡＭの場合、ＲＡＳ（Row Address Strobe）、ＣＡＳ（Column Address Strobe）、ＣＳＰ（Chip Selection Pin）端子などがチップ選択端子として使われる。マルチチップパッケージを構成するいろいろなチップのチップ選択端子中から特定のチップ選択端子に選択的に電気的信号を送信することによって、動作させるべきチップを選択することができる。したがって、チップ選択端子を除いたメモリ素子の残りの端子が各チップに共通的に連結される反面、各チップのチップ選択端子は、各々分離されて外部に連結されなければならない。
【０００７】
各チップ選択端子を分離、連結する従来の技術は、前述したパッケージ積層型マルチチップパッケージに開示されている。従来の技術によれば、各パッケージに使われる基板に連結配線を形成し、各基板の連結配線を介してチップ選択端子を外部に連結させる。したがって、各チップの選択端子をお互い分離させるために、各基板は、お互い異なる連結配線構造を有しなければならず、これは、生産性の低下と製造コストの上昇をもたらす。
【０００８】
このような問題点を認識し解決方案を提示した従来技術が米国特許公報第５，９９５，３７９号に開示されている。ここで提示する方案によれば、同じ連結配線構造をもつ基板を用いて各チップのチップ選択端子を外部に連結することができる。しかし、このような従来技術は、基本的にパッケージ積層型のマルチチップパッケージであるから、連結配線構造が形成された基板を必要とする。したがって、この従来技術は、前述したパッケージ積層型のマルチチップパッケージの短所を依然として抱えている。すなわち、パッケージサイズがチップに比べてあまりに大きくて、外部装置への実装密度が低く、製造工程が複雑であり、信号遅延が発生するという問題などがある。
【０００９】
【発明が解決しようとする課題】
従って、本発明の目的は、同種チップを２個以上積層し、メモリ容量を増加させた３次元マルチチップパッケージ及びその製造方法を提供することにある。
本発明の他の目的は、ウェーハレベルでマルチチップパッケージを具現して、パッケージサイズを低減すると共に、外部装置への実装密度を高め、かつ、信号遅延の問題を解決した３次元マルチチップパッケージ及びその製造方法を提供することにある。
【００１０】
本発明のさらに他の目的は、同じ連結配線構造をもつ半導体集積回路素子を使用した３次元マルチチップパッケージ及びその製造方法を提供することにある。
本発明のさらに他の目的は、各集積回路素子のチップ選択端子がチップレベルで形成されたチップ選択用パッドにより自動に分離される３次元マルチチップパッケージ及びその製造方法を提供することにある。
本発明のさらに他の目的は、製造工程が単純化された３次元マルチチップパッケージ及びその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
前記目的を達成するために、本発明は、チップレベルで形成されたチップ選択用パッドを含む３次元マルチチップパッケージを提供する。本発明による３次元マルチチップパッケージは、Ｎ個の半導体集積回路素子を積層して構成される。各半導体集積回路素子は、集積回路チップと、一つのチップ選択端子と、（Ｎ−１）個のチップ選択用パッドと、絶縁層と、（Ｎ−１）個の第１金属配線と、複数の上部接続端子と、複数の下部接続端子と、複数のトレンチ配線とを有する。
【００１２】
各半導体集積回路素子のチップ選択端子とチップ選択用パッドは、集積回路チップの上部面に形成され、チップ選択用パッドは、チップ選択端子に隣接して形成される。絶縁層は、集積回路チップの上部面に形成され、第１金属配線は、絶縁層の内部に形成され、各チップ選択用パッドに連結される。下部接続端子は、上部接続端子に各々対応してチップの下部面に形成される。トレンチ配線は、集積回路チップを貫通して形成され、チップ選択端子またはチッブ選択用パッドを各々下部接続端子に連結させる。
【００１３】
特に、チップ選択用パッドのうちチップ選択端子に隣り合う１番目のチップ選択用パッドは、上部接続端子のうちチップ選択端子の上側に形成された上部接続端子に連結され、（Ｍ−１）番目のチップ選択用パッドは、（Ｍ−２）番目のチップ選択用パッドの上側に形成された上部接続端子に連結される。ここで、Ｍは、３≦Ｍ≦Ｎの自然数である。
【００１４】
このような構造を有する各半導体集積回路素子を接合して積層するが、下側に位置する半導体集積回路素子の上部接続端子と、上側に位置する半導体集積回路素子の下部接続端子とを各々接合する。従って、半導体集積回路素子に形成されたチップ選択端子が各々最下部に位置する半導体集積回路素子の下部接続端子に連結される。
【００１５】
また、本発明は、Ｎ個の半導体集積回路素子を積層して形成される３次元マルチチップパッケージの製造方法を提供する。
本発明の製造方法によると、集積回路チップの上部面に、一つのチップ選択端子、ならびにチップ選択端子に隣接する（Ｎ−１）個のチップ選択用パッドを形成する段階と、チップ選択端子とチップ選択用パッドから各々集積回路チップ内部方向に複数のトレンチを形成する段階と、トレンチの内部に導電性物質を埋め込み、トレンチ配線を形成する段階と、各チップ選択用パッドに連結するように、上部面に沿って（Ｎ−１）個の第１金属配線を形成する段階と、上部面及び第１金属配線上に第１絶縁層を形成する段階と、第１絶縁層上に、第１金属配線に各々連結される複数の上部接続端子を形成する段階と、トレンチ配線に連結するように、下部面に複数の下部接続端子を形成する段階と、前述の段階をへて各々製造されたＮ個の半導体集積回路素子に対して、下側に位置する半導体集積回路素子の上部接続端子、ならびに上側に位置する半導体集積回路素子の下部接続端子を各々接合して、Ｎ個の集積回路素子を積層する段階とを含む。
こうして、チップ選択用パッドのうちチップ選択端子に隣り合う１番目のチップ選択用パッドは上部接続端子のうち前記チップ選択端子の上側に形成された上部接続端子に連結され、（Ｍ−１）番目のチップ選択用パッドは（Ｍ−２）番目のチップ選択用パッドの上側に形成された上部接続端子に連結され、下側に位置する半導体集積回路素子の上部接続端子と、上側に位置する半導体集積回路素子の下部接続端子とが各々接合されて積層され、半導体集積回路素子に形成されたチップ選択端子が各々最下部に位置する半導体集積回路素子の下部接続端子に連結される３次元マルチチップパッケージが製造される。ここで、Ｍは、３≦Ｍ≦Ｎの自然数である。
【００１６】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施例を詳細に説明する。図面において同じ参照符号は、同じ構成要素を示す。
図１は、本発明の第１実施例によるチップレベルの３次元マルチチップパッケージを示す断面図で、図２は、図１のチップレベルの３次元マルチチップパッケージに使われる個別の半導体集積回路素子を示す断面図である。
【００１７】
以下、図１と図２を参照して本発明の第１実施例を説明する。
本実施例の３次元マルチチップパッケージ１００は、同じ種類の半導体集積回路素子を複数個使用してメモリ容量を増加させるためのものであり、図２に図示された個別の半導体集積回路素子１０を４個積層して、図１に図示されたように、チップレベルの３次元マルチチップパッケージ１００として具現された例である。図１で、３次元マルチチップパッケージ１００を構成する各層の半導体集積回路素子１０は、下側から各々参照符号１１０、１２０、１３０、１４０で示す。
【００１８】
半導体集積回路素子１０、１１０、１２０、１３０、１４０は、例えばＤＲＡＭやフラッシュメモリ等のメモリ素子である。よく知られているように、メモリ素子には、通常特定のメモリセルを番地指定する番地入力端子（address input terminal）、各メモリセルにデータを入出力するデータ入出力端子（data input/output terminal）、電源供給端子（power supply terminal）などが形成される。各集積回路素子に形成されたチップ端子１２は、互いに共通に連結される。これに対して、先に従来技術でも説明したようなチップ選択端子１２ａは、各素子毎に分離され外部に連結される。
【００１９】
図２に詳細に図示したように、半導体集積回路素子１０は、半導体ウェーハまたは個別半導体チップ状態の集積回路チップ１１に各種配線と端子と層とが形成されたものである。集積回路チップ１１の上部面（または活性面という）には、多数個のチップ端子１２と一個のチップ選択端子１２ａとが形成されており、ここまでの構成は、一般に広く知られた半導体集積回路チップの構成と同一である。周知のように、集積回路チップ１１の内部には所定の回路が形成され、チップ端子１２とチップ選択端子１２ａに連結される。
【００２０】
本実施例の半導体集積回路素子１０は、３個のチップ選択用パッド１２ｂ、１２ｃ、１２ｄを含む。チップ選択用パッドは、チップ選択端子１２ａと隣接して集積回路チップ１１の上部面に形成され、その個数は、積層される半導体集積回路素子１０の個数より１個少ない。すなわち、Ｎ個の集積回路素子を積層してマルチチップパッケージを構成する場合、チップ選択用パッドは、（Ｎ−１）個が必要である。チップ選択用パッド１２ｂ、１２ｃ、１２ｄは、チップ選択端子１２ａとは異なって、集積回路チップ１１内部の回路に連結されない。
【００２１】
３個のチップ選択用パッド１２ｂ、１２ｃ、１２ｄは、各々集積回路チップ１１の上部面に沿って形成された第１金属配線１５に連結され、第１金属配線１５は、集積回路チップ１１の上部面に形成された第１絶縁層１６の内部に位置する。第１金属配線１５は、いずれもチップ選択端子１２ａ側に延設されていて、互いに電気的に分離されている。また、チップ選択用パッド１２ｂ、１２ｃ、１２ｄは、各々集積回路チップ１１の内部を貫通するトレンチ配線１４を介して集積回路チップ１１の下部面に形成された下部接続端子２３ｂ、２３ｃ、２３ｄに連結される。そして、チップ選択端子１２ａとチップ端子１２は、各々トレンチ配線１４を介して下部接続端子２３ａ、２３に連結される。
【００２２】
第１絶縁層１６上には、さらに第２絶縁層２０が形成され、第２絶縁層２０の内部には、さらに第２金属配線１９、１９ａが形成される。第１金属配線１５と第２金属配線１９、１９ａは、各々第１絶縁層１６に形成された第１貫通配線１８によって互いに連結される。第２金属配線１９、１９ａは、第１金属配線１５と同様に、チップ選択端子１２ａ側に延設されており、互いに電気的に分離されている。結果的に、チップ選択端子１２ａに隣接した１番目のチップ選択用パッド１２ｂに連結されている第２金属配線１９は、チップ選択端子１２ａの真上にまで延設されており、２番目のチップ選択用パッド１２ｃに連結された第２金属配線１９は、１番目のチップ選択用パッド１２ｂ上にまで延設されており、３番目のチップ選択用パッド１２ｄに連結された第２金属配線１９は、第２番目のチップ選択用パッド１２ｃ上にまで延設されている。３番目のチップ選択用パッド１２ｄ上には、孤立した第２金属配線１９ａが位置する。
【００２３】
第２絶縁層２０には、第２金属配線１９、１９ａに連結される第２貫通配線２１が形成されており、各第２貫通配線２１上には、上部接続端子２２ａ、２２ｂ、２２ｃ、２２ｄが形成される。また、チップ端子１２は、各々上部接続端子２２に連結される。各チップ端子１２を上部接続端子２２と下部接続端子２３に連結させるトレンチ配線１４、第１貫通配線１８及び第２貫通配線２１は、同じ位置に形成される。つまり、チップ選択用パッド１２ｂ、１２ｃ、１２ｄの中で、チップ選択端子１２ａに隣接した１番目のチップ選択用パッド１２ｂは、チップ選択端子１２ａの上側に形成された上部接続端子２２ａに連結され、２番目のチップ選択用パッド１２ｃは、１番目のチップ選択用パッド１２ｂの上側に形成された上部接続端子２２ｂに連結され、３番目のチップ選択用パッド１２ｄは、２番目のチップ選択用パッド１２ｃの上側に形成された上部接続端子２２ｃに連結される。３番目のチップ選択用パッド１２ｄの上側に形成された上部接続端子２２ｄは、孤立した第２金属配線１９ａに連結され、チップ選択用パッド１２ｂ、１２ｃ、１２ｄには連結されない。
【００２４】
以上のような構成をもつ個別の半導体集積回路素子１０、すなわち半導体集積回路素子１１０、１２０、１３０、１４０を各々接合して積層させれば、図１の３次元マルチチップパッケージ１００が得られる。集積回路素子間の接合は、上部接続端子２２、２２ａ−２２ｄと下部接続端子２３、２３ａ−２３ｄとの間で行われる。すなわち、下側に位置した集積回路素子の上部接続端子と上側に位置した集積回路素子の下部接続端子とが各々接合される。
【００２５】
一方、最下部側に位置した半導体集積回路素子１１０の下部接続端子２３、２３ａ−２３ｄは、３次元マルチチップパッケージ１００の外部端子として機能し、母基板（図示せず）のような外部装置に接合される。この際、下部接続端子２３、２３ａ−２３ｄには、接合を容易にするために、金属バンプまたははんだボールなどを形成することができる。同様に、個別の半導体集積回路素子１１０、１２０、１３０、１４０が容易に接合され得るように、上部接続端子２２、２２ａ−２２ｄと下部接続端子２３、２３ａ−２３ｄの両方またはいずれか一方に金属バンプまたははんだボールを形成することができる。
【００２６】
本実施例の３次元マルチチップパッケージ１００において、各層の半導体集積回路素子１１０、１２０、１３０、１４０に形成されたチップ選択端子１２ａは、各々最下部に位置する半導体集積回路素子１１０の下部接続端子２３ａ−２３ｄに連結される。例えば、図１に図示したように、１番目の半導体集積回路素子１１０のチップ選択端子１２ａは、トレンチ配線１４を介して、１番目の半導体集積回路素子１１０の下部に形成された１番目の下部接続端子２３ａに連結され、３番目の半導体集積回路素子１３０のチップ選択端子１２ａは、３番目の半導体集積回路素子１３０、２番目の半導体集積回路素子１２０及び１番目の半導体集積回路素子１１０を順に経て、１番目の半導体集積回路素子１１０の下部に形成された３番目の下部接続端子２３ｃに連結される。
【００２７】
以上説明した実施例から明らかなように、本発明の３次元マルチチップパッケージは、チップ選択端子を分離させるために、互いに異なる連結配線構造をもつ集積回路素子を必要としない。すなわち、同じ構造の集積回路素子を積層して本発明の３次元マルチチップパッケージを構成しても、各素子のチップ選択端子が自動に分離される。さらに、チップ選択用パッドは、チップレベルで形成される。すなわち、チップ選択用パッドは、集積回路チップに直接形成される。したがって、別途の基板を必要としないので、パッケージ積層型のマルチチップパッケージでないチップレベルマルチチップパッケージを具現することができ、それによりパッケージサイズが小さく、外部装置への実装密度を高めることができ、かつ、信号遅延の問題を解消できるという長所を有する。
【００２８】
以下では、図３から図１３を参照して、本実施例によるチップレベルの３次元マルチチップパッケージの製造方法を説明する。
まず、図３に示すように、半導体の集積回路チップ１１を用意する。半導体の集積回路チップ１１は、半導体ウェーハに形成された多数個のチップであるか、またはウェーハから分離された個別チップである。集積回路チップ１１の上部面には、通常的なチップと同様に、多数個のチップ端子１２と一個のチップ選択端子１２ａが形成され、チップ選択端子１２ａと隣接して３個のチップ選択用パッド１２ｂ、１２ｃ、１２ｄがさらに形成される。チップ選択用パッド１２ｂ、１２ｃ、１２ｄの数は、積層しようとする集積回路チップ１１の数より１個少ない。チップ端子１２とチップ選択端子１２ａは、集積回路チップ１１の内部に形成された所定の回路に連結されるが、チップ選択用パッド１２ｂ、１２ｃ、１２ｄは回路に連結されない。
【００２９】
次いで、図４に示すように、チップ端子１２とチップ選択端子１２ａとチップ選択用パッド１２ｂ、１２ｃ、１２ｄから各々集積回路チップ１１の内部方向に一定深さのトレンチ１３を形成する。化学的なエッチング方法とレーザードリルを用いた方法などがトレンチ１３の形成に用いられる。トレンチ１３の幅は、チップ端子１２、チップ選択端子１２ａまたはチップ選択用パッド１２ｂ、１２ｃ、１２ｄの幅より小さい。
【００３０】
次いで、図５に示すように、トレンチの内部に導電性物質を埋め込み、トレンチ配線１４を形成する。トレンチの内部に埋め込む導電性物質は、例えばタングステンのような金属が好ましいが、必ずしもこれに限定されるものではない。化学気相蒸着のような通常的な蒸着技術がトレンチ配線１４の形成に使われる。
【００３１】
次に、図６に示すように、集積回路チップ１１の上部面に第１金属配線１５を形成する。第１金属配線１５は、チップ選択用パッド１２ｂ、１２ｃ、１２ｄ側にのみ形成して互いに連結させて、チップ選択端子１２ａやチップ端子１２側には形成しない。各第１金属配線１５は、集積回路チップ１１の上部面に沿ってチップ選択端子１２ａ側に延設されるように形成され、隣接した第１金属配線１５同士は互いに連結されない。第１金属配線１５には、銅またはタングステンをはじめとする各種金属を使うことができる。第１金属配線１５は、チップの上部面全体に金属層を蒸着した後、感光膜パターンで被覆して金属層をエッチングする方法、またはまず感光膜パターンでチップの上部面を被覆した後、金属層を蒸着する方法によって形成することができる。
【００３２】
次いで、図７に示すように、第１金属配線１５を被覆するように、集積回路チップ１１の上部面に第１絶縁層１６を形成する。酸化膜、窒化膜のような無機絶縁層、またはポリイミド、エポキシのような有機絶縁層を第１絶縁層１６に使うことができる。無機絶縁層の場合、通常的な蒸着方法によって、有機絶縁層の場合、通常的なスピンコーティング方法によって形成することができる。
【００３３】
引続き、図８に示すように、第１絶縁層１６の所定部分を選択的に除去して貫通孔１７を形成する。この際、形成される貫通孔１７の位置は、各チップ端子１２の上側部分と各第１金属配線１５の上側部分である。チップ選択端子１２ａ側には貫通孔を形成しない。特に、第１金属配線１５上に形成される貫通孔１７は、各トレンチ配線１４の間に位置する。すなわち、各第１金属配線１５において、一端は、チップ選択用パッド１２ｂ、１２ｃ、１２ｄに連結されており、他端は、貫通孔１７が形成される。貫通孔１７は、通常的な写真エッチング方法で形成することができる。
【００３４】
次に、図９に示すように、各貫通孔内に導電性物質を埋め込み、第１貫通配線１８を形成する。第１貫通配線１８の材質及び形成方法は、トレンチ配線１４の場合と類似している。
次いで、図１０に示すように、第１絶縁層１６上に第２金属配線１９、１９ａを形成する。第２金属配線１９は、第１絶縁層１６内部の第１金属配線１５を介してチップ選択用パッド１２ｂ、１２ｃ、１２ｄに連結するように形成すると共に、３番目のチップ選択用パッド１２ｄ上に孤立した第２金属配線１９ａを形成する。反面、チップ選択端子１２ａやチップ端子１２側には第２金属配線１９が形成されない。各第２金属配線１９は、第１絶縁層１６の上部面に沿ってチップ選択端子１２ａ側に延設されるように形成される。したがって、チップ選択用パッド１２ｂ、１２ｃ、１２ｄに各々連結された第２金属配線１９は、チップ選択端子１２ａまたは隣接したチップ選択用パッド１２ｂ、１２ｃの上側にまで延設される。最外郭のチップ選択用パッド１２ｄ上には、孤立した第２金属配線１９ａが位置する。第２金属配線１９、１９ａの材質及び形成方法は、第１金属配線１５の場合と類似している。
【００３５】
引続き、図７から図９に示された段階と類似に、第１絶縁層１６上に第２絶縁層２０を形成した後、第２絶縁層２０に貫通孔を穿設し、貫通孔中に導電性物質を埋め込み、第２貫通配線２１を形成した後、図１１に示すように、第２絶縁層２０上に各第２貫通配線２１に直接連結される上部接続端子２２、２２ａ、２２ｂ、２２ｃ、２２ｄを形成する。上部接続端子２２、２２ａ、２２ｂ、２２ｃ、２２ｄの位置、すなわち第２貫通配線２１の位置は、チップ端子１２、チップ選択端子１２ａ、チップ選択用パッド１２ｂ、１２ｃ、１２ｄの各々上側である。特に、チップ端子１２上側の上部接続端子２２は、チップ端子１２に連結されるが、チップ選択端子１２ａ上側の上部接続端子２２ａは、チップ選択端子１２ａに連結されず、１番目のチップ選択用パッド１２ｂに連結され、チップ選択用パッド１２ｂ、１２ｃ上側の上部接続端子２２ｂ、２２ｃは、下側のチップ選択用パッド１２ｂ、１２ｃに連結されず、隣接したチップ選択用パッド１２ｃ、１２ｄに連結される。また、最外郭の上部接続端子２２ｄは、孤立した第２金属配線１９ａにのみ連結される。
【００３６】
次に、図１２に示すように、トレンチ配線１４が集積回路チップ１１の下部面を介して露出するように、集積回路チップ１１の下部を一部除去する。通常的なエッチング方法またはウェーハ裏面研磨のような通常的な研磨方法をこの段階に使うことができる。
【００３７】
次いで、図１３に示すように、各トレンチ配線１４に電気的に連結されるように、集積回路チップ１１の下部面に多数個の下部接続端子２３、２３ａ、２３ｂ、２３ｃ、２３ｄを形成する。したがって、下部接続端子２３、２３ａ、２３ｂ、２３ｃ、２３ｄは、トレンチ配線を介して各々チップ端子１２、チップ選択端子１２ａ、チップ選択用パッド１２ｂ、１２ｃ、１２ｄに連結される。
【００３８】
以上説明した一連の段階を経て製造された半導体集積回路素子は、図２に図示された半導体集積回路素子１０と同じものである。製造済みの集積回路素子を積層した後、下側に位置する集積回路素子の上部接続端子と上側に位置する集積回路素子の下部接続端子とを接合させれば、マルチチップパッケージの製造が完了する。マルチチップパッケージに積層される各集積回路素子は、いずれも同じ構造をもっている。したがって、各層の集積回路素子は、別に製造する必要がなく、ウェーハ状態で一括的に製造した後、個別素子に分離して使用することができる。
【００３９】
本発明のマルチチップパッケージは、第１実施例で説明した第２金属配線を直接上部接続端子として使用することができる。また、集積回路素子を積層させる時、集積回路素子の間に接着層または異方性導電フィルムを介在させることができる。以下では、上述したような特徴を含めて、前述した第１実施例と異なる点を中心に本発明の第２実施例によるマルチチップパッケージを説明する。以下の説明には図１４を参照する。
【００４０】
本実施例のマルチチップパッケージ２００は、３個の半導体集積回路素子２１０、２２０、２３０を積層した例である。したがって、半導体集積回路素子２１０、２２０、２３０には、２個のチップ選択用パッド１２ｂ、１２ｃが形成される。半導体集積回路素子２１０、２２０、２３０の集積回路チップ１１の上部面には、一個の絶縁層１６が形成され、絶縁層１６の内部にチップ選択用パッド１２ｂ、１２ｃに連結される金属配線１５が形成される。次いで、各金属配線１５の一部を露出させる貫通孔が絶縁層１６に形成され、貫通孔中に貫通配線１８が形成される。
【００４１】
貫通配線１８は、各々絶縁層１６の上部に形成される上部接続端子２２ａ、２２ｂに連結される。また、集積回路チップ１１上部面のチップ端子１２の上側に、上部接続端子２２が形成され、互いに連結されており、最外郭のチップ選択用パッド１２ｃ上に孤立した上部接続端子２２ｃが形成される。集積回路チップ１１上部面に形成されたチップ選択端子１２ａは、上部接続端子２２、２２ａ、２２ｂ、２２ｃに連結されない。各集積回路チップ１１の下部面には、上部接続端子２２、２２ａ、２２ｂ、２２ｃに対応して下部接続端子２３、２３ａ、２３ｂ、２３ｃが形成され、チップ端子１２とチップ選択端子１２ａとチップ選択用パッド１２ｂ、１２ｃは、各々集積回路チップ１１を貫通するトレンチ配線１４を介して対応する下部接続端子２３、２３ａ、２３ｂ、２３ｃに連結される。
【００４２】
半導体集積回路素子２１０、２２０、２３０を接合する時、異方性導電フィルム（ＡＣＦ；Anisotropic Conductive Film）２５または異方性導電接着剤（ＡＣＡ；Anisotropic Conductive Adhesive）を使用することができる。異方性導電フィルム２５または異方性導電接着剤は、絶縁フィルム２４ａまたは絶縁接着剤の内部に多数の導電性微粒子２４ｂが分散されているものであり、下側の集積回路素子の上部接続端子２２、２２ａ−２２ｃと上側集積回路素子の下部接続端子２３、２３ａ−２３ｃとが各々絶縁フィルム２４ａまたは絶縁接着剤の内側に押圧されながら、導電性微粒子２４ｂを介して互いに電気的に連結される。この際、絶縁フィルム２４ａまたは絶縁接着剤は、上下の集積回路素子を互いに接着させる。異方性導電フィルム２５または異方性導電接着剤の代わりに、各種絶縁接着剤を接着層として使うことができる。
【００４３】
以上説明した第２実施例のマルチチップパッケージ２００でも、各層の半導体集積回路素子２１０、２２０、２３０に形成されたチップ選択端子１２ａが最下部側の半導体集積回路素子２１０の下部接続端子２３ａ−２３ｃに各々自動に分離されて連結される。
【００４４】
【発明の効果】
以上説明したように、本発明によって提供されるチップレベルの３次元マルチチップパッケージは、チップ選択端子が集積回路素子自体に形成されたチップ選択用パッドにより自動に分離される。チップ選択端子を分離させるために、各々異なる構造で集積回路素子を形成する必要がなく、別の基板を必要としない。したがって、パッケージレベルでないチップレベルでマルチチップパッケージを具現することができ、マルチチップパッケージの構成や製造方法が簡単になる。
【００４５】
また、チップレベルでマルチチップパッケージを具現するので、パッケージの全体サイズを縮小することができ、それにより外部装置への実装密度を高めることができる。そして、集積回路素子と外部装置間の信号伝達経路が短縮されるので、信号遅延の問題を解消することができる。また、パッケージの構成と製造方法が簡単になるので、製造コストの節減、製品競争力の向上、効率的な工程管理などの効果を奏することができる。
【００４６】
本発明は、本発明の技術的思想から逸脱することなく、他の種々の形態で実施することができる。前述の実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例のみに限定して狭義に解釈されるべきものではなく、本発明の精神と特許請求の範囲内で、いろいろと変更して実施することができるものである。
【図面の簡単な説明】
【図１】本発明の第１実施例による３次元マルチチップパッケージを示す断面図である。
【図２】本発明の第１実施例による３次元マルチチップパッケージに使われる個別の半導体集積回路素子を示す断面図である。
【図３】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図４】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図５】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図６】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図７】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図８】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図９】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図１０】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図１１】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図１２】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図１３】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図１４】本発明の第２実施例による３次元マルチチップパッケージを示す断面図である。
【符号の説明】
１０、１１０、１２０、１３０、１４０、２１０、２２０、２３０ 半導体集積回路素子
１１ 集積回路チップ
１２ チップ端子
１２ａ チップ選択端子
１２ｂ、１２ｃ、１２ｄ チップ選択用パッド
１４、１５、１８、１９、２１ 配線
１６、２０ 絶縁層
２２、２２ａ、２２ｂ、２２ｃ、２２ｄ 上部接続端子
２３、２３ａ、２３ｂ、２３ｃ、２３ｄ 下部接続端子
２５ 異方性導電フィルム
１００、２００ ３次元マルチチップパッケージ
【発明の属する技術分野】
本発明は、半導体素子及びその製造方法に関し、特に、メモリ容量を増加させるために、同じ種類の半導体集積回路素子を２個以上直接積層するにあたって、積層された各集積回路素子のチップ選択端子がチップ選択用パッドにより自動に分離されるように具現された３次元マルチチップパッケージ及びその製造方法に関するものである。
【０００２】
【従来の技術】
よく知られているように、高集積で多機能な半導体素子を具現するために、多様な種類の３次元マルチチップパッケージが開発されてきた。従来技術による３次元マルチチップパッケージは、通常次のような方法で製造される。まず、ウェーハを製造し、切断し、個別チップに分離した後、分離された個別チップを基板に接着し、電気的に連結し、成形樹脂で封止して個別パッケージを製造する。そうして、複数の個別パッケージを順に積層して、マルチチップパッケージを得る。
【０００３】
このような種類のマルチチップパッケージには、リードフレーム、テープ回路基板、印刷回路基板などの基板が使われ、チップと基板の電気的連結方式としては、ワイヤーボンディング、テープ自動ボンディング（ＴＡＢ；Tape Automated Bonding）、フリップチップボンディング(flip chip bonding)などが知られている。
【０００４】
このように、まず個別パッケージを各々製造した後に積層する方式のマルチチップパッケージは、例えば米国特許公報第４，９８２，２６５号、第４，９９６，５８３号、第５，１７２，３０３号、第５，１９８，８８８号、第５，２２２，０１４号、第５，２４７，４２３号、第５，３１３，０９６号、第５，７８３，８７０号、第６，０７２，２３３号等に開示されている。しかし、このような種類のマルチチップパッケージは、その製造工程が複雑であるだけでなく、チップサイズに比べてパッケージのサイズが大きいため、外部装置への実装密度が低い。また、基板が媒介するので、その分信号伝達経路が長くなり信号遅延が発生するという問題を抱えている。
【０００５】
一方、ウェーハまたはチップレベルで積層３次元マルチチップパッケージを具現する方式も既に知られており、例えば、米国特許公報第４，３９４，７１２号、第４，８０７，０２１号、第４，８９７，７０８号、第４，９５４，８７５号、第５，２０２，７５４号、第５，２２９，６４７号、第５，７６７，００１号に開示されたものを挙げることができる。このような種類のマルチチップパッケージは、前述したパッケージ積層型に比べて相対的に構造が単純であり、サイズが小さく、製造工程が簡単であるという長所がある。また、信号遅延のような問題も改善される。しかし、このような従来技術は、主に使用者の要求によって特定機能を有するように設計、製作される注文型集積回路（ＡＳＩＣ；Application Specific Integrated Circuit）のように非メモリ素子、または異種チップを積層して多機能を具現するためのマルチチップパッケージ技術にのみ適用される。
【０００６】
一般に、マルチチップパッケージは、多機能を具現するために異種チップを積層する種類と、メモリ容量を増加させるために同種チップを積層する種類とに分けられる。
ところが、同種チップを積層してメモリ容量を増加させるためには、マルチチップパッケージを構成する各チップを制御してどのチップを動作させるかを決定すべきである。したがって、メモリ素子には、チップ選択端子が形成されている。例えばＤＲＡＭの場合、ＲＡＳ（Row Address Strobe）、ＣＡＳ（Column Address Strobe）、ＣＳＰ（Chip Selection Pin）端子などがチップ選択端子として使われる。マルチチップパッケージを構成するいろいろなチップのチップ選択端子中から特定のチップ選択端子に選択的に電気的信号を送信することによって、動作させるべきチップを選択することができる。したがって、チップ選択端子を除いたメモリ素子の残りの端子が各チップに共通的に連結される反面、各チップのチップ選択端子は、各々分離されて外部に連結されなければならない。
【０００７】
各チップ選択端子を分離、連結する従来の技術は、前述したパッケージ積層型マルチチップパッケージに開示されている。従来の技術によれば、各パッケージに使われる基板に連結配線を形成し、各基板の連結配線を介してチップ選択端子を外部に連結させる。したがって、各チップの選択端子をお互い分離させるために、各基板は、お互い異なる連結配線構造を有しなければならず、これは、生産性の低下と製造コストの上昇をもたらす。
【０００８】
このような問題点を認識し解決方案を提示した従来技術が米国特許公報第５，９９５，３７９号に開示されている。ここで提示する方案によれば、同じ連結配線構造をもつ基板を用いて各チップのチップ選択端子を外部に連結することができる。しかし、このような従来技術は、基本的にパッケージ積層型のマルチチップパッケージであるから、連結配線構造が形成された基板を必要とする。したがって、この従来技術は、前述したパッケージ積層型のマルチチップパッケージの短所を依然として抱えている。すなわち、パッケージサイズがチップに比べてあまりに大きくて、外部装置への実装密度が低く、製造工程が複雑であり、信号遅延が発生するという問題などがある。
【０００９】
【発明が解決しようとする課題】
従って、本発明の目的は、同種チップを２個以上積層し、メモリ容量を増加させた３次元マルチチップパッケージ及びその製造方法を提供することにある。
本発明の他の目的は、ウェーハレベルでマルチチップパッケージを具現して、パッケージサイズを低減すると共に、外部装置への実装密度を高め、かつ、信号遅延の問題を解決した３次元マルチチップパッケージ及びその製造方法を提供することにある。
【００１０】
本発明のさらに他の目的は、同じ連結配線構造をもつ半導体集積回路素子を使用した３次元マルチチップパッケージ及びその製造方法を提供することにある。
本発明のさらに他の目的は、各集積回路素子のチップ選択端子がチップレベルで形成されたチップ選択用パッドにより自動に分離される３次元マルチチップパッケージ及びその製造方法を提供することにある。
本発明のさらに他の目的は、製造工程が単純化された３次元マルチチップパッケージ及びその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
前記目的を達成するために、本発明は、チップレベルで形成されたチップ選択用パッドを含む３次元マルチチップパッケージを提供する。本発明による３次元マルチチップパッケージは、Ｎ個の半導体集積回路素子を積層して構成される。各半導体集積回路素子は、集積回路チップと、一つのチップ選択端子と、（Ｎ−１）個のチップ選択用パッドと、絶縁層と、（Ｎ−１）個の第１金属配線と、複数の上部接続端子と、複数の下部接続端子と、複数のトレンチ配線とを有する。
【００１２】
各半導体集積回路素子のチップ選択端子とチップ選択用パッドは、集積回路チップの上部面に形成され、チップ選択用パッドは、チップ選択端子に隣接して形成される。絶縁層は、集積回路チップの上部面に形成され、第１金属配線は、絶縁層の内部に形成され、各チップ選択用パッドに連結される。下部接続端子は、上部接続端子に各々対応してチップの下部面に形成される。トレンチ配線は、集積回路チップを貫通して形成され、チップ選択端子またはチッブ選択用パッドを各々下部接続端子に連結させる。
【００１３】
特に、チップ選択用パッドのうちチップ選択端子に隣り合う１番目のチップ選択用パッドは、上部接続端子のうちチップ選択端子の上側に形成された上部接続端子に連結され、（Ｍ−１）番目のチップ選択用パッドは、（Ｍ−２）番目のチップ選択用パッドの上側に形成された上部接続端子に連結される。ここで、Ｍは、３≦Ｍ≦Ｎの自然数である。
【００１４】
このような構造を有する各半導体集積回路素子を接合して積層するが、下側に位置する半導体集積回路素子の上部接続端子と、上側に位置する半導体集積回路素子の下部接続端子とを各々接合する。従って、半導体集積回路素子に形成されたチップ選択端子が各々最下部に位置する半導体集積回路素子の下部接続端子に連結される。
【００１５】
また、本発明は、Ｎ個の半導体集積回路素子を積層して形成される３次元マルチチップパッケージの製造方法を提供する。
本発明の製造方法によると、集積回路チップの上部面に、一つのチップ選択端子、ならびにチップ選択端子に隣接する（Ｎ−１）個のチップ選択用パッドを形成する段階と、チップ選択端子とチップ選択用パッドから各々集積回路チップ内部方向に複数のトレンチを形成する段階と、トレンチの内部に導電性物質を埋め込み、トレンチ配線を形成する段階と、各チップ選択用パッドに連結するように、上部面に沿って（Ｎ−１）個の第１金属配線を形成する段階と、上部面及び第１金属配線上に第１絶縁層を形成する段階と、第１絶縁層上に、第１金属配線に各々連結される複数の上部接続端子を形成する段階と、トレンチ配線に連結するように、下部面に複数の下部接続端子を形成する段階と、前述の段階をへて各々製造されたＮ個の半導体集積回路素子に対して、下側に位置する半導体集積回路素子の上部接続端子、ならびに上側に位置する半導体集積回路素子の下部接続端子を各々接合して、Ｎ個の集積回路素子を積層する段階とを含む。
こうして、チップ選択用パッドのうちチップ選択端子に隣り合う１番目のチップ選択用パッドは上部接続端子のうち前記チップ選択端子の上側に形成された上部接続端子に連結され、（Ｍ−１）番目のチップ選択用パッドは（Ｍ−２）番目のチップ選択用パッドの上側に形成された上部接続端子に連結され、下側に位置する半導体集積回路素子の上部接続端子と、上側に位置する半導体集積回路素子の下部接続端子とが各々接合されて積層され、半導体集積回路素子に形成されたチップ選択端子が各々最下部に位置する半導体集積回路素子の下部接続端子に連結される３次元マルチチップパッケージが製造される。ここで、Ｍは、３≦Ｍ≦Ｎの自然数である。
【００１６】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施例を詳細に説明する。図面において同じ参照符号は、同じ構成要素を示す。
図１は、本発明の第１実施例によるチップレベルの３次元マルチチップパッケージを示す断面図で、図２は、図１のチップレベルの３次元マルチチップパッケージに使われる個別の半導体集積回路素子を示す断面図である。
【００１７】
以下、図１と図２を参照して本発明の第１実施例を説明する。
本実施例の３次元マルチチップパッケージ１００は、同じ種類の半導体集積回路素子を複数個使用してメモリ容量を増加させるためのものであり、図２に図示された個別の半導体集積回路素子１０を４個積層して、図１に図示されたように、チップレベルの３次元マルチチップパッケージ１００として具現された例である。図１で、３次元マルチチップパッケージ１００を構成する各層の半導体集積回路素子１０は、下側から各々参照符号１１０、１２０、１３０、１４０で示す。
【００１８】
半導体集積回路素子１０、１１０、１２０、１３０、１４０は、例えばＤＲＡＭやフラッシュメモリ等のメモリ素子である。よく知られているように、メモリ素子には、通常特定のメモリセルを番地指定する番地入力端子（address input terminal）、各メモリセルにデータを入出力するデータ入出力端子（data input/output terminal）、電源供給端子（power supply terminal）などが形成される。各集積回路素子に形成されたチップ端子１２は、互いに共通に連結される。これに対して、先に従来技術でも説明したようなチップ選択端子１２ａは、各素子毎に分離され外部に連結される。
【００１９】
図２に詳細に図示したように、半導体集積回路素子１０は、半導体ウェーハまたは個別半導体チップ状態の集積回路チップ１１に各種配線と端子と層とが形成されたものである。集積回路チップ１１の上部面（または活性面という）には、多数個のチップ端子１２と一個のチップ選択端子１２ａとが形成されており、ここまでの構成は、一般に広く知られた半導体集積回路チップの構成と同一である。周知のように、集積回路チップ１１の内部には所定の回路が形成され、チップ端子１２とチップ選択端子１２ａに連結される。
【００２０】
本実施例の半導体集積回路素子１０は、３個のチップ選択用パッド１２ｂ、１２ｃ、１２ｄを含む。チップ選択用パッドは、チップ選択端子１２ａと隣接して集積回路チップ１１の上部面に形成され、その個数は、積層される半導体集積回路素子１０の個数より１個少ない。すなわち、Ｎ個の集積回路素子を積層してマルチチップパッケージを構成する場合、チップ選択用パッドは、（Ｎ−１）個が必要である。チップ選択用パッド１２ｂ、１２ｃ、１２ｄは、チップ選択端子１２ａとは異なって、集積回路チップ１１内部の回路に連結されない。
【００２１】
３個のチップ選択用パッド１２ｂ、１２ｃ、１２ｄは、各々集積回路チップ１１の上部面に沿って形成された第１金属配線１５に連結され、第１金属配線１５は、集積回路チップ１１の上部面に形成された第１絶縁層１６の内部に位置する。第１金属配線１５は、いずれもチップ選択端子１２ａ側に延設されていて、互いに電気的に分離されている。また、チップ選択用パッド１２ｂ、１２ｃ、１２ｄは、各々集積回路チップ１１の内部を貫通するトレンチ配線１４を介して集積回路チップ１１の下部面に形成された下部接続端子２３ｂ、２３ｃ、２３ｄに連結される。そして、チップ選択端子１２ａとチップ端子１２は、各々トレンチ配線１４を介して下部接続端子２３ａ、２３に連結される。
【００２２】
第１絶縁層１６上には、さらに第２絶縁層２０が形成され、第２絶縁層２０の内部には、さらに第２金属配線１９、１９ａが形成される。第１金属配線１５と第２金属配線１９、１９ａは、各々第１絶縁層１６に形成された第１貫通配線１８によって互いに連結される。第２金属配線１９、１９ａは、第１金属配線１５と同様に、チップ選択端子１２ａ側に延設されており、互いに電気的に分離されている。結果的に、チップ選択端子１２ａに隣接した１番目のチップ選択用パッド１２ｂに連結されている第２金属配線１９は、チップ選択端子１２ａの真上にまで延設されており、２番目のチップ選択用パッド１２ｃに連結された第２金属配線１９は、１番目のチップ選択用パッド１２ｂ上にまで延設されており、３番目のチップ選択用パッド１２ｄに連結された第２金属配線１９は、第２番目のチップ選択用パッド１２ｃ上にまで延設されている。３番目のチップ選択用パッド１２ｄ上には、孤立した第２金属配線１９ａが位置する。
【００２３】
第２絶縁層２０には、第２金属配線１９、１９ａに連結される第２貫通配線２１が形成されており、各第２貫通配線２１上には、上部接続端子２２ａ、２２ｂ、２２ｃ、２２ｄが形成される。また、チップ端子１２は、各々上部接続端子２２に連結される。各チップ端子１２を上部接続端子２２と下部接続端子２３に連結させるトレンチ配線１４、第１貫通配線１８及び第２貫通配線２１は、同じ位置に形成される。つまり、チップ選択用パッド１２ｂ、１２ｃ、１２ｄの中で、チップ選択端子１２ａに隣接した１番目のチップ選択用パッド１２ｂは、チップ選択端子１２ａの上側に形成された上部接続端子２２ａに連結され、２番目のチップ選択用パッド１２ｃは、１番目のチップ選択用パッド１２ｂの上側に形成された上部接続端子２２ｂに連結され、３番目のチップ選択用パッド１２ｄは、２番目のチップ選択用パッド１２ｃの上側に形成された上部接続端子２２ｃに連結される。３番目のチップ選択用パッド１２ｄの上側に形成された上部接続端子２２ｄは、孤立した第２金属配線１９ａに連結され、チップ選択用パッド１２ｂ、１２ｃ、１２ｄには連結されない。
【００２４】
以上のような構成をもつ個別の半導体集積回路素子１０、すなわち半導体集積回路素子１１０、１２０、１３０、１４０を各々接合して積層させれば、図１の３次元マルチチップパッケージ１００が得られる。集積回路素子間の接合は、上部接続端子２２、２２ａ−２２ｄと下部接続端子２３、２３ａ−２３ｄとの間で行われる。すなわち、下側に位置した集積回路素子の上部接続端子と上側に位置した集積回路素子の下部接続端子とが各々接合される。
【００２５】
一方、最下部側に位置した半導体集積回路素子１１０の下部接続端子２３、２３ａ−２３ｄは、３次元マルチチップパッケージ１００の外部端子として機能し、母基板（図示せず）のような外部装置に接合される。この際、下部接続端子２３、２３ａ−２３ｄには、接合を容易にするために、金属バンプまたははんだボールなどを形成することができる。同様に、個別の半導体集積回路素子１１０、１２０、１３０、１４０が容易に接合され得るように、上部接続端子２２、２２ａ−２２ｄと下部接続端子２３、２３ａ−２３ｄの両方またはいずれか一方に金属バンプまたははんだボールを形成することができる。
【００２６】
本実施例の３次元マルチチップパッケージ１００において、各層の半導体集積回路素子１１０、１２０、１３０、１４０に形成されたチップ選択端子１２ａは、各々最下部に位置する半導体集積回路素子１１０の下部接続端子２３ａ−２３ｄに連結される。例えば、図１に図示したように、１番目の半導体集積回路素子１１０のチップ選択端子１２ａは、トレンチ配線１４を介して、１番目の半導体集積回路素子１１０の下部に形成された１番目の下部接続端子２３ａに連結され、３番目の半導体集積回路素子１３０のチップ選択端子１２ａは、３番目の半導体集積回路素子１３０、２番目の半導体集積回路素子１２０及び１番目の半導体集積回路素子１１０を順に経て、１番目の半導体集積回路素子１１０の下部に形成された３番目の下部接続端子２３ｃに連結される。
【００２７】
以上説明した実施例から明らかなように、本発明の３次元マルチチップパッケージは、チップ選択端子を分離させるために、互いに異なる連結配線構造をもつ集積回路素子を必要としない。すなわち、同じ構造の集積回路素子を積層して本発明の３次元マルチチップパッケージを構成しても、各素子のチップ選択端子が自動に分離される。さらに、チップ選択用パッドは、チップレベルで形成される。すなわち、チップ選択用パッドは、集積回路チップに直接形成される。したがって、別途の基板を必要としないので、パッケージ積層型のマルチチップパッケージでないチップレベルマルチチップパッケージを具現することができ、それによりパッケージサイズが小さく、外部装置への実装密度を高めることができ、かつ、信号遅延の問題を解消できるという長所を有する。
【００２８】
以下では、図３から図１３を参照して、本実施例によるチップレベルの３次元マルチチップパッケージの製造方法を説明する。
まず、図３に示すように、半導体の集積回路チップ１１を用意する。半導体の集積回路チップ１１は、半導体ウェーハに形成された多数個のチップであるか、またはウェーハから分離された個別チップである。集積回路チップ１１の上部面には、通常的なチップと同様に、多数個のチップ端子１２と一個のチップ選択端子１２ａが形成され、チップ選択端子１２ａと隣接して３個のチップ選択用パッド１２ｂ、１２ｃ、１２ｄがさらに形成される。チップ選択用パッド１２ｂ、１２ｃ、１２ｄの数は、積層しようとする集積回路チップ１１の数より１個少ない。チップ端子１２とチップ選択端子１２ａは、集積回路チップ１１の内部に形成された所定の回路に連結されるが、チップ選択用パッド１２ｂ、１２ｃ、１２ｄは回路に連結されない。
【００２９】
次いで、図４に示すように、チップ端子１２とチップ選択端子１２ａとチップ選択用パッド１２ｂ、１２ｃ、１２ｄから各々集積回路チップ１１の内部方向に一定深さのトレンチ１３を形成する。化学的なエッチング方法とレーザードリルを用いた方法などがトレンチ１３の形成に用いられる。トレンチ１３の幅は、チップ端子１２、チップ選択端子１２ａまたはチップ選択用パッド１２ｂ、１２ｃ、１２ｄの幅より小さい。
【００３０】
次いで、図５に示すように、トレンチの内部に導電性物質を埋め込み、トレンチ配線１４を形成する。トレンチの内部に埋め込む導電性物質は、例えばタングステンのような金属が好ましいが、必ずしもこれに限定されるものではない。化学気相蒸着のような通常的な蒸着技術がトレンチ配線１４の形成に使われる。
【００３１】
次に、図６に示すように、集積回路チップ１１の上部面に第１金属配線１５を形成する。第１金属配線１５は、チップ選択用パッド１２ｂ、１２ｃ、１２ｄ側にのみ形成して互いに連結させて、チップ選択端子１２ａやチップ端子１２側には形成しない。各第１金属配線１５は、集積回路チップ１１の上部面に沿ってチップ選択端子１２ａ側に延設されるように形成され、隣接した第１金属配線１５同士は互いに連結されない。第１金属配線１５には、銅またはタングステンをはじめとする各種金属を使うことができる。第１金属配線１５は、チップの上部面全体に金属層を蒸着した後、感光膜パターンで被覆して金属層をエッチングする方法、またはまず感光膜パターンでチップの上部面を被覆した後、金属層を蒸着する方法によって形成することができる。
【００３２】
次いで、図７に示すように、第１金属配線１５を被覆するように、集積回路チップ１１の上部面に第１絶縁層１６を形成する。酸化膜、窒化膜のような無機絶縁層、またはポリイミド、エポキシのような有機絶縁層を第１絶縁層１６に使うことができる。無機絶縁層の場合、通常的な蒸着方法によって、有機絶縁層の場合、通常的なスピンコーティング方法によって形成することができる。
【００３３】
引続き、図８に示すように、第１絶縁層１６の所定部分を選択的に除去して貫通孔１７を形成する。この際、形成される貫通孔１７の位置は、各チップ端子１２の上側部分と各第１金属配線１５の上側部分である。チップ選択端子１２ａ側には貫通孔を形成しない。特に、第１金属配線１５上に形成される貫通孔１７は、各トレンチ配線１４の間に位置する。すなわち、各第１金属配線１５において、一端は、チップ選択用パッド１２ｂ、１２ｃ、１２ｄに連結されており、他端は、貫通孔１７が形成される。貫通孔１７は、通常的な写真エッチング方法で形成することができる。
【００３４】
次に、図９に示すように、各貫通孔内に導電性物質を埋め込み、第１貫通配線１８を形成する。第１貫通配線１８の材質及び形成方法は、トレンチ配線１４の場合と類似している。
次いで、図１０に示すように、第１絶縁層１６上に第２金属配線１９、１９ａを形成する。第２金属配線１９は、第１絶縁層１６内部の第１金属配線１５を介してチップ選択用パッド１２ｂ、１２ｃ、１２ｄに連結するように形成すると共に、３番目のチップ選択用パッド１２ｄ上に孤立した第２金属配線１９ａを形成する。反面、チップ選択端子１２ａやチップ端子１２側には第２金属配線１９が形成されない。各第２金属配線１９は、第１絶縁層１６の上部面に沿ってチップ選択端子１２ａ側に延設されるように形成される。したがって、チップ選択用パッド１２ｂ、１２ｃ、１２ｄに各々連結された第２金属配線１９は、チップ選択端子１２ａまたは隣接したチップ選択用パッド１２ｂ、１２ｃの上側にまで延設される。最外郭のチップ選択用パッド１２ｄ上には、孤立した第２金属配線１９ａが位置する。第２金属配線１９、１９ａの材質及び形成方法は、第１金属配線１５の場合と類似している。
【００３５】
引続き、図７から図９に示された段階と類似に、第１絶縁層１６上に第２絶縁層２０を形成した後、第２絶縁層２０に貫通孔を穿設し、貫通孔中に導電性物質を埋め込み、第２貫通配線２１を形成した後、図１１に示すように、第２絶縁層２０上に各第２貫通配線２１に直接連結される上部接続端子２２、２２ａ、２２ｂ、２２ｃ、２２ｄを形成する。上部接続端子２２、２２ａ、２２ｂ、２２ｃ、２２ｄの位置、すなわち第２貫通配線２１の位置は、チップ端子１２、チップ選択端子１２ａ、チップ選択用パッド１２ｂ、１２ｃ、１２ｄの各々上側である。特に、チップ端子１２上側の上部接続端子２２は、チップ端子１２に連結されるが、チップ選択端子１２ａ上側の上部接続端子２２ａは、チップ選択端子１２ａに連結されず、１番目のチップ選択用パッド１２ｂに連結され、チップ選択用パッド１２ｂ、１２ｃ上側の上部接続端子２２ｂ、２２ｃは、下側のチップ選択用パッド１２ｂ、１２ｃに連結されず、隣接したチップ選択用パッド１２ｃ、１２ｄに連結される。また、最外郭の上部接続端子２２ｄは、孤立した第２金属配線１９ａにのみ連結される。
【００３６】
次に、図１２に示すように、トレンチ配線１４が集積回路チップ１１の下部面を介して露出するように、集積回路チップ１１の下部を一部除去する。通常的なエッチング方法またはウェーハ裏面研磨のような通常的な研磨方法をこの段階に使うことができる。
【００３７】
次いで、図１３に示すように、各トレンチ配線１４に電気的に連結されるように、集積回路チップ１１の下部面に多数個の下部接続端子２３、２３ａ、２３ｂ、２３ｃ、２３ｄを形成する。したがって、下部接続端子２３、２３ａ、２３ｂ、２３ｃ、２３ｄは、トレンチ配線を介して各々チップ端子１２、チップ選択端子１２ａ、チップ選択用パッド１２ｂ、１２ｃ、１２ｄに連結される。
【００３８】
以上説明した一連の段階を経て製造された半導体集積回路素子は、図２に図示された半導体集積回路素子１０と同じものである。製造済みの集積回路素子を積層した後、下側に位置する集積回路素子の上部接続端子と上側に位置する集積回路素子の下部接続端子とを接合させれば、マルチチップパッケージの製造が完了する。マルチチップパッケージに積層される各集積回路素子は、いずれも同じ構造をもっている。したがって、各層の集積回路素子は、別に製造する必要がなく、ウェーハ状態で一括的に製造した後、個別素子に分離して使用することができる。
【００３９】
本発明のマルチチップパッケージは、第１実施例で説明した第２金属配線を直接上部接続端子として使用することができる。また、集積回路素子を積層させる時、集積回路素子の間に接着層または異方性導電フィルムを介在させることができる。以下では、上述したような特徴を含めて、前述した第１実施例と異なる点を中心に本発明の第２実施例によるマルチチップパッケージを説明する。以下の説明には図１４を参照する。
【００４０】
本実施例のマルチチップパッケージ２００は、３個の半導体集積回路素子２１０、２２０、２３０を積層した例である。したがって、半導体集積回路素子２１０、２２０、２３０には、２個のチップ選択用パッド１２ｂ、１２ｃが形成される。半導体集積回路素子２１０、２２０、２３０の集積回路チップ１１の上部面には、一個の絶縁層１６が形成され、絶縁層１６の内部にチップ選択用パッド１２ｂ、１２ｃに連結される金属配線１５が形成される。次いで、各金属配線１５の一部を露出させる貫通孔が絶縁層１６に形成され、貫通孔中に貫通配線１８が形成される。
【００４１】
貫通配線１８は、各々絶縁層１６の上部に形成される上部接続端子２２ａ、２２ｂに連結される。また、集積回路チップ１１上部面のチップ端子１２の上側に、上部接続端子２２が形成され、互いに連結されており、最外郭のチップ選択用パッド１２ｃ上に孤立した上部接続端子２２ｃが形成される。集積回路チップ１１上部面に形成されたチップ選択端子１２ａは、上部接続端子２２、２２ａ、２２ｂ、２２ｃに連結されない。各集積回路チップ１１の下部面には、上部接続端子２２、２２ａ、２２ｂ、２２ｃに対応して下部接続端子２３、２３ａ、２３ｂ、２３ｃが形成され、チップ端子１２とチップ選択端子１２ａとチップ選択用パッド１２ｂ、１２ｃは、各々集積回路チップ１１を貫通するトレンチ配線１４を介して対応する下部接続端子２３、２３ａ、２３ｂ、２３ｃに連結される。
【００４２】
半導体集積回路素子２１０、２２０、２３０を接合する時、異方性導電フィルム（ＡＣＦ；Anisotropic Conductive Film）２５または異方性導電接着剤（ＡＣＡ；Anisotropic Conductive Adhesive）を使用することができる。異方性導電フィルム２５または異方性導電接着剤は、絶縁フィルム２４ａまたは絶縁接着剤の内部に多数の導電性微粒子２４ｂが分散されているものであり、下側の集積回路素子の上部接続端子２２、２２ａ−２２ｃと上側集積回路素子の下部接続端子２３、２３ａ−２３ｃとが各々絶縁フィルム２４ａまたは絶縁接着剤の内側に押圧されながら、導電性微粒子２４ｂを介して互いに電気的に連結される。この際、絶縁フィルム２４ａまたは絶縁接着剤は、上下の集積回路素子を互いに接着させる。異方性導電フィルム２５または異方性導電接着剤の代わりに、各種絶縁接着剤を接着層として使うことができる。
【００４３】
以上説明した第２実施例のマルチチップパッケージ２００でも、各層の半導体集積回路素子２１０、２２０、２３０に形成されたチップ選択端子１２ａが最下部側の半導体集積回路素子２１０の下部接続端子２３ａ−２３ｃに各々自動に分離されて連結される。
【００４４】
【発明の効果】
以上説明したように、本発明によって提供されるチップレベルの３次元マルチチップパッケージは、チップ選択端子が集積回路素子自体に形成されたチップ選択用パッドにより自動に分離される。チップ選択端子を分離させるために、各々異なる構造で集積回路素子を形成する必要がなく、別の基板を必要としない。したがって、パッケージレベルでないチップレベルでマルチチップパッケージを具現することができ、マルチチップパッケージの構成や製造方法が簡単になる。
【００４５】
また、チップレベルでマルチチップパッケージを具現するので、パッケージの全体サイズを縮小することができ、それにより外部装置への実装密度を高めることができる。そして、集積回路素子と外部装置間の信号伝達経路が短縮されるので、信号遅延の問題を解消することができる。また、パッケージの構成と製造方法が簡単になるので、製造コストの節減、製品競争力の向上、効率的な工程管理などの効果を奏することができる。
【００４６】
本発明は、本発明の技術的思想から逸脱することなく、他の種々の形態で実施することができる。前述の実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例のみに限定して狭義に解釈されるべきものではなく、本発明の精神と特許請求の範囲内で、いろいろと変更して実施することができるものである。
【図面の簡単な説明】
【図１】本発明の第１実施例による３次元マルチチップパッケージを示す断面図である。
【図２】本発明の第１実施例による３次元マルチチップパッケージに使われる個別の半導体集積回路素子を示す断面図である。
【図３】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図４】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図５】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図６】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図７】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図８】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図９】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図１０】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図１１】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図１２】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図１３】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図１４】本発明の第２実施例による３次元マルチチップパッケージを示す断面図である。
【符号の説明】
１０、１１０、１２０、１３０、１４０、２１０、２２０、２３０ 半導体集積回路素子
１１ 集積回路チップ
１２ チップ端子
１２ａ チップ選択端子
１２ｂ、１２ｃ、１２ｄ チップ選択用パッド
１４、１５、１８、１９、２１ 配線
１６、２０ 絶縁層
２２、２２ａ、２２ｂ、２２ｃ、２２ｄ 上部接続端子
２３、２３ａ、２３ｂ、２３ｃ、２３ｄ 下部接続端子
２５ 異方性導電フィルム
１００、２００ ３次元マルチチップパッケージ
Claims (14)
- Ｎ個の半導体集積回路素子を積層して形成されている３次元マルチチップパッケージにおいて、
前記半導体集積回路素子は、
上部面及び下部面を有する集積回路チップと、
前記集積回路チップの上部面に形成された一つのチップ選択端子と、
前記集積回路チップの上部面において前記チップ選択端子に隣接して形成された（Ｎ−１）個のチップ選択用パッドと、
前記上部面に形成された絶縁層と、
前記チップ選択用パッドに連結され、前記絶縁層の内部に形成されている（Ｎ−１）個の第１金属配線と、
前記第１金属配線に連結され、前記絶縁層の上に形成されている複数の上部接続端子と、
前記上部接続端子に対応して前記集積回路チップの下部面に形成された複数の下部接続端子と、
前記集積回路チップを貫通して形成され、前記チップ選択端子または前記チップ選択用パッドを前記下部接続端子に連結する複数のトレンチ配線とを有し、
前記チップ選択用パッドのうち前記チップ選択端子に隣り合う１番目のチップ選択用パッドは前記上部接続端子のうち前記チップ選択端子の上側に形成された上部接続端子に連結され、（Ｍ−１）番目のチップ選択用パッドは（Ｍ−２）番目のチップ選択用パッドの上側に形成された上部接続端子に連結され（ここで、Ｍは、３≦Ｍ≦Ｎの自然数である。）、
下側に位置する半導体集積回路素子の上部接続端子と、上側に位置する半導体集積回路素子の下部接続端子とが各々接合されて積層され、前記半導体集積回路素子に形成されたチップ選択端子が各々最下部に位置する半導体集積回路素子の下部接続端子に連結されることを特徴とする３次元マルチチップパッケージ。 - 前記集積回路チップは、半導体ウェーハに形成された複数の集積回路チップ中の一つであることを特徴とする請求項１に記載の３次元マルチチップパッケージ。
- 前記集積回路チップは、半導体ウェーハから切断されて個別的に分離された集積回路チップであることを特徴とする請求項１に記載の３次元マルチチップパッケージ。
- 前記集積回路チップは、メモリ素子であることを特徴とする請求項１に記載の３次元マルチチップパッケージ。
- 前記半導体集積回路素子は、前記絶縁層の内部に形成され前記第１金属配線及び前記上部接続端子を各々連結する第２金属配線をさらに有することを特徴とする請求項１に記載の３次元マルチチップパッケージ。
- 前記上部接続端子のうち前記（Ｎ−１）番目のチップ選択用パッドの上側に形成された上部接続端子は、電気的に絶縁されていることを特徴とする請求項１に記載の３次元マルチチップパッケージ。
- 下側に位置する半導体集積回路素子と、上側に位置する半導体集積回路素子との間に介在している接着層を備えることを特徴とする請求項１に記載の３次元マルチチップパッケージ。
- 下側に位置する半導体集積回路素子と、上側に位置する半導体集積回路素子との間に介在している異方性導電フィルムまたは異方性導電接着剤を備えることを特徴とする請求項１に記載の３次元マルチチップパッケージ。
- Ｎ個の半導体集積回路素子を積層して形成される３次元マルチチップパッケージの製造方法において、
（ａ）集積回路チップの上部面に一つのチップ選択端子、ならびに前記チップ選択端子に隣接する（Ｎ−１）個のチップ選択用パッドを形成する段階と、
（ｂ）前記チップ選択端子及び前記チップ選択用パッドから各々前記集積回路チップの内部方向に複数のトレンチを形成する段階と、
（ｃ）前記トレンチの内部に導電性物質を埋め込み、トレンチ配線を形成する段階と、
（ｄ）前記チップ選択用パッドに連結するように前記上部面に沿って（Ｎ−１）個の第１金属配線を形成する段階と、
（ｅ）前記上部面及び前記第１金属配線の上に第１絶縁層を形成する段階と、
（ｆ）前記第１絶縁層の上に前記第１金属配線に各々連結される複数の上部接続端子を形成する段階と、
（ｈ）前記トレンチ配線に連結するように前記集積回路チップの下部面に複数の下部接続端子を形成する段階と、
（ｉ）（ａ）〜（ｈ）段階をへて各々製造されたＮ個の半導体集積回路素子に対して、下側に位置する半導体集積回路素子の上部接続端子、ならびに上側に位置する半導体集積回路素子の下部接続端子を各々接合し、前記Ｎ個の半導体集積回路素子を積層する段階と、
を含み、
前記チップ選択用パッドのうち前記チップ選択端子に隣り合う１番目のチップ選択用パッドは前記上部接続端子のうち前記チップ選択端子の上側に形成された上部接続端子に連結され、（Ｍ−１）番目のチップ選択用パッドは（Ｍ−２）番目のチップ選択用パッドの上側に形成された上部接続端子に連結され（ここで、Ｍは、３≦Ｍ≦Ｎの自然数である。）、
下側に位置する半導体集積回路素子の上部接続端子と、上側に位置する半導体集積回路素子の下部接続端子とが各々接合されて積層され、前記半導体集積回路素子に形成されたチップ選択端子が各々最下部に位置する半導体集積回路素子の下部接続端子に連結されることを特徴とする３次元マルチチップパッケージの製造方法。 - 前記（ｆ）段階は、
（ｆ１）各第１金属配線の一部が露出するように前記第１絶縁層を部分的に除去して複数の貫通孔を形成する段階と、
（ｆ２）前記貫通孔に導電性物質を埋め込み、貫通配線を形成する段階と、
（ｆ３）前記貫通配線に連結するように前記第１絶縁層の上に前記上部接続端子を形成する段階と、
を含むことを特徴とする請求項９に記載の３次元マルチチップパッケージの製造方法。 - 前記（ｆ）段階は、
（ｆ４）各第１金属配線の一部が露出するように前記第１絶縁層を部分的に除去して複数の貫通孔を形成した後、各々導電性物質を埋め込み、第１貫通配線を形成する段階と、
（ｆ５）前記第１貫通配線に連結するように前記第１絶縁層の上に第２金属配線を形成する段階と、
（ｆ６）前記第２金属配線の上に第２絶縁層を形成する段階と、
（ｆ７）各第２金属配線の一部が露出するように前記第２絶縁層を部分的に除去して複数の貫通孔を形成した後、各々導電性物質を埋め込み、第２貫通配線を形成する段階と、
（ｆ８）前記第２貫通配線に連結するように前記第２絶縁層の上に前記上部接続端子を形成する段階と、
を含むことを特徴とする請求項９に記載の３次元マルチチップパッケージの製造方法。 - 前記（ｉ）段階は、前記半導体集積回路素子の間に接着層を介在させる段階を含むことを特徴とする請求項９に記載の３次元マルチチップパッケージの製造方法。
- 前記（ｉ）段階は、前記半導体集積回路素子の間に異方性導電フィルムまたは異方性導電接着剤を介在させる段階を含むことを特徴とする請求項９に記載の３次元マルチチップパッケージの製造方法。
- （ｇ）前記トレンチ配線が前記集積回路チップの下部面を介して露出するように前記集積回路チップの下部を一部除去する段階をさらに含むことを特徴とする請求項９に記載の３次元マルチチップパッケージの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-6318 | 2001-02-09 | ||
| KR1020010006318A KR100364635B1 (ko) | 2001-02-09 | 2001-02-09 | 칩-레벨에 형성된 칩 선택용 패드를 포함하는 칩-레벨3차원 멀티-칩 패키지 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002305283A JP2002305283A (ja) | 2002-10-18 |
| JP4519392B2 true JP4519392B2 (ja) | 2010-08-04 |
Family
ID=19705535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002032481A Expired - Fee Related JP4519392B2 (ja) | 2001-02-09 | 2002-02-08 | ３次元マルチチップパッケージ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6448661B1 (ja) |
| JP (1) | JP4519392B2 (ja) |
| KR (1) | KR100364635B1 (ja) |
Families Citing this family (269)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060053A (ja) * | 2001-08-10 | 2003-02-28 | Fujitsu Ltd | 半導体チップ及びそれを用いた半導体集積回路装置及び半導体チップ選択方法 |
| US6759275B1 (en) | 2001-09-04 | 2004-07-06 | Megic Corporation | Method for making high-performance RF integrated circuits |
| US6762076B2 (en) * | 2002-02-20 | 2004-07-13 | Intel Corporation | Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices |
| JP3942495B2 (ja) * | 2002-06-21 | 2007-07-11 | 株式会社ルネサステクノロジ | 半導体装置 |
| US20040124538A1 (en) * | 2002-12-31 | 2004-07-01 | Rafael Reif | Multi-layer integrated semiconductor structure |
| US7067909B2 (en) * | 2002-12-31 | 2006-06-27 | Massachusetts Institute Of Technology | Multi-layer integrated semiconductor structure having an electrical shielding portion |
| US7064055B2 (en) * | 2002-12-31 | 2006-06-20 | Massachusetts Institute Of Technology | Method of forming a multi-layer semiconductor structure having a seamless bonding interface |
| KR100497111B1 (ko) * | 2003-03-25 | 2005-06-28 | 삼성전자주식회사 | 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법 |
| JP4419049B2 (ja) | 2003-04-21 | 2010-02-24 | エルピーダメモリ株式会社 | メモリモジュール及びメモリシステム |
| US7098541B2 (en) * | 2003-05-19 | 2006-08-29 | Hewlett-Packard Development Company, L.P. | Interconnect method for directly connected stacked integrated circuits |
| JP4340517B2 (ja) | 2003-10-30 | 2009-10-07 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| US20050179120A1 (en) * | 2003-12-16 | 2005-08-18 | Koji Yamaguchi | Process for producing semiconductor device, semiconductor device, circuit board and electronic equipment |
| DE102004060345A1 (de) * | 2003-12-26 | 2005-10-06 | Elpida Memory, Inc. | Halbleitervorrichtung mit geschichteten Chips |
| JP2007250561A (ja) * | 2004-04-12 | 2007-09-27 | Japan Science & Technology Agency | 半導体素子および半導体システム |
| US7067910B2 (en) | 2004-04-13 | 2006-06-27 | Sun Microsystems, Inc. | Method and apparatus for using capacitively coupled communication within stacks of laminated chips |
| WO2005101476A1 (ja) * | 2004-04-16 | 2005-10-27 | Japan Science And Technology Agency | 半導体素子及び半導体素子の製造方法 |
| JP4353861B2 (ja) | 2004-06-30 | 2009-10-28 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置 |
| US7419852B2 (en) * | 2004-08-27 | 2008-09-02 | Micron Technology, Inc. | Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies |
| US7462925B2 (en) * | 2004-11-12 | 2008-12-09 | Macronix International Co., Ltd. | Method and apparatus for stacking electrical components using via to provide interconnection |
| JP4577688B2 (ja) * | 2005-05-09 | 2010-11-10 | エルピーダメモリ株式会社 | 半導体チップ選択方法、半導体チップ及び半導体集積回路装置 |
| US7317256B2 (en) * | 2005-06-01 | 2008-01-08 | Intel Corporation | Electronic packaging including die with through silicon via |
| US7687400B2 (en) | 2005-06-14 | 2010-03-30 | John Trezza | Side stacking apparatus and method |
| US7560813B2 (en) * | 2005-06-14 | 2009-07-14 | John Trezza | Chip-based thermo-stack |
| US7989958B2 (en) | 2005-06-14 | 2011-08-02 | Cufer Assett Ltd. L.L.C. | Patterned contact |
| US7786592B2 (en) * | 2005-06-14 | 2010-08-31 | John Trezza | Chip capacitive coupling |
| US7838997B2 (en) | 2005-06-14 | 2010-11-23 | John Trezza | Remote chip attachment |
| US8456015B2 (en) | 2005-06-14 | 2013-06-04 | Cufer Asset Ltd. L.L.C. | Triaxial through-chip connection |
| US7851348B2 (en) | 2005-06-14 | 2010-12-14 | Abhay Misra | Routingless chip architecture |
| US7767493B2 (en) | 2005-06-14 | 2010-08-03 | John Trezza | Post & penetration interconnection |
| JP4250154B2 (ja) * | 2005-06-30 | 2009-04-08 | 新光電気工業株式会社 | 半導体チップ及びその製造方法 |
| JP4799157B2 (ja) | 2005-12-06 | 2011-10-26 | エルピーダメモリ株式会社 | 積層型半導体装置 |
| US7626257B2 (en) * | 2006-01-18 | 2009-12-01 | Infineon Technologies Ag | Semiconductor devices and methods of manufacture thereof |
| JP4753725B2 (ja) * | 2006-01-20 | 2011-08-24 | エルピーダメモリ株式会社 | 積層型半導体装置 |
| KR100743648B1 (ko) * | 2006-03-17 | 2007-07-27 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 시스템 인 패키지의 제조방법 |
| US7474005B2 (en) * | 2006-05-31 | 2009-01-06 | Alcatel-Lucent Usa Inc. | Microelectronic element chips |
| KR100762206B1 (ko) * | 2006-06-08 | 2007-10-01 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 칩 선택 신호 발생방법 |
| US7446424B2 (en) * | 2006-07-19 | 2008-11-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect structure for semiconductor package |
| US20080122058A1 (en) * | 2006-09-07 | 2008-05-29 | Masahiro Inohara | Partially stacked semiconductor devices |
| US7829438B2 (en) * | 2006-10-10 | 2010-11-09 | Tessera, Inc. | Edge connect wafer level stacking |
| US7901989B2 (en) | 2006-10-10 | 2011-03-08 | Tessera, Inc. | Reconstituted wafer level stacking |
| US8513789B2 (en) * | 2006-10-10 | 2013-08-20 | Tessera, Inc. | Edge connect wafer level stacking with leads extending along edges |
| JP4312786B2 (ja) * | 2006-11-02 | 2009-08-12 | Ｏｋｉセミコンダクタ株式会社 | 半導体チップの製造方法 |
| US8569876B2 (en) | 2006-11-22 | 2013-10-29 | Tessera, Inc. | Packaged semiconductor chips with array |
| US7791199B2 (en) * | 2006-11-22 | 2010-09-07 | Tessera, Inc. | Packaged semiconductor chips |
| US7952195B2 (en) * | 2006-12-28 | 2011-05-31 | Tessera, Inc. | Stacked packages with bridging traces |
| US7618857B2 (en) * | 2007-01-17 | 2009-11-17 | International Business Machines Corporation | Method of reducing detrimental STI-induced stress in MOSFET channels |
| US8018071B2 (en) | 2007-02-07 | 2011-09-13 | Samsung Electronics Co., Ltd. | Stacked structure using semiconductor devices and semiconductor device package including the same |
| KR101460141B1 (ko) * | 2007-03-05 | 2014-12-02 | 인벤사스 코포레이션 | 관통 비아에 의해 전면 컨택트에 연결되는 배면 컨택트를 갖는 칩 |
| US8304923B2 (en) * | 2007-03-29 | 2012-11-06 | ADL Engineering Inc. | Chip packaging structure |
| US8232183B2 (en) * | 2007-05-04 | 2012-07-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process and apparatus for wafer-level flip-chip assembly |
| KR100874926B1 (ko) | 2007-06-07 | 2008-12-19 | 삼성전자주식회사 | 스택 모듈, 이를 포함하는 카드 및 이를 포함하는 시스템 |
| KR100920039B1 (ko) * | 2007-06-21 | 2009-10-07 | 주식회사 하이닉스반도체 | 적층형 반도체 패키지 및 이의 제조 방법 |
| KR100945504B1 (ko) * | 2007-06-26 | 2010-03-09 | 주식회사 하이닉스반도체 | 스택 패키지 및 그의 제조 방법 |
| KR100909969B1 (ko) | 2007-06-28 | 2009-07-29 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법, 및 반도체 소자를 포함하는스택 모듈, 카드 및 시스템 |
| WO2009017758A2 (en) * | 2007-07-27 | 2009-02-05 | Tessera, Inc. | Reconstituted wafer stack packaging with after-applied pad extensions |
| EP2183770B1 (en) | 2007-07-31 | 2020-05-13 | Invensas Corporation | Method of forming through-substrate vias and corresponding decvice |
| CN101861646B (zh) | 2007-08-03 | 2015-03-18 | 泰塞拉公司 | 利用再生晶圆的堆叠封装 |
| US7698470B2 (en) * | 2007-08-06 | 2010-04-13 | Qimonda Ag | Integrated circuit, chip stack and data processing system |
| US20090043917A1 (en) * | 2007-08-06 | 2009-02-12 | Thilo Wagner | Electronic Circuit and Method for Selecting an Electronic Circuit |
| US8043895B2 (en) | 2007-08-09 | 2011-10-25 | Tessera, Inc. | Method of fabricating stacked assembly including plurality of stacked microelectronic elements |
| JP5557419B2 (ja) | 2007-10-17 | 2014-07-23 | スパンション エルエルシー | 半導体装置 |
| KR101374338B1 (ko) | 2007-11-14 | 2014-03-14 | 삼성전자주식회사 | 관통 전극을 갖는 반도체 장치 및 그 제조방법 |
| US8492263B2 (en) * | 2007-11-16 | 2013-07-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protected solder ball joints in wafer level chip-scale packaging |
| JP2009139273A (ja) | 2007-12-07 | 2009-06-25 | Elpida Memory Inc | 積層型半導体装置および導通テスト方法 |
| US8399973B2 (en) * | 2007-12-20 | 2013-03-19 | Mosaid Technologies Incorporated | Data storage and stackable configurations |
| KR101465948B1 (ko) * | 2007-12-27 | 2014-12-10 | 삼성전자주식회사 | 웨이퍼 레벨 스택 패키지 및 웨이퍼 레벨 스택 패키지 제조방법 |
| KR101420817B1 (ko) * | 2008-01-15 | 2014-07-21 | 삼성전자주식회사 | 3 차원의 직렬 및 병렬 회로들을 가지고 차례로 적층된집적회로 모듈들을 전기적으로 접속하는 반도체 집적회로장치 및 그 장치의 형성방법 |
| KR100920053B1 (ko) * | 2008-01-25 | 2009-10-07 | 주식회사 하이닉스반도체 | 반도체 패키지 및 이의 제조 방법 |
| US8138610B2 (en) * | 2008-02-08 | 2012-03-20 | Qimonda Ag | Multi-chip package with interconnected stacked chips |
| US11266014B2 (en) | 2008-02-14 | 2022-03-01 | Metrospec Technology, L.L.C. | LED lighting systems and method |
| US10334735B2 (en) | 2008-02-14 | 2019-06-25 | Metrospec Technology, L.L.C. | LED lighting systems and methods |
| US8007286B1 (en) * | 2008-03-18 | 2011-08-30 | Metrospec Technology, Llc | Circuit boards interconnected by overlapping plated through holes portions |
| US8851356B1 (en) | 2008-02-14 | 2014-10-07 | Metrospec Technology, L.L.C. | Flexible circuit board interconnection and methods |
| US20090212381A1 (en) * | 2008-02-26 | 2009-08-27 | Tessera, Inc. | Wafer level packages for rear-face illuminated solid state image sensors |
| US20100053407A1 (en) * | 2008-02-26 | 2010-03-04 | Tessera, Inc. | Wafer level compliant packages for rear-face illuminated solid state image sensors |
| KR100950759B1 (ko) * | 2008-03-07 | 2010-04-05 | 주식회사 하이닉스반도체 | 스택 패키지 |
| US8637883B2 (en) * | 2008-03-19 | 2014-01-28 | Cree, Inc. | Low index spacer layer in LED devices |
| US8912654B2 (en) * | 2008-04-11 | 2014-12-16 | Qimonda Ag | Semiconductor chip with integrated via |
| KR100988262B1 (ko) | 2008-04-25 | 2010-10-18 | 주식회사 하이닉스반도체 | 반도체 패키지 및 이를 갖는 적층 반도체 패키지 |
| TWI389291B (zh) * | 2008-05-13 | 2013-03-11 | Ind Tech Res Inst | 三維堆疊晶粒封裝結構 |
| US7683459B2 (en) * | 2008-06-02 | 2010-03-23 | Hong Kong Applied Science and Technology Research Institute Company, Ltd. | Bonding method for through-silicon-via based 3D wafer stacking |
| US8030208B2 (en) * | 2008-06-02 | 2011-10-04 | Hong Kong Applied Science and Technology Research Institute Company Limited | Bonding method for through-silicon-via based 3D wafer stacking |
| WO2009146587A1 (en) * | 2008-06-05 | 2009-12-10 | Hong Kong Applied Science & Technology Research Institute Co., Ltd | Bongding method for through-silicon-via based 3d wafer stacking |
| KR101458958B1 (ko) | 2008-06-10 | 2014-11-13 | 삼성전자주식회사 | 반도체 칩, 반도체 패키지 및 반도체 칩의 제조 방법 |
| WO2009154761A1 (en) * | 2008-06-16 | 2009-12-23 | Tessera Research Llc | Stacking of wafer-level chip scale packages having edge contacts |
| US8334170B2 (en) * | 2008-06-27 | 2012-12-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for stacking devices |
| KR101001635B1 (ko) | 2008-06-30 | 2010-12-17 | 주식회사 하이닉스반도체 | 반도체 패키지, 이를 갖는 적층 반도체 패키지 및 적층반도체 패키지의 하나의 반도체 칩 선택 방법 |
| US7851346B2 (en) * | 2008-07-21 | 2010-12-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding metallurgy for three-dimensional interconnect |
| US7843072B1 (en) | 2008-08-12 | 2010-11-30 | Amkor Technology, Inc. | Semiconductor package having through holes |
| US8932906B2 (en) | 2008-08-19 | 2015-01-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via bonding structure |
| JP2010056139A (ja) * | 2008-08-26 | 2010-03-11 | Toshiba Corp | 積層型半導体装置 |
| US9524945B2 (en) | 2010-05-18 | 2016-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with L-shaped non-metal sidewall protection structure |
| KR20100042021A (ko) * | 2008-10-15 | 2010-04-23 | 삼성전자주식회사 | 반도체 칩, 스택 모듈, 메모리 카드 및 반도체 칩의 제조 방법 |
| WO2010049852A1 (en) * | 2008-10-30 | 2010-05-06 | Nxp B.V. | Through-substrate via and redistribution layer with metal paste |
| US7843052B1 (en) | 2008-11-13 | 2010-11-30 | Amkor Technology, Inc. | Semiconductor devices and fabrication methods thereof |
| US7943421B2 (en) * | 2008-12-05 | 2011-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Component stacking using pre-formed adhesive films |
| US20170117214A1 (en) | 2009-01-05 | 2017-04-27 | Amkor Technology, Inc. | Semiconductor device with through-mold via |
| US8487444B2 (en) * | 2009-03-06 | 2013-07-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional system-in-package architecture |
| EP2406821A2 (en) * | 2009-03-13 | 2012-01-18 | Tessera, Inc. | Stacked microelectronic assemblies having vias extending through bond pads |
| US9117828B2 (en) * | 2009-03-27 | 2015-08-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of handling a thin wafer |
| WO2010131391A1 (ja) * | 2009-05-14 | 2010-11-18 | パナソニック株式会社 | 半導体装置及びそれを有する電子機器 |
| US8841766B2 (en) | 2009-07-30 | 2014-09-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
| US8377816B2 (en) * | 2009-07-30 | 2013-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming electrical connections |
| US9160349B2 (en) | 2009-08-27 | 2015-10-13 | Micron Technology, Inc. | Die location compensation |
| US8324738B2 (en) | 2009-09-01 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned protection layer for copper post structure |
| US8400781B2 (en) | 2009-09-02 | 2013-03-19 | Mosaid Technologies Incorporated | Using interrupted through-silicon-vias in integrated circuits adapted for stacking |
| US8803332B2 (en) * | 2009-09-11 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Delamination resistance of stacked dies in die saw |
| US8252665B2 (en) * | 2009-09-14 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protection layer for adhesive material at wafer edge |
| US8143097B2 (en) | 2009-09-23 | 2012-03-27 | Stats Chippac, Ltd. | Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP |
| US9875911B2 (en) * | 2009-09-23 | 2018-01-23 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming interposer with opening to contain semiconductor die |
| KR101069517B1 (ko) * | 2009-10-05 | 2011-09-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
| US8492905B2 (en) * | 2009-10-07 | 2013-07-23 | Qualcomm Incorporated | Vertically stackable dies having chip identifier structures |
| US8698321B2 (en) * | 2009-10-07 | 2014-04-15 | Qualcomm Incorporated | Vertically stackable dies having chip identifier structures |
| JP5448698B2 (ja) * | 2009-10-09 | 2014-03-19 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びそのテスト方法 |
| JP2011082450A (ja) * | 2009-10-09 | 2011-04-21 | Elpida Memory Inc | 半導体装置及びこれを備える情報処理システム |
| EP2500930A4 (en) | 2009-11-09 | 2013-05-22 | Mitsubishi Gas Chemical Co | ETCHING LIQUID FOR ETCHING THE REAR SURFACE OF A SILICON SUBSTRATE IN A METHOD FOR FORMING SILICON-CROSSING INTERCONNECTION HOLES AND METHOD FOR MANUFACTURING A SEMICONDUCTOR CHIP HAVING SILICON-CROSSING INTERCONNECTION HOLES USING THE ETCHING LIQUID |
| US8299616B2 (en) * | 2010-01-29 | 2012-10-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | T-shaped post for semiconductor devices |
| US10297550B2 (en) * | 2010-02-05 | 2019-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D IC architecture with interposer and interconnect structure for bonding dies |
| US8610270B2 (en) * | 2010-02-09 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and semiconductor assembly with lead-free solder |
| US8437163B2 (en) | 2010-02-11 | 2013-05-07 | Micron Technology, Inc. | Memory dies, stacked memories, memory devices and methods |
| US8803319B2 (en) | 2010-02-11 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pillar structure having a non-planar surface for semiconductor devices |
| US8318596B2 (en) | 2010-02-11 | 2012-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pillar structure having a non-planar surface for semiconductor devices |
| US9385095B2 (en) | 2010-02-26 | 2016-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D semiconductor package interposer with die cavity |
| US8519537B2 (en) * | 2010-02-26 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D semiconductor package interposer with die cavity |
| US8378480B2 (en) * | 2010-03-04 | 2013-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dummy wafers in 3DIC package assemblies |
| US8357932B2 (en) * | 2010-03-25 | 2013-01-22 | International Business Machines Corporation | Test pad structure for reuse of interconnect level masks |
| US8324511B1 (en) * | 2010-04-06 | 2012-12-04 | Amkor Technology, Inc. | Through via nub reveal method and structure |
| KR20110112707A (ko) | 2010-04-07 | 2011-10-13 | 삼성전자주식회사 | 층간 연결 유닛을 갖는 적층 메모리 장치, 이를 포함하는 메모리 시스템, 및 전송선의 지연시간 보상 방법 |
| US8525342B2 (en) * | 2010-04-12 | 2013-09-03 | Qualcomm Incorporated | Dual-side interconnected CMOS for stacked integrated circuits |
| US8455995B2 (en) | 2010-04-16 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSVs with different sizes in interposers for bonding dies |
| KR20110119087A (ko) | 2010-04-26 | 2011-11-02 | 삼성전자주식회사 | 스택형 반도체 장치 |
| US8441124B2 (en) | 2010-04-29 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
| US8716867B2 (en) | 2010-05-12 | 2014-05-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Forming interconnect structures using pre-ink-printed sheets |
| US8674513B2 (en) | 2010-05-13 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structures for substrate |
| US9142533B2 (en) | 2010-05-20 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate interconnections having different sizes |
| US8901736B2 (en) | 2010-05-28 | 2014-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strength of micro-bump joints |
| US9018758B2 (en) | 2010-06-02 | 2015-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall spacer and metal top cap |
| US8426961B2 (en) | 2010-06-25 | 2013-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded 3D interposer structure |
| TW201203496A (en) * | 2010-07-01 | 2012-01-16 | Nat Univ Tsing Hua | 3D-IC device and decreasing type layer-ID detector for 3D-IC device |
| US8241963B2 (en) | 2010-07-13 | 2012-08-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Recessed pillar structure |
| US8581418B2 (en) | 2010-07-21 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-die stacking using bumps with different sizes |
| US8796135B2 (en) | 2010-07-23 | 2014-08-05 | Tessera, Inc. | Microelectronic elements with rear contacts connected with via first or via middle structures |
| US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
| US8791575B2 (en) | 2010-07-23 | 2014-07-29 | Tessera, Inc. | Microelectronic elements having metallic pads overlying vias |
| US8629568B2 (en) | 2010-07-30 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device cover mark |
| US8440554B1 (en) | 2010-08-02 | 2013-05-14 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
| KR101179268B1 (ko) * | 2010-08-05 | 2012-09-03 | 에스케이하이닉스 주식회사 | 관통 비아들을 통한 칩선택이 가능한 반도체 패키지 |
| US8540506B2 (en) | 2010-08-16 | 2013-09-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor molding chamber |
| US8546254B2 (en) | 2010-08-19 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps using patterned anodes |
| US8541262B2 (en) | 2010-09-02 | 2013-09-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Die edge contacts for semiconductor devices |
| US9343436B2 (en) | 2010-09-09 | 2016-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked package and method of manufacturing the same |
| US8610259B2 (en) | 2010-09-17 | 2013-12-17 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
| US8847380B2 (en) | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
| US8487445B1 (en) | 2010-10-05 | 2013-07-16 | Amkor Technology, Inc. | Semiconductor device having through electrodes protruding from dielectric layer |
| JP2012083243A (ja) | 2010-10-13 | 2012-04-26 | Elpida Memory Inc | 半導体装置及びそのテスト方法 |
| US8936966B2 (en) | 2012-02-08 | 2015-01-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging methods for semiconductor devices |
| US8105875B1 (en) | 2010-10-14 | 2012-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Approach for bonding dies onto interposers |
| US9064879B2 (en) | 2010-10-14 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging methods and structures using a die attach film |
| US8338945B2 (en) | 2010-10-26 | 2012-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Molded chip interposer structure and methods |
| KR101059490B1 (ko) | 2010-11-15 | 2011-08-25 | 테세라 리써치 엘엘씨 | 임베드된 트레이스에 의해 구성된 전도성 패드 |
| TWI433296B (zh) | 2010-11-19 | 2014-04-01 | Ind Tech Res Inst | 多晶片堆疊系統與其晶片選擇裝置 |
| JP5654855B2 (ja) | 2010-11-30 | 2015-01-14 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置 |
| US8736066B2 (en) | 2010-12-02 | 2014-05-27 | Tessera, Inc. | Stacked microelectronic assemby with TSVS formed in stages and carrier above chip |
| US8637968B2 (en) | 2010-12-02 | 2014-01-28 | Tessera, Inc. | Stacked microelectronic assembly having interposer connecting active chips |
| US8587126B2 (en) | 2010-12-02 | 2013-11-19 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
| US8791501B1 (en) | 2010-12-03 | 2014-07-29 | Amkor Technology, Inc. | Integrated passive device structure and method |
| US8610264B2 (en) | 2010-12-08 | 2013-12-17 | Tessera, Inc. | Compliant interconnects in wafers |
| US8390130B1 (en) | 2011-01-06 | 2013-03-05 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
| US8797057B2 (en) | 2011-02-11 | 2014-08-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Testing of semiconductor chips with microbumps |
| JP2012226794A (ja) * | 2011-04-18 | 2012-11-15 | Elpida Memory Inc | 半導体装置、及び半導体装置の制御方法。 |
| KR101069441B1 (ko) * | 2011-05-12 | 2011-09-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
| JP2012243910A (ja) | 2011-05-18 | 2012-12-10 | Elpida Memory Inc | 半導体チップのクラックのチェックテスト構造を有する半導体装置 |
| US8664760B2 (en) | 2011-05-30 | 2014-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Connector design for packaging integrated circuits |
| US8610285B2 (en) | 2011-05-30 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D IC packaging structures and methods with a metal pillar |
| JP2013004601A (ja) | 2011-06-14 | 2013-01-07 | Elpida Memory Inc | 半導体装置 |
| US8587127B2 (en) * | 2011-06-15 | 2013-11-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures and methods of forming the same |
| US8501590B2 (en) | 2011-07-05 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and methods for dicing interposer assembly |
| US8580683B2 (en) | 2011-09-27 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and methods for molding die on wafer interposers |
| US8476770B2 (en) | 2011-07-07 | 2013-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and methods for forming through vias |
| US8647796B2 (en) | 2011-07-27 | 2014-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photoactive compound gradient photoresist |
| US8754514B2 (en) | 2011-08-10 | 2014-06-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-chip wafer level package |
| US20130040423A1 (en) | 2011-08-10 | 2013-02-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of Multi-Chip Wafer Level Packaging |
| US8557684B2 (en) | 2011-08-23 | 2013-10-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional integrated circuit (3DIC) formation process |
| US8963334B2 (en) | 2011-08-30 | 2015-02-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Die-to-die gap control for semiconductor structure and method |
| US8531032B2 (en) | 2011-09-02 | 2013-09-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermally enhanced structure for multi-chip device |
| US9530761B2 (en) | 2011-09-02 | 2016-12-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package systems including passive electrical components |
| US9245773B2 (en) | 2011-09-02 | 2016-01-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device packaging methods and structures thereof |
| US9418876B2 (en) | 2011-09-02 | 2016-08-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of three dimensional integrated circuit assembly |
| US9390060B2 (en) | 2011-09-02 | 2016-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging methods, material dispensing methods and apparatuses, and automated measurement systems |
| US9219016B2 (en) | 2011-09-28 | 2015-12-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure design for 3DIC testing |
| US10475759B2 (en) | 2011-10-11 | 2019-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit structure having dies with connectors of different sizes |
| US8878182B2 (en) | 2011-10-12 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probe pad design for 3DIC package yield analysis |
| US8518753B2 (en) | 2011-11-15 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Assembly method for three dimensional integrated circuit |
| US8772929B2 (en) | 2011-11-16 | 2014-07-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package for three dimensional integrated circuit |
| US8759118B2 (en) | 2011-11-16 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Plating process and structure |
| US8629043B2 (en) | 2011-11-16 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for de-bonding carriers |
| US8779599B2 (en) | 2011-11-16 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages including active dies and dummy dies and methods for forming the same |
| US8779588B2 (en) | 2011-11-29 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structures for multi-chip packaging |
| US8552548B1 (en) | 2011-11-29 | 2013-10-08 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
| US8643148B2 (en) | 2011-11-30 | 2014-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Chip-on-Wafer structures and methods for forming the same |
| US8653658B2 (en) | 2011-11-30 | 2014-02-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Planarized bumps for underfill control |
| US8557631B2 (en) | 2011-12-01 | 2013-10-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interposer wafer bonding method and apparatus |
| US8536573B2 (en) | 2011-12-02 | 2013-09-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Plating process and structure |
| US8558229B2 (en) | 2011-12-07 | 2013-10-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Passivation layer for packaged chip |
| US8828848B2 (en) | 2011-12-16 | 2014-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Die structure and method of fabrication thereof |
| US8871568B2 (en) | 2012-01-06 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages and method of forming the same |
| US8518796B2 (en) | 2012-01-09 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor die connection system and method |
| US8691706B2 (en) | 2012-01-12 | 2014-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing substrate warpage in semiconductor processing |
| US9620430B2 (en) | 2012-01-23 | 2017-04-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Sawing underfill in packaging processes |
| US8698308B2 (en) | 2012-01-31 | 2014-04-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structural designs to minimize package defects |
| US9406500B2 (en) | 2012-02-08 | 2016-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flux residue cleaning system and method |
| US9230932B2 (en) | 2012-02-09 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect crack arrestor structure and methods |
| US8975183B2 (en) | 2012-02-10 | 2015-03-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process for forming semiconductor structure |
| US8900922B2 (en) | 2012-02-16 | 2014-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fine-pitch package-on-package structures and methods for forming the same |
| US8816495B2 (en) | 2012-02-16 | 2014-08-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structures and formation methods of packages with heat sinks |
| US9646942B2 (en) | 2012-02-23 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for controlling bump height variation |
| US8953336B2 (en) | 2012-03-06 | 2015-02-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Surface metal wiring structure for an IC substrate |
| US8962392B2 (en) | 2012-03-13 | 2015-02-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Underfill curing method using carrier |
| JP2013197387A (ja) * | 2012-03-21 | 2013-09-30 | Elpida Memory Inc | 半導体装置 |
| US9006004B2 (en) | 2012-03-23 | 2015-04-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probing chips during package formation |
| US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
| US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
| US9034695B2 (en) | 2012-04-11 | 2015-05-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated thermal solutions for packaging integrated circuits |
| US9391000B2 (en) | 2012-04-11 | 2016-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for forming silicon-based hermetic thermal solutions |
| US9425136B2 (en) | 2012-04-17 | 2016-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conical-shaped or tier-shaped pillar connections |
| US9646923B2 (en) | 2012-04-17 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices |
| US9299674B2 (en) | 2012-04-18 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump-on-trace interconnect |
| US9515036B2 (en) | 2012-04-20 | 2016-12-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for solder connections |
| US8741691B2 (en) | 2012-04-20 | 2014-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating three dimensional integrated circuit |
| US9576830B2 (en) | 2012-05-18 | 2017-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for adjusting wafer warpage |
| US9583365B2 (en) | 2012-05-25 | 2017-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming interconnects for three dimensional integrated circuit |
| US9443783B2 (en) * | 2012-06-27 | 2016-09-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC stacking device and method of manufacture |
| US8970035B2 (en) | 2012-08-31 | 2015-03-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structures for semiconductor package |
| US9111817B2 (en) | 2012-09-18 | 2015-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structure and method of forming same |
| US8628990B1 (en) | 2012-09-27 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Image device and methods of forming the same |
| JP5543567B2 (ja) * | 2012-10-22 | 2014-07-09 | 誠 雫石 | 半導体素子の製造方法 |
| KR102058101B1 (ko) * | 2012-12-20 | 2019-12-20 | 에스케이하이닉스 주식회사 | 반도체 집적회로 |
| US9070644B2 (en) | 2013-03-15 | 2015-06-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging mechanisms for dies with different sizes of connectors |
| US9646894B2 (en) | 2013-03-15 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging mechanisms for dies with different sizes of connectors |
| US8860229B1 (en) * | 2013-07-16 | 2014-10-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hybrid bonding with through substrate via (TSV) |
| US9087821B2 (en) | 2013-07-16 | 2015-07-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hybrid bonding with through substrate via (TSV) |
| US9929050B2 (en) | 2013-07-16 | 2018-03-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming three-dimensional integrated circuit (3DIC) stacking structure |
| US9299640B2 (en) | 2013-07-16 | 2016-03-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Front-to-back bonding with through-substrate via (TSV) |
| US9250288B2 (en) | 2013-09-05 | 2016-02-02 | Powertech Technology Inc. | Wafer-level testing method for singulated 3D-stacked chip cubes |
| TWI588882B (zh) * | 2013-09-13 | 2017-06-21 | 財團法人工業技術研究院 | 薄化積體電路裝置與其製作流程 |
| US9240381B2 (en) * | 2013-09-24 | 2016-01-19 | Nanya Technology Corporation | Chip package and method for forming the same |
| KR102161260B1 (ko) * | 2013-11-07 | 2020-09-29 | 삼성전자주식회사 | 관통전극을 갖는 반도체 소자 및 그 제조방법 |
| US9252105B2 (en) * | 2014-01-15 | 2016-02-02 | Nanya Technology Corporation | Chip package |
| US10056267B2 (en) | 2014-02-14 | 2018-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
| US9935090B2 (en) | 2014-02-14 | 2018-04-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
| US9653443B2 (en) | 2014-02-14 | 2017-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermal performance structure for semiconductor packages and method of forming same |
| US10026671B2 (en) | 2014-02-14 | 2018-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
| US9768090B2 (en) | 2014-02-14 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
| US9484328B2 (en) * | 2014-08-01 | 2016-11-01 | Empire Technology Development Llc | Backside through silicon vias and micro-channels in three dimensional integration |
| JP6388350B2 (ja) * | 2014-09-17 | 2018-09-12 | 東芝メモリ株式会社 | 半導体装置 |
| US9564416B2 (en) | 2015-02-13 | 2017-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structures and methods of forming the same |
| US9613931B2 (en) | 2015-04-30 | 2017-04-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out stacked system in package (SIP) having dummy dies and methods of making the same |
| US10276541B2 (en) | 2015-06-30 | 2019-04-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D package structure and methods of forming same |
| US9831155B2 (en) | 2016-03-11 | 2017-11-28 | Nanya Technology Corporation | Chip package having tilted through silicon via |
| WO2018055734A1 (ja) * | 2016-09-23 | 2018-03-29 | 東芝メモリ株式会社 | メモリデバイス |
| US9966363B1 (en) | 2017-02-03 | 2018-05-08 | Nanya Technology Corporation | Semiconductor apparatus and method for preparing the same |
| US9893037B1 (en) * | 2017-04-20 | 2018-02-13 | Nanya Technology Corporation | Multi-chip semiconductor package, vertically-stacked devices and manufacturing thereof |
| CN112164688B (zh) * | 2017-07-21 | 2023-06-13 | 联华电子股份有限公司 | 芯片堆叠结构及管芯堆叠结构的制造方法 |
| JP2019102744A (ja) * | 2017-12-07 | 2019-06-24 | 日本放送協会 | 積層型半導体装置 |
| KR102059968B1 (ko) | 2018-04-05 | 2019-12-27 | 한국과학기술연구원 | 중적외선을 이용한 반도체 칩간 광통신 기술 |
| US10849200B2 (en) | 2018-09-28 | 2020-11-24 | Metrospec Technology, L.L.C. | Solid state lighting circuit with current bias and method of controlling thereof |
| US20210043545A1 (en) * | 2019-08-07 | 2021-02-11 | Nanya Technology Corporation | Semiconductor device and manufacturing method thereof |
| US11600554B2 (en) * | 2021-08-02 | 2023-03-07 | Nvidia Corporation | Interconnection structures to improve signal integrity within stacked dies |
| CN115799230B (zh) * | 2023-02-08 | 2023-10-20 | 深圳时识科技有限公司 | 堆叠芯片及电子设备 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5138438A (en) * | 1987-06-24 | 1992-08-11 | Akita Electronics Co. Ltd. | Lead connections means for stacked tab packaged IC chips |
| US4996583A (en) * | 1989-02-15 | 1991-02-26 | Matsushita Electric Industrial Co., Ltd. | Stack type semiconductor package |
| US6355976B1 (en) * | 1992-05-14 | 2002-03-12 | Reveo, Inc | Three-dimensional packaging technology for multi-layered integrated circuits |
| US5585675A (en) * | 1994-05-11 | 1996-12-17 | Harris Corporation | Semiconductor die packaging tub having angularly offset pad-to-pad via structure configured to allow three-dimensional stacking and electrical interconnections among multiple identical tubs |
| US5973396A (en) * | 1996-02-16 | 1999-10-26 | Micron Technology, Inc. | Surface mount IC using silicon vias in an area array format or same size as die array |
| JP3177464B2 (ja) * | 1996-12-12 | 2001-06-18 | 株式会社日立製作所 | 入出力回路セル及び半導体集積回路装置 |
| JP2870530B1 (ja) * | 1997-10-30 | 1999-03-17 | 日本電気株式会社 | スタックモジュール用インターポーザとスタックモジュール |
| US6064114A (en) * | 1997-12-01 | 2000-05-16 | Motorola, Inc. | Semiconductor device having a sub-chip-scale package structure and method for forming same |
| JP2865103B2 (ja) * | 1998-01-19 | 1999-03-08 | 株式会社日立製作所 | マルチチップ半導体装置 |
| JPH11307719A (ja) * | 1998-04-20 | 1999-11-05 | Mitsubishi Electric Corp | 半導体装置 |
| JP3563604B2 (ja) * | 1998-07-29 | 2004-09-08 | 株式会社東芝 | マルチチップ半導体装置及びメモリカード |
| US5986222A (en) * | 1998-09-10 | 1999-11-16 | Zorix International | Fish scale having a pivotal display assembly |
| US6381141B2 (en) * | 1998-10-15 | 2002-04-30 | Micron Technology, Inc. | Integrated device and method for routing a signal through the device |
| JP3228257B2 (ja) * | 1999-01-22 | 2001-11-12 | 日本電気株式会社 | メモリパッケージ |
| US6130823A (en) * | 1999-02-01 | 2000-10-10 | Raytheon E-Systems, Inc. | Stackable ball grid array module and method |
-
2001
- 2001-02-09 KR KR1020010006318A patent/KR100364635B1/ko active IP Right Grant
-
2002
- 2002-01-28 US US10/059,932 patent/US6448661B1/en not_active Expired - Lifetime
- 2002-02-08 JP JP2002032481A patent/JP4519392B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020109236A1 (en) | 2002-08-15 |
| KR100364635B1 (ko) | 2002-12-16 |
| US6448661B1 (en) | 2002-09-10 |
| KR20020066095A (ko) | 2002-08-14 |
| JP2002305283A (ja) | 2002-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4519392B2 (ja) | ３次元マルチチップパッケージ及びその製造方法 | |
| US6429509B1 (en) | Integrated circuit with improved interconnect structure and process for making same | |
| TW442873B (en) | Three-dimension stack-type chip structure and its manufacturing method | |
| US8367472B2 (en) | Method of fabricating a 3-D device | |
| US7598617B2 (en) | Stack package utilizing through vias and re-distribution lines | |
| US6352923B1 (en) | Method of fabricating direct contact through hole type | |
| JP5042591B2 (ja) | 半導体パッケージおよび積層型半導体パッケージ | |
| JP5246831B2 (ja) | 電子デバイス及びそれを形成する方法 | |
| US8110910B2 (en) | Stack package | |
| JP3245006B2 (ja) | モノリシック電子モジュールの製造方法とその製造を容易にするためのワークピース | |
| TW200816435A (en) | Semiconductor device and method of manufacturing the same | |
| TW201824500A (zh) | 晶片封裝結構及其製造方法 | |
| JP2012253392A (ja) | モールド再構成ウェハーを利用したスタックパッケージ及びその製造方法 | |
| JP2009004723A (ja) | 貫通シリコンビアチップスタックパッケージ | |
| JP2007019454A (ja) | チップ挿入型媒介基板の構造及びその製造方法、並びにこれを用いた異種チップのウェーハレベル積層構造及びパッケージ構造 | |
| US20100167467A1 (en) | Method for fabricating semiconductor device | |
| JP2001053218A (ja) | 半導体装置及びその製造方法 | |
| US7615858B2 (en) | Stacked-type semiconductor device package | |
| JP2953899B2 (ja) | 半導体装置 | |
| US9917073B2 (en) | Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package | |
| JP2001223326A (ja) | 半導体装置 | |
| US20050287700A1 (en) | Leadframe with a chip pad for two-sided stacking and method for manufacturing the same | |
| US7179740B1 (en) | Integrated circuit with improved interconnect structure and process for making same | |
| TW202406018A (zh) | 具有高深寬比tsv的電連接結構及其製造方法 | |
| JPH0575014A (ja) | 半導体チツプの実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061124 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070226 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070316 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080414 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080711 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100519 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4519392 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |