WO2010131391A1 - 半導体装置及びそれを有する電子機器 - Google Patents

半導体装置及びそれを有する電子機器 Download PDF

Info

Publication number
WO2010131391A1
WO2010131391A1 PCT/JP2010/000855 JP2010000855W WO2010131391A1 WO 2010131391 A1 WO2010131391 A1 WO 2010131391A1 JP 2010000855 W JP2010000855 W JP 2010000855W WO 2010131391 A1 WO2010131391 A1 WO 2010131391A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
wiring
semiconductor device
layer
wiring layer
Prior art date
Application number
PCT/JP2010/000855
Other languages
English (en)
French (fr)
Inventor
中野高宏
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2010131391A1 publication Critical patent/WO2010131391A1/ja
Priority to US13/285,132 priority Critical patent/US8575759B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a semiconductor device.
  • Solid-state imaging devices are used as light receiving sensors in digital video equipment such as digital still cameras, mobile phone cameras, and digital video cameras.
  • this solid-state imaging device includes a ceramic type that secures electrical connection inside and outside the device by die bonding and wire bonding.
  • Wafer level CSP technology that secures electrical connection between the inside and outside of the apparatus by forming through electrodes and rewiring in assembly processing for wafers before separation into pieces instead of plastic type packages has been adopted (for example, (See Patent Document 1 and Patent Document 2).
  • FIG. 5 is a cross-sectional view showing the configuration of a solid-state imaging device having a conventional wafer level CSP structure.
  • a conventional solid-state imaging device 100A is formed on a semiconductor substrate 101, and a plurality of microlenses 103 are provided on a main surface that is a light-receiving side surface of the semiconductor substrate 101.
  • An imaging region 102 that generates a signal a peripheral circuit region 104a that is formed in an outer peripheral region of the imaging region 102 on the main surface and that processes a light reception signal generated in the imaging region 102, and is electrically connected to the peripheral circuit region 104a
  • a solid-state imaging device 100 including a plurality of electrode portions 104b for extracting a light reception signal processed in the peripheral circuit region 104a.
  • a transparent substrate 106 made of, for example, optical glass or the like is formed via an adhesive member 105 made of resin. Furthermore, a through electrode 107 that penetrates the semiconductor substrate 101 in the thickness direction is provided inside the semiconductor substrate 101.
  • metal wirings 108 are formed which are electrically connected to the plurality of electrode portions 104b in the peripheral circuit region 104a through the through electrodes 107. Further, an insulating resin layer 109 having a through hole that covers a part of the metal wiring 108 and exposes another part is formed on the back surface of the semiconductor substrate 101. An external electrode 111 made of, for example, a solder material is formed in the through hole.
  • the solid-state imaging device 100 is electrically insulated from the through electrode 107 and the metal wiring 108 by an insulating layer (not shown).
  • the plurality of electrode portions 104 b are electrically connected to the metal wiring 108 through the through electrode 107, and further the external electrode 111 through the metal wiring 108.
  • the light reception signal can be taken out from the external electrode 111.
  • the conventional solid-state imaging device 100A is manufactured by the following process, for example.
  • Step 1 a plurality of solid-state imaging devices 100 having the above-described structure are formed on a wafer by a known method.
  • a transparent base material having the same shape as that of the wafer is attached to the wafer on which the plurality of solid-state imaging devices 100 are formed via an assembly of adhesive members 105 made of a resin layer.
  • the transparent base material is an aggregate of transparent substrates 106 made of, for example, optical glass.
  • Step 2 Through holes that penetrate the semiconductor substrate 101 from the back surface side to the plurality of electrode portions 104b are formed using dry etching, wet etching, or the like. After that, by burying a conductive material in the through hole, the through electrode 107 connected to the plurality of electrode portions 104b from which the light reception signal is extracted is formed.
  • Step 3 a metal wiring 108 that is electrically connected to the through electrode 107 is formed on the back surface of the solid-state imaging device 100 by electrolytic plating.
  • an insulating resin layer 109 is formed on the back surface of the solid-state imaging device 100 so as to cover the metal wiring 108.
  • a photosensitive resin is used as the insulating resin layer 109, and an aggregate of the insulating resin layers 109 is formed by spin coating or dry film bonding.
  • Step 5 Subsequently, the insulating resin layer 109 is selectively removed by using a photolithography technique (exposure and development) to form an opening exposing a part of the metal wiring 108.
  • a photolithography technique exposure and development
  • an external electrode 111 made of, for example, a solder material that is electrically connected to the metal wiring 108 is formed in the opening by a solder ball mounting method using a flux or a solder paste printing method.
  • Step 7 Finally, using a cutting tool such as a dicing saw, for example, a wafer on which a plurality of solid-state imaging devices 100 are formed, an assembly of adhesive members 105, a transparent base material, and an insulating resin layer 109 By cutting the assembly together, it is separated into the solid-state imaging device 100A shown in FIG.
  • a cutting tool such as a dicing saw, for example, a wafer on which a plurality of solid-state imaging devices 100 are formed, an assembly of adhesive members 105, a transparent base material, and an insulating resin layer 109
  • the electrode unit 104b connected to the peripheral circuit region 104a has a plurality of electrodes formed in different layers
  • a through electrode is provided for each electrode formed in the different layers.
  • connection diameter (area) between the through electrode and the electrode portion is increased.
  • an object of the present invention is to prevent the above-described conventional problems from occurring by stably forming through electrodes in a plurality of different layer electrode portions and wiring layers. That is, an object of the present invention is to provide a semiconductor device in which the formation of through electrodes on a plurality of electrode portions and wiring layers of different layers is stabilized. It is also included in the object of the present invention to provide an electronic device having such a semiconductor device.
  • a semiconductor device is a semiconductor device including a semiconductor substrate having a metal wiring on a lower surface and a plurality of wiring layers formed above the semiconductor substrate,
  • the plurality of wiring layers include a first wiring layer and a second wiring layer formed above the first wiring layer, and the semiconductor device further includes the first wiring layer and the metal wiring.
  • a first through electrode that electrically connects the second wiring layer and the metal wiring
  • a second through electrode that electrically connects the second wiring layer and the metal wiring.
  • At least one adjustment layer, and the at least one adjustment layer includes a first adjustment layer formed in a region excluding a region corresponding to the second through electrode.
  • the difference in thickness between the first through electrode and the second through electrode connected to different wiring layers can be reduced as compared with the case where there is no first adjustment layer.
  • the difference in the formation time of the through holes to the first wiring layer and the second wiring layer can be reduced.
  • connection diameter between the first wiring layer and the first through electrode and the connection diameter between the second wiring layer and the second through electrode are reduced.
  • breakage and penetration due to excessive etching of the first wiring layer are prevented.
  • both the formation of the first through electrode for the first wiring layer and the formation of the second through electrode for the second wiring layer formed above the first wiring layer can be performed stably.
  • the semiconductor device further includes a plurality of insulating layers, the plurality of insulating layers correspond to the plurality of wiring layers in a one-to-one correspondence, and are formed immediately below the corresponding wiring layers, and the at least one adjustment layer includes: It may be formed below a plurality of insulating layers.
  • the material of the at least one adjustment layer may be the same as the material of the plurality of insulating layers.
  • the semiconductor device according to the present invention has the time required per unit thickness of the first adjustment layer and each insulating layer in the etching process for forming the first through electrode and the second through electrode. Will be equal.
  • the processing time for forming the first through electrode and the processing for forming the second through electrode in the manufacturing process of the semiconductor device It is possible to make the time substantially the same. Accordingly, it is possible to stably form the first through electrode and the second through electrode without controlling the processing time for forming the first through electrode and the second through electrode, respectively. Become.
  • the number of the plurality of insulating layers may be equal to the number of the plurality of wiring layers.
  • the number of the at least one adjustment layer may be one less than the number of the plurality of wiring layers.
  • the first through electrode and the second through electrode can be stably formed regardless of the number of wiring layers.
  • the first adjustment layer may not be in contact with the second through electrode.
  • the second through electrode can be connected to the second wiring layer over the entire upper surface. Accordingly, it is possible to reduce a problem that the second through electrode and the second wiring layer are not conductive.
  • the connection between the first through electrode and the first wiring layer is performed. Since the area and the connection area between the second through electrode and the second wiring layer are substantially equal, variation in each connection area can be easily reduced.
  • the number of layers through which each of the first through electrode and the second through electrode penetrates may be equal.
  • the distance from the upper surface of the semiconductor substrate to the upper surface of the first through electrode and the distance from the upper surface of the semiconductor substrate to the upper surface of the second through electrode may be substantially equal.
  • the first through electrode and the second through electrode can be formed more stably.
  • the plurality of wiring layers further include a third wiring layer formed between the first wiring layer and the second wiring layer, and the semiconductor device further includes the third wiring layer.
  • a third through electrode that electrically connects the wiring layer and the metal wiring; and the at least one adjustment layer further excludes a region corresponding to the second through electrode and the third through electrode A second adjustment layer formed in the region may be included.
  • the through electrodes formed for each wiring layer can be stably formed.
  • the at least one adjustment layer may be silicon oxide or silicon nitride.
  • the semiconductor device further includes a first protective film formed on the lower surface of the semiconductor substrate so as to cover the metal wiring, and the first protective film is in a region overlapping the metal wiring. A through hole penetrating from the upper surface to the lower surface may be formed.
  • the semiconductor device further includes an external electrode formed on the inside of the through hole and on the first protective film so as to close the through hole, and the external electrode includes the metal wiring and the first electrode. It may be electrically connected to the first wiring layer through a through electrode of the metal, or may be electrically connected to the second wiring layer through the metal wiring and the second through electrode. May be.
  • the semiconductor device can be flip-chip mounted on another substrate.
  • a second protective film formed so as to cover the uppermost wiring layer among the plurality of wiring layers may be provided above the semiconductor substrate.
  • a transparent substrate formed via an adhesive layer may be provided on the second protective film.
  • the semiconductor device can be used as an optical device. Furthermore, the external environmental resistance is further improved.
  • an electronic apparatus includes the above-described semiconductor device.
  • the semiconductor device according to the present invention can stably form through electrodes in a plurality of different layers of electrode portions and wiring layers.
  • FIG. 1 is a sectional view showing the structure of a semiconductor device according to the first embodiment of the present invention.
  • FIG. 2 is an enlarged cross-sectional view showing the structure of the main part of the semiconductor device.
  • FIG. 3 is an enlarged cross-sectional view showing the structure of the main part of the semiconductor device according to the second embodiment of the present invention.
  • FIG. 4 is an enlarged sectional view showing the structure of the main part of the semiconductor device according to the third embodiment of the present invention.
  • FIG. 5 is a cross-sectional view showing the structure of a conventional solid-state imaging device.
  • the semiconductor device is a semiconductor device including a semiconductor substrate having a metal wiring on a lower surface, and a plurality of wiring layers formed above the semiconductor substrate, wherein the plurality of wiring layers include:
  • the semiconductor device further includes a first wiring layer and a second wiring layer formed above the first wiring layer, wherein the semiconductor device further electrically connects the first wiring layer and the metal wiring.
  • An adjustment layer, and the at least one adjustment layer includes a first adjustment layer formed in a region excluding a region corresponding to the second through electrode.
  • FIGS. 1 is a cross-sectional view showing the structure of the semiconductor device according to the present embodiment
  • FIG. 2 is a cross-sectional view showing an enlarged structure of the main part of the semiconductor device according to the present embodiment.
  • the semiconductor device 10 includes a semiconductor substrate 11, a first insulating film 12a, a second insulating film 12b, a first wiring layer 13a, and a second wiring layer. 13b, layer difference adjusting film 14a, circuit protective film 16, first through electrode 17a, second through electrode 17b, external protective film 19, external electrode 20, adhesive layer 21, and transparent substrate 22 Is provided.
  • the semiconductor substrate 11 is, for example, a silicon substrate, on which a transistor, a photodiode, and the like are formed.
  • the semiconductor substrate 11 has a metal wiring 18 on the back surface (the lower surface in the drawing).
  • the metal wiring 18 is formed by plating the back surface of the semiconductor substrate 11 with, for example, a metal material mainly composed of Cu or Cu.
  • the thickness of the metal wiring 18 is desirably 5 ⁇ m to 20 ⁇ m.
  • the first insulating film 12a and the second insulating film 12b are films formed above the semiconductor substrate 11 and having an insulating property mainly composed of an inorganic material such as SiO 2 or SiN.
  • the first insulating film 12a is formed on the layer difference adjusting film 14a, and the second insulating film 12b is formed on the first insulating film 12a so as to cover the first wiring layer 13a.
  • the first wiring layer 13a and the second wiring layer 13b are, for example, aluminum metal wiring.
  • the first wiring layer 13a is formed on the first insulating film 12a
  • the second wiring layer 13b is formed on the second insulating film 12b. Is formed.
  • the first insulating film 12a and the second insulating film 12b have a one-to-one correspondence with the first wiring layer 13a and the second wiring layer 13b, and the corresponding wiring layers (the first wiring layer 13a and the second wiring layer). 13b).
  • the layer difference adjusting film 14a is a first adjusting layer, which is formed on the semiconductor substrate 11 and formed in a region excluding a region corresponding to the second through electrode 17b. Specifically, in the layer difference adjusting film 14a, an opening 15 larger than the size (diameter) of the second through electrode 17b is formed in the formation region of the second through electrode 17b. In other words, the layer difference adjusting film 14a is not in contact with the second through electrode 17b. Thereby, the difference between the first wiring layer 13a and the second wiring layer 13b can be reduced.
  • the difference in level is a difference in the thickness direction of the semiconductor substrate 11 between the lower surfaces of the respective wiring layers (the first wiring layer 13a and the second wiring layer 13b).
  • the layer difference adjusting film 14a may be the same as the material of the first insulating film 12a or the second insulating film 12b, or an inorganic material such as SiO 2 or SiN may be used.
  • the circuit protective film 16 is a second protective film, and is formed above the semiconductor substrate 11 so as to cover the second wiring layer 13b which is the uppermost wiring.
  • the circuit protection film 16 is formed on the second insulating film 12b so as to cover the second wiring layer 13b. Thereby, deterioration of the second wiring layer 13b due to the external environment can be prevented.
  • the circuit protective film 16 is generally called passivation and is made of an inorganic material such as SiN.
  • the first through electrode 17a penetrates the semiconductor substrate 11, the layer difference adjusting film 14a, and the first insulating film 12a in the thickness direction and reaches the back surface of the first wiring layer 13a, and the first wiring layer 13a and the metal wiring 18 And electrically connect.
  • the second through electrode 17b penetrates the semiconductor substrate 11, the first insulating film 12a and the second insulating film 12b in the thickness direction and reaches the back surface of the second wiring layer 13b. And electrically connect.
  • first through electrode 17a and the second through electrode 17b are formed on the side walls of the through holes formed in advance in the semiconductor substrate 11 in order to form the first through electrode 17a and the second through electrode 17b (that is, the semiconductor substrate 11 and the second through electrode 17b).
  • the first through electrode 17a and the second through electrode 17b are formed on the side walls of the through holes formed in advance in the semiconductor substrate 11 in order to form the first through electrode 17a and the second through electrode 17b (that is, the semiconductor substrate 11 and the second through electrode 17b).
  • the depth of the through hole is typically 10 ⁇ m to 300 ⁇ m.
  • the first through electrode 17a and the second through electrode 17b may be formed so as to fill the through hole, or may be formed in a film shape that crawls the inner wall of the through hole with a substantially constant thickness.
  • the external protective film 19 is a first protective film and is formed on the lower surface of the semiconductor substrate 11 so as to cover the metal wiring 18, and is made of an inorganic material such as SiN, for example, like the circuit protective film 16. .
  • the external protective film 19 has a through hole for forming the external electrode 20 in a part on the metal wiring 18.
  • the external electrode 20 is formed so as to fill a through hole formed in the external protective film 19 and is electrically connected to the metal wiring 18.
  • the external electrode 20 is, for example, a lead-free solder material having a Sn—Ag—Cu composition.
  • the semiconductor device 10 can be flip-chip mounted on another substrate.
  • the adhesive layer 21 is, for example, a thermosetting resin that is applied to adhere the transparent substrate 22.
  • the adhesive layer 21 may be formed so as to cover the surfaces of the semiconductor substrate 11 and the circuit protection film 16 as in the semiconductor device 10 shown in FIG. It may have a cavity structure.
  • the transparent substrate 22 is bonded to the circuit protective film 16 with an adhesive layer 21.
  • the transparent substrate 22 is made of optical glass, support glass, or the like.
  • the transparent substrate 22 is particularly effective when the semiconductor device 10 of the present embodiment is mainly applied to an optical device and when it is applied as a reinforcing plate for the purpose of reinforcing the strength of the semiconductor substrate 11. It is not an essential component of the structure and may be omitted depending on the application.
  • the structures and materials of the adhesive layer 21 and the transparent substrate 22 are appropriately selected according to the purpose of improving the electrical characteristics of the semiconductor substrate 11 or reinforcing the strength of the semiconductor substrate 11.
  • the semiconductor device 10 is a semiconductor device including the semiconductor substrate 11 having the metal wiring 18 on the lower surface and the plurality of wiring layers formed above the semiconductor substrate 11.
  • the wiring layer includes a first wiring layer 13a and a second wiring layer 13b formed above the first wiring layer 13a.
  • the semiconductor device 10 further connects the first wiring layer 13a and the metal wiring 18 electrically.
  • at least one layer difference adjusting film includes a layer difference adjusting film 14a formed in a region excluding a region corresponding to the second through electrode 17b.
  • the difference between the thickness of the first through electrode 17a and the thickness of the second through electrode 17b can be reduced as compared with the case where the layer difference adjusting film 14a is not provided.
  • the difference in the formation time of the through holes to the first wiring layer 13a and the second wiring layer 13b can be reduced.
  • connection diameter between the first wiring layer 13a and the first through electrode 17a and the connection diameter between the second wiring layer 13b and the second through electrode 17b is reduced.
  • other layers near the connection portion between each wiring layer (first wiring layer 13a and second wiring layer 13b) and each through electrode (first through electrode 17a and second through electrode 17b), specifically, the first It is possible to reduce the depression of the first insulating film 12a and the second insulating film 12b. Further, the breakage and penetration due to excessive etching of the first wiring layer 13a are prevented.
  • both the formation of the first through electrode 17a with respect to the first wiring layer 13a and the formation of the second through electrode 17b with respect to the second wiring layer 13b formed above the first wiring layer 13a can be performed stably.
  • the layer difference adjusting film 14a has an opening 15 larger than the size (diameter) of the second through electrode 17b in the formation region of the second through electrode 17b, and is not in contact with the second through electrode 17b.
  • the second through electrode 17b can be connected to the second wiring layer 13b over the entire upper surface. Accordingly, it is possible to reduce a problem that the second through electrode 17b and the second wiring layer 13b are not conductive.
  • the semiconductor device 10 when the semiconductor device 10 is manufactured such that the diameter of the first through electrode 17a and the diameter of the second through electrode 17b are substantially equal on the lower surface of the semiconductor substrate 11, the first through electrode 17a Since the connection area with the first wiring layer 13a and the connection area between the second through electrode 17b and the second wiring layer 13b are substantially equal, the variation in each connection area can be easily reduced.
  • the metal wiring Electrical signals can be exchanged inside and outside the semiconductor device 10 via the 18 and the external electrode 20.
  • the metal wiring Electrical signals can be exchanged inside and outside the semiconductor device 10 via the 18 and the external electrode 20.
  • the semiconductor substrate 11 is electrically insulated from the first through electrode 17a, the second through electrode 17b, and the metal wiring 18 by an insulating film such as SiO2 (not shown).
  • the distance from the upper surface of the semiconductor substrate 11 to the upper surface of the first through electrode 17a may be substantially equal to the distance from the upper surface of the semiconductor substrate 11 to the upper surface of the second through electrode 17b.
  • the difference in level between the first wiring layer 13a and the second wiring layer 13b is substantially zero, so that the first through electrode 17a and the second through electrode 17b can be formed more stably.
  • the processing time for forming the first through electrode 17a and the second through electrode 17b are formed. Can be made the same processing time. Specifically, in the etching process for forming the first through electrode 17a and the second through electrode 17b, the time required per unit thickness of the layer difference adjusting film 14a and the second insulating film 12b becomes equal. As a result, when the thicknesses of the layer difference adjusting film 14a and the second insulating film 12b are equal, in the manufacturing process of the semiconductor device 10, the processing time for forming the first through electrode 17a and the second through electrode 17b are formed. Therefore, it is possible to make the processing time for the same substantially the same. Therefore, the first through electrode 17a and the second through electrode 17b can be formed more stably without controlling the processing time for forming the first through electrode 17a and the second through electrode 17b, respectively.
  • the first through electrode 17a when the first through electrode 17a is formed toward the first wiring layer 13a, the first through electrode 17a penetrates the two films of the layer difference adjusting film 14a and the first insulating film 12a, and the second through electrode When the electrode 17b is formed toward the second wiring layer 13b, it penetrates through the two films of the first insulating film 12a and the second insulating film 12b. For this reason, even when the first through electrode 17a and the second through electrode 17b are formed for the first wiring layer 13a and the second wiring layer 13b which are different wiring layers, the first wiring layer 13a has the first wiring layer 13a. It is possible to make the processing time until the through electrode 17a arrives substantially the same as the processing time until the second through electrode 17b reaches the second wiring layer 13b.
  • the layer difference adjusting film 14a and the second insulating film 12b are made of the same material and have the same thickness so that the processing time when the layer difference adjusting film 14a and the second insulating film 12b are penetrated is the same. Is desirable. As long as the penetration processing speed is the same, the layer difference adjusting film 14a and the second insulating film 12b may be made of different materials.
  • the layer difference adjusting film 14a is formed below the first insulating film 12a.
  • the layer to be formed is not limited, and the first insulating film 12a and the second insulating film 12b are formed. Needless to say, the same effect can be obtained even if it is formed between the two.
  • the semiconductor device according to the second embodiment is substantially the same as the semiconductor device 10 according to the first embodiment, except that the layer difference adjusting film is formed of a material different from that of the second insulating film 12b.
  • the structure of the semiconductor device according to the second embodiment of the present invention will be described below with reference to FIG.
  • FIG. 3 is a cross-sectional view showing a part of the configuration of the semiconductor device according to the present embodiment.
  • the semiconductor device according to the second embodiment shown in FIG. 3 includes a layer difference adjusting film 14b instead of the layer difference adjusting film 14a, as compared with the first embodiment shown in FIG.
  • the thickness of 14b is thinner than the thickness of the layer difference adjusting film 14a.
  • the layer difference adjusting film 14b is formed of a material different from that of the second insulating film 12b, and the layer difference adjusting film 14b and the second insulating film 12b have the same penetration processing speed.
  • the thickness is set to 14b. As a result, the same effect as that of the first embodiment can be obtained.
  • a plurality of wiring layers are further formed between the first wiring layer and the second wiring layer.
  • the semiconductor device further includes a third through electrode that electrically connects the third wiring layer and the metal wiring, and the at least one adjustment layer further includes the third wiring layer. 2 in that it includes a second adjustment layer formed in a region excluding a region corresponding to the second through electrode and the third through electrode.
  • FIG. 4 is a cross-sectional view showing a part of the configuration of the semiconductor device according to the present embodiment.
  • the semiconductor device according to the third embodiment shown in FIG. 4 further includes a third insulating film 12c, a third wiring layer 13c, and a layer difference adjusting film 14c. And a third through electrode 17c.
  • the third insulating film 12c is formed on the first insulating film 12a so as to cover the first wiring layer 13a, and the third wiring layer 13c is formed on the third insulating film 12c.
  • a third through electrode 17 c is formed so as to electrically connect the third wiring layer 13 c and the metal wiring 18.
  • the layer difference adjusting film 14c is a second adjusting layer, and is formed between the semiconductor substrate 11 and the layer difference adjusting film 14a.
  • the layer difference adjusting film 14c is formed in a region excluding regions corresponding to the second through electrode 17b and the third through electrode 17c. Thereby, the step difference between the third wiring layer 13c and each of the first wiring layer 13a and the second wiring layer 13b can be reduced.
  • the first through electrode 17a penetrates the semiconductor substrate 11, the layer difference adjusting film 14a, the layer difference adjusting film 14c, and the first insulating film 12a in the thickness direction and reaches the back surface of the first wiring layer 13a. It is electrically connected to one wiring layer 13a.
  • the second through electrode 17b penetrates the semiconductor substrate 11, the layer difference adjusting film 14a, the first insulating film 12a, the third insulating film 12c, and the second insulating film 12b in the thickness direction. It reaches the back surface of the two wiring layers 13b and is electrically connected to the second wiring layer 13b.
  • the third through electrode 17c penetrates the semiconductor substrate 11, the layer difference adjusting film 14a, the first insulating film 12a, the second insulating film 12b, and the third insulating film 12c in the thickness direction, and passes through the third through electrode 17c. It reaches the back surface of the wiring layer 13c and is electrically connected to the third wiring layer 13c.
  • the layer difference adjusting film 14c has an opening 15 ′ larger than the size (diameter) of the second through electrode 17b and is in contact with the third through electrode 17c. Absent.
  • openings 15 and 15 ′ larger than the size (diameter) of the second through electrode 17b are formed in both the layer difference adjusting film 14a and the layer difference adjusting film 14c. It is not in contact with the second through electrode 17b.
  • the first through electrode 17a when the first through electrode 17a is formed toward the first wiring layer 13a, it penetrates the three films of the layer difference adjusting film 14a, the layer difference adjusting film 14b, and the first insulating film 12a. Further, when the third through electrode 17c is formed toward the third wiring layer 13c, it penetrates the three films of the layer difference adjusting film 14a, the first insulating film 12a, and the third insulating film 12c, Further, when the second through electrode 17b is formed toward the second wiring layer 13b, it penetrates through the three films of the first insulating film 12a, the third insulating film 12c, and the second insulating film 12b.
  • each penetration electrode (the 1st penetration electrode 17a, the 2nd penetration electrode 17b, the 3rd) Even when the through electrode 17c) is formed, a processing time until the first through electrode 17a reaches the first wiring layer 13a, a processing time until the second through electrode 17b reaches the second wiring layer 13b, and It is possible to make the processing time until the third through electrode 17c reaches the third wiring layer 13c substantially the same.
  • the materials and thicknesses of the layer difference adjusting film 14a and the layer difference adjusting film 14b are set so that the processing time at the time of penetration processing is the same. Should be set.
  • the layer difference adjusting film 14a and the layer difference adjusting film 14b do not necessarily have the same material and the same thickness, and may be optimized for adjusting the processing time when the through processing is performed.
  • the semiconductor device of the present embodiment is formed for each wiring layer even when the wiring layers are three layers (first wiring layer 13a, second wiring layer 13b, and third wiring layer 13c).
  • Each through electrode (the first through electrode 17a, the second through electrode 17b, and the third through electrode 17c) can be stably formed.
  • the semiconductor device according to the first to third embodiments described above is used in an electronic device including the semiconductor device, for example, an optical device (a variety of semiconductor devices and modules such as a solid-state imaging device, a photodiode, and a laser module).
  • an optical device a variety of semiconductor devices and modules such as a solid-state imaging device, a photodiode, and a laser module.
  • the metal wiring 18, the external protective film 19, and the external electrode 20 may be appropriately selected and formed according to the structural specifications required when mounted on the wiring board of the electronic device.
  • the semiconductor device according to the first and second embodiments includes two wiring layers, two insulating films, and one layer difference adjusting film.
  • Such a semiconductor device has three wiring layers, three insulating films, and two layer difference adjusting films.
  • the number of wiring layers, insulating films, and layer difference adjusting films included in the semiconductor device according to the present invention is not limited thereto.
  • the semiconductor device according to the present invention may include a plurality of wiring layers of four or more layers, a plurality of layer difference adjusting films of four or more layers, and a plurality of insulating films of three or more layers. .
  • the plurality of insulating layers have a one-to-one correspondence with the plurality of wiring layers, are formed immediately below the corresponding wiring layers, and the plurality of adjustment layers are formed below the plurality of insulating layers. desirable. Further, it is desirable that the number of insulating layers and the number of wiring layers are equal. The number of adjustment layers is preferably one less than the number of wiring layers.
  • the semiconductor device of the present invention is particularly suitable for optical devices (various semiconductor devices and modules such as solid-state imaging devices, photodiodes, and laser modules), and other LSIs, memories, and vertical devices (diodes, It is also suitable for all semiconductor devices such as transistors and interposers.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　本発明の半導体装置は、下面に金属配線（１８）を有する半導体基板（１１）と、前記半導体基板（１１）の上方に形成された複数の配線層とを備える半導体装置であって、前記複数の配線層は、第一配線層（１３ａ）と、前記第一配線層（１３ａ）の上方に形成された第二配線層（１３ｂ）とを含み、前記半導体装置はさらに、前記第一配線層（１３ａ）と前記金属配線（１８）とを電気的に接続する第一貫通電極（１７ａ）と、前記第二配線層（１３ｂ）と前記金属配線（１８）とを電気的に接続する第二貫通電極（１７ｂ）と、前記半導体基板（１１）と前記複数の配線層との間に形成された少なくとも１つの層差調整膜とを備え、前記少なくとも１つの層差調整膜は、前記第二貫通電極（１７ｂ）に対応する領域を除く領域に形成されている層差調整膜（１４ａ）を含む。

Description

半導体装置及びそれを有する電子機器
　本発明は、半導体装置に関するものである。
　近年の電子機器では、電子機器の小型化、薄型化、軽量化および高密度実装化を実現するため、ウェハ状態での組立加工プロセスであるウェハレベルＣＳＰ（チップサイズパッケージ）技術を用いた半導体装置が多く用いられてきている。
　このような半導体装置の適用例として、例えば、光学デバイスの中で代表的な固体撮像装置がある。固体撮像装置は、デジタルスチルカメラや携帯電話用カメラ、デジタルビデオカメラ等のデジタル映像機器の受光センサーとして用いられている。近年の映像機器の小型化、薄型化、軽量化および高密度実装化を実現するために、この固体撮像装置には、ダイボンディングとワイヤーボンディングとによって装置内外の電気的接続を確保するセラミックタイプやプラスチックタイプのパッケージではなく、個片化前のウェハに対する組立加工において、貫通電極と再配線を形成することによって装置内外の電気的接続を確保するウェハレベルＣＳＰ技術が採用されてきている（例えば、特許文献１および特許文献２を参照）。
　図５は、従来のウェハレベルＣＳＰ構造を有する固体撮像装置の構成を示す断面図である。
　図５に示すように、従来の固体撮像装置１００Ａは、半導体基板１０１に形成され、半導体基板１０１の受光側表面である主面に複数のマイクロレンズ１０３が設けられ、受光した光に応じた受光信号を生成する撮像領域１０２と、前記主面における撮像領域１０２の外周領域に形成され、撮像領域１０２で生成された受光信号を処理する周辺回路領域１０４ａと、周辺回路領域１０４ａと電気的に接続され、周辺回路領域１０４ａで処理された受光信号を取り出す複数の電極部１０４ｂとを含む固体撮像素子１００を備えている。
　また、半導体基板１０１の主面側には、樹脂よりなる接着部材１０５を介して、例えば光学ガラス等よりなる透明基板１０６が形成されている。さらに、半導体基板１０１の内部には、半導体基板１０１を厚さ方向に貫通する貫通電極１０７が設けられている。
　半導体基板１０１の主面と対向する裏面には、貫通電極１０７を介して、周辺回路領域１０４ａの複数の電極部１０４ｂと電気的に接続する金属配線１０８が形成されている。さらに、半導体基板１０１の裏面には、金属配線１０８の一部を覆うと共に他の一部を露出する貫通孔を有する絶縁樹脂層１０９が形成されている。この貫通孔には、例えば半田材料よりなる外部電極１１１が形成されている。
　なお、固体撮像素子１００は、図示していない絶縁層によって、貫通電極１０７および金属配線１０８と電気的に絶縁されている。
　以上説明したように、従来の固体撮像装置１００Ａでは、複数の電極部１０４ｂが、貫通電極１０７を介して金属配線１０８と電気的に接続されており、さらに、金属配線１０８を介して外部電極１１１と電気的に接続されていることにより、外部電極１１１から受光信号の取り出しが可能となる。
　上記従来の固体撮像装置１００Ａは、例えば次のような工程により製造される。
　（工程１）まず、上述の構造を有する固体撮像素子１００を複数個、公知の方法でウェハに形成する。複数の固体撮像素子１００が形成されたウェハに、樹脂層よりなる接着部材１０５の集合体を介して、ウェハと同形状の透明母材を貼付ける。なお、透明母材は、例えば光学ガラス等よりなる透明基板１０６の集合体である。
　（工程２）次に、ドライエッチングやウェットエッチング等を用いて、裏面側から半導体基板１０１を貫通して複数の電極部１０４ｂまで達する貫通孔を形成する。その後、該貫通孔に導電材料を埋め込むことで、受光信号の取り出しを行う複数の電極部１０４ｂと接続する貫通電極１０７を形成する。
　（工程３）次に、電解めっき法により、固体撮像素子１００の裏面上に、貫通電極１０７と電気的に接続する金属配線１０８を形成する。
　（工程４）次に、固体撮像素子１００の裏面上に、金属配線１０８を覆うように絶縁樹脂層１０９を形成する。一般的には、絶縁樹脂層１０９として感光性樹脂を用い、スピンコート又はドライフィルム貼付けによって絶縁樹脂層１０９の集合体を形成する。
　（工程５）続いて、フォトリソグラフィ技術（露光および現像）を用いて、絶縁樹脂層１０９を選択的に除去することにより、金属配線１０８の一部を露出する開口部を形成する。
　（工程６）続いて、開口部に、フラックスを用いた半田ボール搭載法又は半田ペースト印刷法により、金属配線１０８と電気的に接続する例えば半田材料よりなる外部電極１１１を形成する。
　（工程７）最後に、例えばダイシングソー等の切削工具を用いて、複数の固体撮像素子１００が形成されているウェハと、接着部材１０５の集合体と、透明母材と、絶縁樹脂層１０９の集合体とを一括して切断することにより、図５に示す固体撮像装置１００Ａへ個片化する。
特開２００４－２０７４６１号公報 特開２００７－１２３９０９号公報
　しかしながら上記従来の固体撮像装置１００Ａでは、周辺回路領域１０４ａと接続された電極部１０４ｂが異なる層に形成された複数の電極を有する場合、異なる層に形成されている各電極に対して貫通電極を形成する。つまり、異なる層に形成されている電極間の段差や、電極の直下に形成された絶縁膜の層数や厚みの差によって、貫通電極を形成する際の各層の電極までの到達時間が電極形成されている層により異なる。これにより、以下の課題がある。
　（i）貫通電極と電極部との接続径（面積）ばらつきが大きくなる。
　（ii）貫通電極と電極部との接続部付近において、貫通電極全体のテーパ角度とは逆テーパとなる半導体基板や絶縁膜のえぐれが発生する。
　（iii）最下層の電極部（一番最初に貫通電極が接する電極部）を過剰に貫通加工してしまう。
　上記のうち、（i）及び（ii）は貫通電極の電気導通不具合発生または信頼性低下へとつながり、（iii）は電極部の過剰エッチングによる電極部の破れ・貫通や、電極部との反応生成物の発生によるリーク不良・オープン不良発生へとつながる。
　この対策として、貫通電極と接続する電極の層を全て統一するという方法もあるが、これでは電極の配置、配線形成の自由度の低下及び製造工程の増加となる。また、過剰な貫通加工の防止膜（エッチストップ膜）を電極の直下に形成するという方法もあるが、これでは上述（ii）の課題を解決することができず、いずれも対策としては不十分である。
　そこで本発明は、複数の異なる層の電極部や配線層への貫通電極形成を安定的に行うことによって、上記従来の課題発生を防止することを目的とする。つまり、複数の異なる層の電極部や配線層への貫通電極の形成が安定的にされている半導体装置を提供することを目的とする。また、そのような半導体装置を有する電子機器を提供することも本発明の目的に含まれる。
　前記の目的を達成するために、本発明に係る半導体装置は、下面に金属配線を有する半導体基板と、前記半導体基板の上方に形成された複数の配線層とを備える半導体装置であって、前記複数の配線層は、第１の配線層と、前記第１の配線層の上方に形成された第２の配線層とを含み、前記半導体装置はさらに、前記第１の配線層と前記金属配線とを電気的に接続する第１の貫通電極と、前記第２の配線層と前記金属配線とを電気的に接続する第２の貫通電極と、前記半導体基板と前記複数の配線層との間に形成された少なくとも１つの調整層とを備え、前記少なくとも１つの調整層は、前記第２の貫通電極に対応する領域を除く領域に形成されている第１の調整層を含む。
　これにより、互いに異なる配線層に接続される第１の貫通電極と第２の貫通電極との厚みの差分を、第１の調整層がない場合と比較して、減少させることができる。その結果、第１の貫通電極及び第２の貫通電極を形成するためのエッチング工程において、第１の配線層及び第２の配線層それぞれまでの貫通孔の形成時間の差を減少させることができる。
　よって第１の配線層と第１の貫通電極との接続径と、第２の配線層と第２の貫通電極との接続径とのばらつきが減少する。また、各配線層と各貫通電極との接続部付近の他の層がえぐられて陥没することを低減する。また、第１の配線層の過剰エッチングによる破れ及び貫通を防止する。
　つまり、第１の配線層に対する第１の貫通電極の形成と、第１の配線層の上方に形成された第２の配線層に対する第２の貫通電極の形成とのいずれも安定的に行える。
　また、さらに、複数の絶縁層を備え、前記複数の絶縁層は、前記複数の配線層と１対１に対応し、対応する配線層の直下に形成され、前記少なくとも１つの調整層は、前記複数の絶縁層の下方に形成されていてもよい。
　これにより、少なくとも１つの調整層は、複数の絶縁層により複数の配線層のそれぞれと絶縁されるので、導電性の材料を用いることもできる。
　また、前記少なくとも１つの調整層の材料は、前記複数の絶縁層の材料と同一であってもよい。
　これにより、本発明に係る半導体装置は、第１の貫通電極及び第２の貫通電極を形成するためのエッチング工程において、第１の調整層及び各絶縁層それぞれの単位厚さ当たりに要する時間が等しくなる。その結果、第１の調整層と各絶縁層の厚みが等しい場合、半導体装置の製造工程において、第１の貫通電極を形成するための加工時間と、第２の貫通電極を形成するための加工時間とを実質同じにすることが可能となる。よって、第１の貫通電極及び第２の貫通電極を形成するための加工時間をそれぞれ制御することなしに、第１の貫通電極及び第２の貫通電極の形成を安定的に行うことが可能となる。
　また、前記複数の絶縁層の層数と前記複数の配線層の層数とは等しくてもよい。
　また、前記少なくとも１つの調整層の層数は、前記複数の配線層の層数よりも１つ少なくてもよい。
　これにより、配線層の層数に関わらず、第１の貫通電極及び第２の貫通電極の形成を安定的に行うことができる。
　また、前記第１の調整層は、前記第２の貫通電極と接していなくてもよい。
　これにより、第２の貫通電極は、上面全体で第２の配線層と接続できる。よって、第２の貫通電極と第２の配線層とが非導通となる不具合を低減できる。
　また、半導体基板の下面において、第１の貫通電極の径と第２の貫通電極の径とが実質的に等しくなるように製造した場合、第１の貫通電極と第１の配線層との接続面積と、第２の貫通電極と第２の配線層との接続面積とも、実質的に等しくなるので、各接続面積のばらつきを容易に低減できる。
　また、前記第１の貫通電極及び前記第２の貫通電極それぞれが貫通している層数は等しくてもよい。
　また、前記半導体基板の上面から前記第１の貫通電極の上面までの距離と、前記半導体基板の上面から前記第２の貫通電極の上面までの距離とは、実質的に等しくてもよい。
　これにより、第１の配線層と第２の配線層との階差が実質０になるので、より一層第１の貫通電極及び第２の貫通電極それぞれの形成を安定的に行える。
　また、前記複数の配線層は、さらに、前記第１の配線層と前記第２の配線層との間に形成された第３の配線層を含み、前記半導体装置は、さらに、前記第３の配線層と前記金属配線とを電気的に接続する第３の貫通電極を備え、前記少なくとも１つの調整層は、さらに、前記第２の貫通電極および前記第３の貫通電極に対応する領域を除く領域に形成されている第２の調整層を含んでもよい。
　これにより、配線層が３層の場合にも、各配線層に対して形成された貫通電極の形成を安定的に行える。
　また、前記少なくとも１つの調整層は、酸化シリコンもしくは窒化シリコンであってもよい。
　また、前記半導体装置は、さらに、前記半導体基板の下面に、前記金属配線を覆うように形成された第１の保護膜を備え、前記第１の保護膜は、前記金属配線と重なる領域において、上面から下面へ貫通する貫通孔が形成されていてもよい。
　これにより、外部環境による金属配線の劣化を防止できる。
　また、前記半導体装置は、さらに、前記貫通孔を塞ぐように前記貫通孔の内部及び前記第１の保護膜上に形成された外部電極を備え、前記外部電極は、前記金属配線及び前記第１の貫通電極を介し前記第１の配線層と電気的に接続されていてもよいし、または、前記金属配線及び前記第２の貫通電極を介し前記第２の配線層と電気的に接続されていてもよい。
　これにより、半導体装置を他の基板上に、フリップチップ実装することが可能となる。
　また、さらに、前記半導体基板の上方に、前記複数の配線層のうち最上層の配線層を覆うように形成された第２の保護膜を備えてもよい。
　これにより、外部環境による最上層の配線層の劣化を防止できる。
　また、さらに、前記第２の保護膜上に、接着層を介して形成された透明基板を備えてもよい。
　これにより、光学基板の下方の各層及び半導体基板は、外部の光を取り込むことができるので、半導体装置を光学デバイスとして用いることができる。また、より一層、耐外部環境性が向上する。
　また、本発明に係る電子機器は、上述の半導体装置を有する。
　以上のように、本発明に係る半導体装置は、複数の異なる層の電極部や配線層への貫通電極形成を安定的に行うことができる。
図１は、本発明の第１の実施形態にかかる半導体装置の構造を示す断面図である。 図２は、半導体装置の主要部の構造を示す拡大断面図である。 図３は、本発明の第２の実施形態にかかる半導体装置の主要部の構造を示す拡大断面図である。 図４は、本発明の第３の実施形態にかかる半導体装置の主要部の構造を示す拡大断面図である。 図５は、従来の固体撮像装置の構造を示す断面図である。
　（第１の実施形態）
　第１の実施形態の半導体装置は、下面に金属配線を有する半導体基板と、前記半導体基板の上方に形成された複数の配線層とを備える半導体装置であって、前記複数の配線層は、第１の配線層と、前記第１の配線層の上方に形成された第２の配線層とを含み、前記半導体装置はさらに、前記第１の配線層と前記金属配線とを電気的に接続する第１の貫通電極と、前記第２の配線層と前記金属配線とを電気的に接続する第２の貫通電極と、前記半導体基板と前記複数の配線層との間に形成された少なくとも１つの調整層とを備え、前記少なくとも１つの調整層は、前記第２の貫通電極に対応する領域を除く領域に形成されている第１の調整層を含む。
　以下、本発明の第１の実施形態に係る半導体装置の構造について、図１および図２を参照しながら説明する。なお、図１は、本実施形態に係る半導体装置の構造を示す断面図であり、図２は、本実施形態に係る半導体装置の主要部を拡大した構造を示す断面図である。
　本実施形態に係る半導体装置１０は、図１および図２に示すように、半導体基板１１と、第一絶縁膜１２ａと、第二絶縁膜１２ｂと、第一配線層１３ａと、第二配線層１３ｂと、層差調整膜１４ａと、回路保護膜１６と、第一貫通電極１７ａと、第二貫通電極１７ｂと、外部保護膜１９と、外部電極２０と、接着層２１と、透明基板２２とを備える。
　半導体基板１１は、例えばシリコン基板であり、トランジスタやフォトダイオード等が形成されている。この半導体基板１１は、裏面（図中、下側の面）上に金属配線１８を有する。
　金属配線１８は、半導体基板１１の裏面を、例えばＣｕまたはＣｕを主体とする金属材料でめっきすることによって形成される。金属配線１８の厚みは、５μｍ～２０μｍが望ましい。
　第一絶縁膜１２ａ及び第二絶縁膜１２ｂは、半導体基板１１の上方に形成された、例えばＳｉＯ２またはＳｉＮ等の無機材料を主材料とする絶縁性を有する膜である。第一絶縁膜１２ａは層差調整膜１４ａ上に形成され、第二絶縁膜１２ｂは第一配線層１３ａを覆うように第一絶縁膜１２ａ上に形成されている。
　第一配線層１３ａ及び第二配線層１３ｂは、例えばアルミの金属配線であり、第一配線層１３ａは第一絶縁膜１２ａ上に形成され、第二配線層１３ｂは第二絶縁膜１２ｂ上に形成されている。言い換えると、第一絶縁膜１２ａ及び第二絶縁膜１２ｂは、第一配線層１３ａ及び第二配線層１３ｂと１対１に対応し、対応する配線層（第一配線層１３ａ及び第二配線層１３ｂ）の直下に形成されている。
　層差調整膜１４ａは、第１の調整層であって、半導体基板１１上に形成され、第二貫通電極１７ｂに対応する領域を除く領域に形成されている。具体的には、層差調整膜１４ａは、第二貫通電極１７ｂの形成領域において、第二貫通電極１７ｂの大きさ（径）よりも大きな開口部１５が形成されている。言い換えると、層差調整膜１４ａは、第二貫通電極１７ｂと接していない。これにより、第一配線層１３ａと第二配線層１３ｂとの階差を低減できる。なお、階差とは、各配線層（第一配線層１３ａ及び第二配線層１３ｂ）の下面の間の、半導体基板１１の厚さ方向の差である。
　また、層差調整膜１４ａは、第一絶縁膜１２ａまたは第二絶縁膜１２ｂの材料と同じとしても良く、ＳｉＯ２またはＳｉＮ等の無機材料を使用しても良い。
　回路保護膜１６は、第２の保護膜であって、半導体基板１１の上方に、最上層の配線である第二配線層１３ｂを覆うように形成されている。言い換えると、回路保護膜１６は、第二配線層１３ｂを覆うように、第二絶縁膜１２ｂ上に形成されている。これにより、外部環境による第二配線層１３ｂの劣化を防止できる。この回路保護膜１６は一般的にパッシベーションと呼ばれ、例えばＳｉＮ等の無機材料から成る。
　第一貫通電極１７ａは、半導体基板１１、層差調整膜１４ａおよび第一絶縁膜１２ａを厚さ方向に貫通して第一配線層１３ａの裏面に到達し、第一配線層１３ａと金属配線１８とを電気的に接続する。
　第二貫通電極１７ｂは、半導体基板１１、第一絶縁膜１２ａおよび第二絶縁膜１２ｂを厚さ方向に貫通して第二配線層１３ｂの裏面に到達し、第二配線層１３ｂと金属配線１８とを電気的に接続する。
　なお、第一貫通電極１７ａおよび第二貫通電極１７ｂは、第一貫通電極１７ａおよび第二貫通電極１７ｂを形成するために半導体基板１１に予め形成された貫通孔の側壁（すなわち、半導体基板１１および第一配線層１３ａおよび第二配線層１３ｂの、貫通孔内へ向かう面）を、例えばＣｕまたはＣｕを主体とする金属材料でめっきするか、または、貫通孔に導電性ペーストを充填することによって形成される。貫通孔の深さは、一般的な例として１０μｍ～３００μｍである。第一貫通電極１７ａおよび第二貫通電極１７ｂは、貫通孔を充填するように形成されてもよく、また、貫通孔の内壁をほぼ一定の厚みで這う膜状に形成されてもよい。
　外部保護膜１９は、第１の保護膜であって、金属配線１８を覆うように、半導体基板１１の下面に形成されており、回路保護膜１６と同様に、例えばＳｉＮ等の無機材料から成る。この外部保護膜１９を設けることにより、外部環境による金属配線１８の劣化を防止できる。また、外部保護膜１９は、金属配線１８上の一部に、外部電極２０形成のための貫通孔が形成されている。
　外部電極２０は、外部保護膜１９に形成された貫通孔を埋めるように形成され、金属配線１８と電気的に接続される。この外部電極２０は、例えば、Ｓｎ－Ａｇ－Ｃｕ組成の鉛フリー半田材料である。このように、外部電極２０を設けることにより、半導体装置１０を他の基板上にフリップチップ実装することが可能となる。
　接着層２１は、透明基板２２を接着するために塗布される、例えば熱硬化性の樹脂である。ここで、接着層２１は、図１に示す半導体装置１０のように、半導体基板１１及び回路保護膜１６の表面上を覆うように形成されてもよいし、透明基板２２との間に中空を有するキャビティ構造であってもよい。
　透明基板２２は、回路保護膜１６上に接着層２１により接着される。例えば、透明基板２２は、光学ガラスやサポートガラス等よりなる。なお、透明基板２２は、主に本実施形態の半導体装置１０を光学デバイスに適用する場合、および、半導体基板１１の強度補強を目的とした補強板として適用する場合に特に有効であるが、最終構造として必須の構成要素ではなく、用途によっては無くてもかまわない。また、接着層２１および透明基板２２の構造および材料は、半導体基板１１の電気特性向上または半導体基板１１の強度補強等の目的に応じて適宜選択される。
　以上のように、本実施形態の半導体装置１０は、下面に金属配線１８を有する半導体基板１１と、半導体基板１１の上方に形成された複数の配線層とを備える半導体装置であって、複数の配線層は、第一配線層１３ａと、第一配線層１３ａの上方に形成された第二配線層１３ｂとを含み、半導体装置１０はさらに、第一配線層１３ａと金属配線１８とを電気的に接続する第一貫通電極１７ａと、第二配線層１３ｂと金属配線１８とを電気的に接続する第二貫通電極１７ｂと、半導体基板１１と複数の配線層との間に形成された少なくとも１つの層差調整膜とを備え、少なくとも１つの層差調整膜は、第二貫通電極１７ｂに対応する領域を除く領域に形成されている層差調整膜１４ａを含む。
　これにより、第一貫通電極１７ａの厚みと、第二貫通電極１７ｂの厚みとの差分を、層差調整膜１４ａがない場合と比較して減少させることができる。その結果、第一貫通電極１７ａ及び第二貫通電極１７ｂを形成するためのエッチング工程において、第一配線層１３ａ及び第二配線層１３ｂそれぞれまでの貫通孔の形成時間の差を減少させることができる。
　よって、第一配線層１３ａと第一貫通電極１７ａとの接続径と、第二配線層１３ｂと第二貫通電極１７ｂとの接続径とのばらつきが減少する。また、各配線層（第一配線層１３ａ及び第二配線層１３ｂ）と各貫通電極（第一貫通電極１７ａ及び第二貫通電極１７ｂ）との接続部付近の他の層、具体的には第一絶縁膜１２ａ及び第二絶縁膜１２ｂがえぐられて陥没することを低減する。また、第一配線層１３ａの過剰エッチングによる破れ及び貫通を防止する。
　つまり、第一配線層１３ａに対する第一貫通電極１７ａの形成と、第一配線層１３ａの上方に形成された第二配線層１３ｂに対する第二貫通電極１７ｂの形成とのいずれも安定的に行える。
　また、層差調整膜１４ａは、第二貫通電極１７ｂの形成領域において、第二貫通電極１７ｂの大きさ（径）よりも大きな開口部１５を有し、第二貫通電極１７ｂと接していない。
　これにより、第二貫通電極１７ｂは、上面全体で第二配線層１３ｂと接続できる。よって、第二貫通電極１７ｂと第二配線層１３ｂとが非導通となる不具合を低減できる。
　また、半導体装置１０の製造時に、半導体基板１１の下面において、第一貫通電極１７ａの径と第二貫通電極１７ｂの径とが実質的に等しくなるように製造した場合、第一貫通電極１７ａと第一配線層１３ａとの接続面積と、第二貫通電極１７ｂと第二配線層１３ｂとの接続面積とも、実質的に等しくなるので、各接続面積のばらつきを容易に低減できる。
　また、第一配線層１３ａと外部電極２０とが、第一貫通電極１７ａおよび金属配線１８を介して電気的に接続されているために、第一配線層１３ａ、第一貫通電極１７ａ、金属配線１８および外部電極２０を介して、半導体装置１０の内外での電気信号のやり取りが可能となる。また、第二配線層１３ｂと外部電極２０とが、第二貫通電極１７ｂおよび金属配線１８を介して電気的に接続されているために、第二配線層１３ｂ、第二貫通電極１７ｂ、金属配線１８および外部電極２０を介して、半導体装置１０の内外での電気信号のやり取りが可能となる。なお、半導体基板１１は、図示していないＳｉＯ２等の絶縁膜によって、第一貫通電極１７ａ、第二貫通電極１７ｂおよび金属配線１８と電気的に絶縁されている。
　なお、半導体基板１１の上面から第一貫通電極１７ａの上面までの距離と、半導体基板１１の上面から第二貫通電極１７ｂの上面までの距離とは、実質的に等しくてもよい。これにより、第一配線層１３ａと第二配線層１３ｂとの階差が実質的に０になるので、より一層、第一貫通電極１７ａ及び第二貫通電極１７ｂそれぞれの形成を安定的に行える。
　また、このとき、層差調整膜１４ａ、第一絶縁膜１２ａ及び第二絶縁膜１２ｂを同一材料とすることで、第一貫通電極１７ａを形成するための加工時間と第二貫通電極１７ｂを形成するための加工時間とを同じにできる。具体的には、第一貫通電極１７ａ及び第二貫通電極１７ｂを形成するためのエッチング工程において、層差調整膜１４ａ及び第二絶縁膜１２ｂの単位厚さ当たりに要する時間が等しくなる。その結果、層差調整膜１４ａと第二絶縁膜１２ｂの厚みが等しい場合、半導体装置１０の製造工程において、第一貫通電極１７ａを形成するための加工時間と、第二貫通電極１７ｂを形成するための加工時間とを実質同じにすることが可能となる。よって、第一貫通電極１７ａ及び第二貫通電極１７ｂを形成するための加工時間をそれぞれ制御することなしに、第一貫通電極１７ａ及び第二貫通電極１７ｂそれぞれの形成をより一層安定的に行える。
　言い換えると、第一貫通電極１７ａが第一配線層１３ａに向かって形成される際には、層差調整膜１４ａおよび第一絶縁膜１２ａの２つの膜を貫通しており、また、第二貫通電極１７ｂが第二配線層１３ｂに向かって形成される際には、第一絶縁膜１２ａおよび第二絶縁膜１２ｂの２つの膜を貫通している。このため、層の異なる配線層である第一配線層１３ａおよび第二配線層１３ｂに対して、第一貫通電極１７ａおよび第二貫通電極１７ｂを形成する場合でも、第一配線層１３ａに第一貫通電極１７ａが到達するまでの加工時間と、第二配線層１３ｂに第二貫通電極１７ｂが到達するまでの加工時間とを実質同じにすることが可能となる。
　つまり、層差調整膜１４ａと第二絶縁膜１２ｂとが貫通加工される際の加工時間が同じとなるように、層差調整膜１４ａと第二絶縁膜１２ｂとを同系材料、かつ、同じ厚みとすることが望ましい。なお、貫通加工速度が同じであれば、層差調整膜１４ａと第二絶縁膜１２ｂとは異なる材料でも良い。
　また、図１および図２では、層差調整膜１４ａを第一絶縁膜１２ａの下層に形成しているが、形成する層は限定されること無く、第一絶縁膜１２ａと第二絶縁膜１２ｂの間に形成しても同様の効果を得ることは言うまでもない。
　（第２の実施形態）
　第２の実施形態に係る半導体装置は、第１の実施形態に係る半導体装置１０とほぼ同じであるが、層差調整膜が第二絶縁膜１２ｂと異なる材料で形成されている点が異なる。以下、図３を用いて本発明の第２の実施形態に係る半導体装置の構造について説明する。
　図３は、本実施形態に係る半導体装置の構成の一部を示す断面図である。
　図３に示す第２の実施形態に係る半導体装置は、図２に示す第１の実施形態と比較して、層差調整膜１４ａの代わりに層差調整膜１４ｂを備え、その層差調整膜１４ｂの厚みは層差調整膜１４ａの厚みと比較して薄くなっている。また、層差調整膜１４ｂは、第二絶縁膜１２ｂとは異なる材料で形成され、かつ、層差調整膜１４ｂと第二絶縁膜１２ｂとの貫通加工速度が同じになるように層差調整膜１４ｂの厚みを設定して形成されている。これにより、結果的には第１の実施形態と同様の効果を得ることができる。
　（第３の実施形態）
　第３の実施形態に係る半導体装置は、第１の実施形態に係る半導体装置１０と比較して、複数の配線層が、さらに、第１の配線層と第２の配線層との間に形成された第３の配線層を含み、半導体装置が、さらに、第３の配線層と金属配線とを電気的に接続する第３の貫通電極を備え、少なくとも１つの調整層が、さらに、前記第２の貫通電極および前記第３の貫通電極に対応する領域を除く領域に形成されている第２の調整層を含む点が異なる。
　以下、図４を用いて本発明の第３の実施形態に係る半導体装置の構造について説明する。
　図４は、本実施形態に係る半導体装置の構成の一部を示す断面図である。
　図４に示す第３の実施形態に係る半導体装置は、図２に示した半導体装置１０と比較して、さらに、第三絶縁膜１２ｃと、第三配線層１３ｃと、層差調整膜１４ｃと、第三貫通電極１７ｃとを有する。
　具体的には、第一配線層１３ａを覆うように第三絶縁膜１２ｃが第一絶縁膜１２ａ上に形成され、その第三絶縁膜１２ｃ上に第三配線層１３ｃが形成されている。その第三配線層１３ｃと金属配線１８とを電気的に接続するように、第三貫通電極１７ｃが形成されている。層差調整膜１４ｃは、第２の調整層であって、半導体基板１１と層差調整膜１４ａとの間に形成されている。また、層差調整膜１４ｃは、第二貫通電極１７ｂ及び第三貫通電極１７ｃに対応する領域を除く領域に形成されている。これにより、第三配線層１３ｃと、第一配線層１３ａ及び第二配線層１３ｂそれぞれとの階差を低減できる。
　第一貫通電極１７ａは、半導体基板１１、層差調整膜１４ａ及び層差調整膜１４ｃと、第一絶縁膜１２ａとを厚さ方向に貫通して第一配線層１３ａの裏面に到達し、第一配線層１３ａと電気的に接続されている。また、第二貫通電極１７ｂは、半導体基板１１と、層差調整膜１４ａと、第一絶縁膜１２ａと、第三絶縁膜１２ｃと、第二絶縁膜１２ｂとを厚さ方向に貫通して第二配線層１３ｂの裏面に到達し、第二配線層１３ｂと電気的に接続されている。また、第三貫通電極１７ｃは、半導体基板１１、層差調整膜１４ａと、第一絶縁膜１２ａと、第二絶縁膜１２ｂと、第三絶縁膜１２ｃとを厚さ方向に貫通して第三配線層１３ｃの裏面に到達し、第三配線層１３ｃと電気的に接続されている。
　ここで、第三貫通電極１７ｃの形成領域において、層差調整膜１４ｃは、第二貫通電極１７ｂの大きさ（径）よりも大きな開口部１５’を有し、第三貫通電極１７ｃと接していない。また、第二貫通電極１７ｂの形成領域においては、層差調整膜１４ａ及び層差調整膜１４ｃともに、第二貫通電極１７ｂの大きさ（径）よりも大きな開口部１５及び１５’が形成され、第二貫通電極１７ｂと接していない。
　つまり、第一貫通電極１７ａが第一配線層１３ａに向かって形成される際には、層差調整膜１４ａ、層差調整膜１４ｂおよび第一絶縁膜１２ａの３つの膜を貫通しており、また、第三貫通電極１７ｃが第三配線層１３ｃに向かって形成される際には、層差調整膜１４ａおよび第一絶縁膜１２ａおよび第三絶縁膜１２ｃの３つの膜を貫通しており、また、第二貫通電極１７ｂが第二配線層１３ｂに向かって形成される際には、第一絶縁膜１２ａ、第三絶縁膜１２ｃおよび第二絶縁膜１２ｂの３つの膜を貫通している。このため、層の異なる各配線層（第一配線層１３ａ、第二配線層１３ｂ、第三配線層１３ｃ）に対して、各貫通電極（第一貫通電極１７ａ、第二貫通電極１７ｂ、第三貫通電極１７ｃ）を形成する場合でも、第一配線層１３ａに第一貫通電極１７ａが到達するまでの加工時間と、第二配線層１３ｂに第二貫通電極１７ｂが到達するまでの加工時間と、第三配線層１３ｃに第三貫通電極１７ｃが到達するまでの加工時間とを実質同じにすることが可能となる。具体的には、上述の第１および第２の実施形態と同様にして、貫通加工される際の加工時間が同じとなるように、層差調整膜１４ａ及び層差調整膜１４ｂの材料及び厚みを設定すれば良い。
　なお、層差調整膜１４ａ及び層差調整膜１４ｂにおいて、必ずしも同じ材料、同じ厚みである必要はなく、貫通加工される際の加工時間調整のために最適化すれば良い。
　以上のように、本実施形態の半導体装置は、配線層が３層（第一配線層１３ａ、第二配線層１３ｂ及び第三配線層１３ｃ）の場合にも、各配線層に対して形成された各貫通電極（第一貫通電極１７ａ、第二貫通電極１７ｂ及び第三貫通電極１７ｃ）の形成を安定的に行える。
　以上、本発明の実施形態に基づいて説明したが、本発明は、これら実施形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施形態に施したものや、異なる実施形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
　例えば、上述した第１～３の実施形態に係る半導体装置は、当該半導体装置を備える電子機器、例えば光学デバイス（固体撮像素子をはじめ、フォトダイオード、レーザーモジュール等の各種半導体装置や各種モジュール）に適用できる。この場合、金属配線１８、外部保護膜１９、外部電極２０は、電子機器の配線基板に実装する際に求められる構造仕様によって適宜選択して形成すれば良い。
　また、第１の実施形態及び第２の実施形態に係る半導体装置は、２層の配線層と、２層の絶縁膜と、１層の層差調整膜を有し、第３の実施形態に係る半導体装置は、３層の配線層と、３層の絶縁膜と、２層の層差調整膜を有していた。しかしながら、本発明に係る半導体装置が有する配線層、絶縁膜及び層差調整膜の層数はこれに限らない。具体的には、本発明に係る半導体装置は、４層以上の複数の配線層と、４層以上の複数の層差調整膜と、３層以上の複数の絶縁膜とを有してもよい。
　ここで、複数の絶縁層は、複数の配線層と１対１に対応し、対応する配線層の直下に形成され、複数の調整層は、複数の絶縁層の下方に形成されていることが望ましい。また、複数の絶縁層の層数と複数の配線層の層数とは等しいことが望ましい。また、複数の調整層の層数は、複数の配線層の層数よりも１つ少ないことが望ましい。
　本発明の半導体装置は、光学デバイス（固体撮像素子をはじめ、フォトダイオード、レーザーモジュール等の各種半導体装置や各種モジュール）に特に好適であり、さらに、他のＬＳＩ、メモリ、縦型デバイス（ダイオード、トランジスタ等）、インターポーザ等のあらゆる半導体装置にも好適である。
１０　半導体装置
１１　半導体基板
１２ａ　第一絶縁膜
１２ｂ　第二絶縁膜
１２ｃ　第三絶縁膜
１３ａ　第一配線層
１３ｂ　第二配線層
１３ｃ　第三配線層
１４ａ、１４ｂ、１４ｃ　層差調整膜
１５、１５’　開口部
１６　回路保護膜
１７ａ　第一貫通電極
１７ｂ　第二貫通電極
１７ｃ　第三貫通電極
１８　金属配線
１９　外部保護膜
２０　外部電極
２１　接着層
２２　透明基板
１００Ａ　固体撮像装置
１００　固体撮像素子
１０１　半導体基板
１０２　撮像領域
１０３　マイクロレンズ
１０４ａ　周辺回路領域
１０４ｂ　電極部
１０５　接着部材
１０６　透明基板
１０７　貫通電極
１０８　金属配線
１０９　絶縁樹脂層
１１１　外部電極

Claims (15)

  1. 　下面に金属配線を有する半導体基板と、前記半導体基板の上方に形成された複数の配線層とを備える半導体装置であって、
    　前記複数の配線層は、第１の配線層と、前記第１の配線層の上方に形成された第２の配線層とを含み、
    　前記半導体装置はさらに、
    　前記第１の配線層と前記金属配線とを電気的に接続する第１の貫通電極と、
    　前記第２の配線層と前記金属配線とを電気的に接続する第２の貫通電極と、
    　前記半導体基板と前記複数の配線層との間に形成された少なくとも１つの調整層とを備え、
    　前記少なくとも１つの調整層は、前記第２の貫通電極に対応する領域を除く領域に形成されている第１の調整層を含む
    　半導体装置。
  2. 　前記半導体装置は、さらに、複数の絶縁層を備え、
    　前記複数の絶縁層は、前記複数の配線層と１対１に対応し、対応する配線層の直下に形成され、
    　前記少なくとも１つの調整層は、前記複数の絶縁層の下方に形成されている
    　請求項１記載の半導体装置。
  3. 　前記少なくとも１つの調整層の材料は、前記複数の絶縁層の材料と同一である
    　請求項２記載の半導体装置。
  4. 　前記複数の絶縁層の層数と前記複数の配線層の層数とは等しい
    　請求項２又は３に記載の半導体装置。
  5. 　前記少なくとも１つの調整層の層数は、前記複数の配線層の層数よりも１つ少ない
    　請求項１～４のいずれか１項に記載の半導体装置。
  6. 　前記第１の調整層は、前記第２の貫通電極と接していない
    　請求項１～５のいずれか１項に記載の半導体装置。
  7. 　前記第１の貫通電極及び前記第２の貫通電極それぞれが貫通している層数は等しい
    　請求項１～６のいずれか１項に記載の半導体装置。
  8. 　前記半導体基板の上面から前記第１の貫通電極の上面までの距離と、前記半導体基板の上面から前記第２の貫通電極の上面までの距離とは、実質的に等しい
    　請求項１～７のいずれか１項に記載の半導体装置。
  9. 　前記複数の配線層は、さらに、前記第１の配線層と前記第２の配線層との間に形成された第３の配線層を含み、
    　前記半導体装置は、さらに、前記第３の配線層と前記金属配線とを電気的に接続する第３の貫通電極を備え、
    　前記少なくとも１つの調整層は、さらに、前記第２の貫通電極および前記第３の貫通電極に対応する領域を除く領域に形成されている第２の調整層を含む
    　請求項１～８のいずれか１項に記載の半導体装置。
  10. 　前記少なくとも１つの調整層は、酸化シリコンもしくは窒化シリコンである
    　請求項１～９のいずれか１項に記載の半導体装置。
  11. 　前記半導体装置は、さらに、
    　前記半導体基板の下面に、前記金属配線を覆うように形成された第１の保護膜を備え、
    　前記第１の保護膜は、前記金属配線と重なる領域において、上面から下面へ貫通する貫通孔が形成されている
    　請求項１～１０のいずれか１項に記載の半導体装置。
  12. 　前記半導体装置は、さらに、
    　前記貫通孔を塞ぐように前記貫通孔の内部及び前記第１の保護膜上に形成された外部電極を備え、
    　前記外部電極は、前記金属配線及び前記第１の貫通電極を介し前記第１の配線層と電気的に接続されている、または、前記金属配線及び前記第２の貫通電極を介し前記第２の配線層と電気的に接続されている
    　請求項１１記載の半導体装置。
  13. 　さらに、
    　前記半導体基板の上方に、前記複数の配線層のうち最上層の配線層を覆うように形成された第２の保護膜を備える
    　請求項１～１２のいずれか１項に記載の半導体装置。
  14. 　さらに、
    　前記第２の保護膜上に、接着層を介して形成された透明基板を備える
    　請求項１３記載の半導体装置。
  15. 　請求項１～１４のいずれか１項に記載の半導体装置を有する
    　電子機器。
PCT/JP2010/000855 2009-05-14 2010-02-12 半導体装置及びそれを有する電子機器 WO2010131391A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/285,132 US8575759B2 (en) 2009-05-14 2011-10-31 Semiconductor device and electronic apparatus including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-118075 2009-05-14
JP2009118075 2009-05-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/285,132 Continuation US8575759B2 (en) 2009-05-14 2011-10-31 Semiconductor device and electronic apparatus including the same

Publications (1)

Publication Number Publication Date
WO2010131391A1 true WO2010131391A1 (ja) 2010-11-18

Family

ID=43084777

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/000855 WO2010131391A1 (ja) 2009-05-14 2010-02-12 半導体装置及びそれを有する電子機器

Country Status (2)

Country Link
US (1) US8575759B2 (ja)
WO (1) WO2010131391A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014135326A (ja) * 2013-01-08 2014-07-24 Toshiba Corp 固体撮像装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220133013A (ko) * 2021-03-24 2022-10-04 삼성전자주식회사 관통 비아 구조물을 갖는 반도체 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305283A (ja) * 2001-02-09 2002-10-18 Samsung Electronics Co Ltd ３次元マルチチップパッケージ及びその製造方法
JP2003503855A (ja) * 1999-06-28 2003-01-28 インテル・コーポレーション インターポーザおよびその製造方法
JP2009200233A (ja) * 2008-02-21 2009-09-03 Hitachi Ltd 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4312786B2 (ja) * 2006-11-02 2009-08-12 Ｏｋｉセミコンダクタ株式会社 半導体チップの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003503855A (ja) * 1999-06-28 2003-01-28 インテル・コーポレーション インターポーザおよびその製造方法
JP2002305283A (ja) * 2001-02-09 2002-10-18 Samsung Electronics Co Ltd ３次元マルチチップパッケージ及びその製造方法
JP2009200233A (ja) * 2008-02-21 2009-09-03 Hitachi Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014135326A (ja) * 2013-01-08 2014-07-24 Toshiba Corp 固体撮像装置

Also Published As

Publication number Publication date
US20120043665A1 (en) 2012-02-23
US8575759B2 (en) 2013-11-05

Similar Documents

Publication Publication Date Title
TWI700753B (zh) 晶片封裝體及其製造方法
US10056419B2 (en) Chip package having chip connected to sensing device with redistribution layer in insulator layer
US8716109B2 (en) Chip package and fabrication method thereof
KR101173698B1 (ko) 반도체 칩의 제조 방법, 반도체 칩, 반도체 장치의 제조방법 및 반도체 장치
US9379072B2 (en) Chip package and method for forming the same
US9177919B2 (en) Chip package and method for forming the same
US10157875B2 (en) Chip package and method for forming the same
US20150270243A1 (en) Semiconductor Device Package and Method of the Same
US20140210101A1 (en) Die package with Openings Surrounding End-portions of Through Package Vias (TPVs) and Package on Package (PoP) Using the Die Package
TW200830434A (en) Electronic devices, CMOS image sensor device chip scale packages and fabrication methods thereof
US20090085134A1 (en) Wafer-level image sensor module, method of manufacturing the same, and camera module
CN102820282A (zh) 用于集成电路器件的3d集成微电子组件及其制作方法
CN102820274A (zh) 具有应力减小互连的3d集成微电子组件及其制作方法
US9966400B2 (en) Photosensitive module and method for forming the same
KR20140081858A (ko) 스트레스 완화 구조를 갖는 반도체 기판을 포함하는 패키지 어셈블리
US9972554B2 (en) Wafer level chip scale package having continuous through hole via configuration and fabrication method thereof
JP6933697B2 (ja) チップパッケージおよびその製造方法
US20170117242A1 (en) Chip package and method for forming the same
KR20220070766A (ko) 글래스 기판을 포함하는 이미지 센서 패키지
US20110204487A1 (en) Semiconductor device and electronic apparatus
WO2010131391A1 (ja) 半導体装置及びそれを有する電子機器
JP4659875B2 (ja) 半導体装置
CN109585434B (zh) 一种晶圆级光感系统封装结构及其制造方法
JP5146307B2 (ja) 半導体装置
US11710757B2 (en) Semiconductor package and method of fabricating the same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10774653

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10774653

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP