JP6388350B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6388350B2 JP6388350B2 JP2016548464A JP2016548464A JP6388350B2 JP 6388350 B2 JP6388350 B2 JP 6388350B2 JP 2016548464 A JP2016548464 A JP 2016548464A JP 2016548464 A JP2016548464 A JP 2016548464A JP 6388350 B2 JP6388350 B2 JP 6388350B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor chip
- channel
- semiconductor
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/14181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06506—Wire or wire-like electrical connections between devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
- H01L2924/1435—Random access memory [RAM]
- H01L2924/1438—Flash memory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
図1は、第1実施形態に係る半導体装置の概略構成を示すブロック図である。なお、以下の実施形態では、半導体装置として不揮発性半導体装置を例にとる。不揮発性半導体装置としてNANDメモリを例にとる。
図1において、不揮発性半導体装置には、NANDメモリ3およびコントローラ2が設けられている。NANDメモリ3はコントローラ2に接続されている。コントローラ2は、ホストIFを介してホスト1に接続されている。NANDメモリ3は、ホスト1で扱われるデータ1を記憶することができる。NANDメモリ3は、例えば、SSDに搭載されていてもよいし、SDカードに搭載されていてもよいし、USBメモリに搭載されていてもよい。コントローラ2は、NANDメモリ3をドライブ制御することができる。なお、NANDメモリ3のドライブ制御としては、例えば、NANDメモリ3の読み書き制御、ブロック選択、誤り訂正、ウェアレベリングなどを挙げることができる。ホスト1は、パーソナルコンピュータであってもよいし、デジタルカメラなどの電子機器であってもよいし、スマートフォンなどの携帯端末であってもよい。
また、NANDメモリ3には、コントローラ2との間で信号を媒介するインターフェース部3Aが設けられている。インターフェース部3Aは、半導体チップCp0〜CpM−1ごとに設けることができる。インターフェース部3Aは、N(Nは2以上の整数)チャンネル分の信号SH0〜SHN−1を扱うことができる。ここで、インターフェース部3Aは、半導体チップCp0〜CpM−1のそれぞれに対して、Nチャンネル分の信号SH0〜SHN−1のうち1チャンネル分の信号のみを貫通電極V0〜VM−1をそれぞれ介して内部とやり取りさせることができる。この時、各半導体チップCp0〜CpM−1では、1チャンネル分の信号がやり取りされる貫通電極V0〜VM−1を、Nチャンネル分の貫通電極V0〜VM−1のうちのいずれか1個に固定することができる。各半導体チップCp0〜CpM−1において、この固定される貫通電極V0〜VM−1は、水平面の位置が等しい貫通電極V0〜VM−1を選択することができる。
Nチャンネル分の信号SH0〜SHN−1は、例えば、アドレス・ラッチ・イネーブル信号ALE、コマンド・ラッチ・イネーブル信号CLE、リード・イネーブル信号/RE(/は、ロウ・アクティブ信号を示す)、RE、ライト・イネーブル信号/WE、データ信号DQ、データストローブ信号DQS、/DQS、チップイネーブル信号/CE、ライト・プロテクト信号/WP、レディ・ビジー信号RB、チップアドレスCADDなどを用いることができる。コントローラ2は、これら信号を用いてNANDメモリ3を制御することができる。
コントローラ2は、ホスト1からホストIFを介して出力される要求信号を受け、要求信号に応じて、チップイネーブル信号/CE、コマンド・ラッチ・イネーブル信号CLE、アドレス・ラッチ・イネーブル信号ALE、ライト・イネーブル信号/WE、リード・イネーブル信号/REおよびライト・プロテクト信号/WPなどを生成する。
ここで、半導体チップCp0〜CpM−1のそれぞれに対して、Nチャンネル分の信号SH0〜SHN−1のうち1チャンネル分の信号のみを貫通電極V0〜VM−1をそれぞれ介して内部とやり取りさせることにより、各半導体チップCp0〜CpM−1は、指定されたチャンネルに応じて貫通電極V0〜VM−1を切り替える必要がなくなる。このため、チャンネル切替を行うロジック回路を各半導体チップCp0〜CpM−1に設ける必要がなくなり、省スペース化を図ることができる。
また、半導体チップCp0〜CpM−1の上下層間で接続先が入れ替わるように貫通電極V0〜VM−1を接続することにより、1チャンネル分の信号がやり取りされる貫通電極V0〜VM−1を各半導体チップCp0〜CpM−1において水平面の位置が等しい貫通電極V0〜VM−1に固定した場合においても、半導体チップCp0〜CpM−1ごとにレイアウトを変更することなく、NANDメモリ3の複数チャンネル化を図ることが可能となる。
なお、貫通電極V0〜VM−1は、半導体チップCp0〜CpM−1の全ての上下層間で接続先を入れ替える必要はなく、一部の上下層間で接続先を入れ替えるようにしてもよい。例えば、チャンネルで共通の信号が送られる場合は、必ずしも接続先を入れ替える必要はなく、貫通電極V0〜VM−1を上下層間でストレートに接続するようにしてもよい。
図2において、半導体チップCp0〜Cp7は順次積層され、支持基板12上に実装されている。ここで、各半導体チップCp0〜Cp7には、2チャンネル分の貫通電極VA〜VBが埋め込まれている。各半導体チップCp0〜Cp7において、貫通電極VAは水平面の位置が一致するように配置され、貫通電極VBは水平面の位置が一致するように配置されている。また、各半導体チップCp0〜Cp7において、貫通電極VA、VBは隣接して配置することができる。貫通電極VA、VBは、半導体チップCp0〜Cp7の上下層間で接続先が入れ替わるように接続されている。そして、貫通電極VA、VBは、半田ボール19A、19Bを介して半導体チップCp0〜Cp7間で接続されている。また、半導体チップCp0〜C7は、接着層15を介して上下層間で接続されている。
支持基板12の裏面にはコントローラチップCe1が実装されている。ここで、支持基板12には配線23A、23Bが形成されている。そして、コントローラチップCe1は半田ボール18A、18Bを介して配線23A、23Bに接続されている。また、最下層の半導体チップCp0の貫通電極VA、VBが配線23A、23Bに接続されることで、コントローラチップCe1と半導体チップCp0〜Cp7とが電気的に接続されている。支持基板12は半田ボール17を介して実装基板11に接続されている。実装基板11の裏面には、実装基板11をマザー基板に接続する半田ボール16が設けられている。
コントローラチップCe1は、封止樹脂21にて実装基板11上で封止されている。半導体チップCp0〜Cp7は、封止樹脂22にて支持基板12上で封止されている。封止樹脂21、22の外周は封止樹脂20にて封止されるとともに、封止樹脂22の上部は金属板13にて封止されている。
図3において、半導体チップCp0は、論理制御部49、メモリ制御部50、メモリセルアレイ41、ロウアドレスバッファ43、ロウデコーダ42、センスアンプ44、データレジスタ45、カラムデコーダ46、カラムアドレスバッファ47、電圧発生回路56、入出力(I/O)制御部48、コマンドレジスタ53、アドレスレジスタ52、ステータスレジスタ51、CSIDレジスタ54、レディ・ビジー(R/B)回路55およびロジック回路57を有している。
図4(a)および図4(b)において、半導体チップCp0には、2チャンネル分の貫通電極VA0、VB0が設けられている。半導体チップCp1には、2チャンネル分の貫通電極VA1、VB1が設けられている。半導体チップCp2には、2チャンネル分の貫通電極VA2、VB2が設けられている。貫通電極VA0上には貫通電極VA1が配置され、貫通電極VA1上には貫通電極VA2が配置されている。貫通電極VB0上には貫通電極VB1が配置され、貫通電極VB1上には貫通電極VB2が配置されている。ここで、貫通電極VA0〜VA2、VB0〜VB2は、半導体チップCp0〜Cp2の上下層間で接続先が入れ替わるように接続されている。すなわち、貫通電極VA0は貫通電極VB1に電気的に接続され、貫通電極VB1は貫通電極VA2に電気的に接続されている。また、貫通電極VB0は貫通電極VA1に電気的に接続され、貫通電極VA1は貫通電極VB2に電気的に接続されている。
また、図4(a)に示すように、半導体チップCp0〜Cp2には、AND回路N0〜N2がそれぞれ設けられている。AND回路N0〜N2の第1入力端子は貫通電極VB0〜VB2にそれぞれ接続されている。AND回路N0〜N2の第2入力端子には、内部イネーブル信号enb0〜enb2がそれぞれ入力される。半導体チップCp0下にはコントローラチップCe1が配置されている。コントローラチップCe1には、コントローラ2が設けられている。コントローラ2には、2チャンネル分の信号SH0、SH1を半導体チップCp0〜Cp2に入力する入力バッファB0、B1が設けられている。そして、コントローラ2は、入力バッファB0を介して信号SH0を出力するとともに、入力バッファB1を介して信号SH1を出力する。また、コントローラ2からは、半導体チップCp0〜Cp2を指定するチップアドレスCADDが半導体チップCp0〜Cp2に入力される。そして、各半導体チップCp0〜Cp2では、コントローラ2から入力されたチップアドレスCADDと、各半導体チップCp0〜Cp2が保持するチップ識別情報が比較される。そして、チップアドレスCADDとチップ識別情報が一致した半導体チップCp0〜Cp2では、内部イネーブル信号enb0〜enb2がアクティブ化され、信号SH0、SH1がAND回路N0〜N2をそれぞれ介して半導体チップCp0〜Cp2の内部に取り込まれる。
これにより、コントローラ2は、半導体チップCp0、Cp2にチャンネルCh0を割り当てるとともに、半導体チップCp1にチャンネルCh1を割り当てることができ、NANDメモリ3の2チャンネル入力を実現することができる。
また、図4(b)に示すように、半導体チップCp0〜Cp2には、AND回路N0´〜N2´がそれぞれ設けられている。AND回路N0´〜N2´の第1入力端子は貫通電極VB0〜VB2にそれぞれ接続されている。AND回路N0´〜N2´の第2入力端子には、内部イネーブル信号enb0´〜enb2´がそれぞれ入力される。また、コントローラ2には、2チャンネル分の信号SH0、SH1が半導体チップCp0〜Cp2から出力される出力バッファB0´、B1´が設けられている。そして、コントローラ2は、出力バッファB0´を介して信号SH0を受けるとともに、出力バッファB1´を介して信号SH1を受けることができる。
この時、コントローラ2からは、半導体チップCp0〜Cp2を指定するチップアドレスCADDが半導体チップCp0〜Cp2に入力される。そして、各半導体チップCp0〜Cp2では、コントローラ2から入力されたチップアドレスCADDと、各半導体チップCp0〜Cp2が保持するチップ識別情報が比較される。そして、チップアドレスCADDとチップ識別情報が一致した半導体チップCp0〜Cp2では、内部イネーブル信号enb0´〜enb2´がアクティブ化され、信号SH0、SH1がAND回路N0´〜N2´をそれぞれ介して半導体チップCp0〜Cp2の内部から出力される。
これにより、コントローラ2は、半導体チップCp0、Cp2にチャンネルCh0を割り当てるとともに、半導体チップCp1にチャンネルCh1を割り当てることができ、NANDメモリ3の2チャンネル出力を実現することができる。
図5および図6において、半導体チップCp0には、配線H01A、H01B、H02A、H02Bが設けられている。配線H01A、H01Bは、半導体チップCp0の第1層目、配線H02A、H02Bは、半導体チップCp0の第2層目に形成することができる。半導体チップCp1には、配線H11A、H11B、H12A、H12Bが設けられている。配線H11A、H11Bは、半導体チップCp1の第1層目、配線H12A、H12Bは、半導体チップCp1の第2層目に形成することができる。
配線H01Aは貫通電極VA0に接続され、配線H01Bは貫通電極VB0に接続されている。配線H01Aは配線H02Bに接続され、配線H01Bは配線H02Aに接続されている。配線H02Aは貫通電極VA0上に配置し、配線H02Bは貫通電極VB0上に配置することができる。
配線H11Aは貫通電極VA1に接続され、配線H11Bは貫通電極VB1に接続されている。配線H11Aは配線H12Bに接続され、配線H11Bは配線H12Aに接続されている。配線H12Aは貫通電極VA1上に配置し、配線H12Bは貫通電極VB1上に配置することができる。
配線H02Aは、半田ボール19Aを介して貫通電極VA1に接続され、配線H02Bは、半田ボール19Bを介して貫通電極VB1に接続されている。
ここで、2層配線を用いることにより、貫通電極VA0、VB0、VA1、VB1の位置を変更することなく、貫通電極VA0を貫通電極VB1に接続し、貫通電極VB0を貫通電極VA1に接続することができる。
また、コントローラ2にはチャンネル制御部2Aが設けられ、チャンネル制御部2AにはMOSトランジスタT0〜T2が設けられている。MOSトランジスタT0のドレインは入力バッファB0に接続され、MOSトランジスタT1、T2のドレインは入力バッファB1に接続されている。MOSトランジスタT0、T1のソースには信号SH0が入力され、MOSトランジスタT2のソースは信号SH1が入力される。MOSトランジスタT0〜T2のゲートには、制御信号Φ0〜Φ2がそれぞれ入力される。
そして、コントローラ2は、NANDメモリ3を2チャンネル動作させる場合、制御信号Φ0、Φ2をハイ、制御信号Φ1をロウに設定することができる。これにより、コントローラ2は、信号SH0を半導体チップCp0に供給するとともに、信号SH1を半導体チップCp1に供給することができ、NANDメモリ3を2チャンネル動作させることができる。
一方、コントローラ2は、NANDメモリ3を1チャンネル動作させる場合、制御信号Φ0、Φ1をハイ、制御信号Φ2をロウに設定することができる。これにより、コントローラ2は、信号SH0を半導体チップCp0、Cp1に供給することができ、NANDメモリ3を1チャンネル動作させることができる。
図7は、第2実施形態に係る半導体装置に適用される4チャンネル分の貫通電極の接続方法を示すブロック図である。なお、図7の例では、8層分の半導体チップCp10〜Cp18について示した。また、図7の例では、半導体チップCp10〜Cp18に入力される信号を4チャンネル化する構成について示したが、半導体チップCp10〜Cp18から出力される信号を4チャンネル化する構成についても同様に適用することができる。
図7において、半導体チップCp10には、4チャンネル分の貫通電極VA10〜VD10が設けられている。半導体チップCp11には、4チャンネル分の貫通電極VA11〜VD11が設けられている。半導体チップCp12には、4チャンネル分の貫通電極VA12〜VD12が設けられている。半導体チップCp13には、4チャンネル分の貫通電極VA13〜VD13が設けられている。半導体チップCp14には、4チャンネル分の貫通電極VA14〜VD14が設けられている。半導体チップCp15には、4チャンネル分の貫通電極VA15〜VD15が設けられている。半導体チップCp16には、4チャンネル分の貫通電極VA16〜VD16が設けられている。半導体チップCp17には、4チャンネル分の貫通電極VA17〜VD17が設けられている。
貫通電極VA10〜VA17は順次積層され、貫通電極VB10〜VB17は順次積層され、貫通電極VC10〜VC17は順次積層され、貫通電極VD10〜VD17は順次積層されている。ここで、貫通電極VA10〜VA17、VB10〜VB17、VC10〜VC17、VD10〜VD17は、半導体チップCp10〜Cp18の上下層間で接続先が順次入れ替わるように接続されている。例えば、半導体チップCp10、Cp11間において、貫通電極VD10は貫通電極VA11に電気的に接続され、貫通電極VA10は貫通電極VB11に電気的に接続されている。また、貫通電極VB10は貫通電極VC11に電気的に接続され、貫通電極VC10は貫通電極VD11に電気的に接続されている。
また、半導体チップCp10〜Cp18には、AND回路N10〜N17がそれぞれ設けられている。AND回路N10〜N17の第1入力端子は貫通電極VC10〜VC17にそれぞれ接続されている。AND回路N10〜N17の第2入力端子には、内部イネーブル信号enb0〜enb7がそれぞれ入力される。半導体チップCp10下にはコントローラチップCe2が配置されている。コントローラチップCe2には、コントローラ2´が設けられている。コントローラ2´には、4チャンネル分の信号SH0〜SH3を半導体チップCp10〜Cp18に入力する入力バッファB10〜B13が設けられている。そして、コントローラ2´は、入力バッファB10を介して信号SH0を出力し、入力バッファB11を介して信号SH1を出力し、入力バッファB12を介して信号SH2を出力し、入力バッファB13を介して信号SH3を出力する。また、コントローラ2´からは、半導体チップCp10〜Cp18を指定するチップアドレスCADDが半導体チップCp10〜Cp18に入力される。そして、各半導体チップCp10〜Cp18では、コントローラ2´から入力されたチップアドレスCADDと、各半導体チップCp10〜Cp18が保持するチップ識別情報が比較される。そして、チップアドレスCADDとチップ識別情報が一致した半導体チップCp10〜Cp18では、内部イネーブル信号enb0〜enb7がアクティブ化され、信号SH0〜SH4がAND回路N10〜N17をそれぞれ介して半導体チップCp10〜Cp18の内部に取り込まれる。
これにより、コントローラ2´は、半導体チップCp13、Cp17にチャンネルCh0を割り当て、半導体チップCp12、Cp16にチャンネルCh1を割り当て、半導体チップCp11、Cp15にチャンネルCh2を割り当て、半導体チップCp10、Cp14にチャンネルCh3を割り当てることができ、NANDメモリ3の4チャンネル入力を実現することができる。
図8において、半導体チップCp10には、配線01A〜01D、02A〜02Dが設けられている。配線01A〜01Dは、半導体チップCp10の第1層目、配線02A〜02Dは、半導体チップCp10の第2層目に形成することができる。半導体チップCp11には、配線11A〜11D、12A〜12Bが設けられている。配線11A〜11Dは、半導体チップCp11の第1層目、配線12A〜12Bは、半導体チップCp11の第2層目に形成することができる。
配線01Aは貫通電極VA10に接続され、配線01Bは貫通電極VB10に接続され、配線01Cは貫通電極VC10に接続され、配線01Dは貫通電極VD10に接続されている。配線01Aは配線02Bに接続され、配線01Bは配線02Cに接続され、配線01Cは配線02Dに接続され、配線01Dは配線02Aに接続されている。配線02Aは貫通電極VA10上に配置し、配線02Bは貫通電極VB10上に配置し、配線02Cは貫通電極VC10上に配置し、配線02Dは貫通電極VD10上に配置することができる。
配線11Aは貫通電極VA11に接続され、配線11Bは貫通電極VB11に接続され、配線11Cは貫通電極VC11に接続され、配線11Dは貫通電極VD11に接続されている。配線11Aは配線12Bに接続され、配線11Bは配線12Cに接続され、配線11Cは配線12Dに接続され、配線11Dは配線12Aに接続されている。配線12Aは貫通電極VA11上に配置し、配線12Bは貫通電極VB11上に配置し、配線12Cは貫通電極VC11上に配置し、配線12Dは貫通電極VD11上に配置することができる。
配線12Aは、半田ボール52Aを介して貫通電極VA10に接続され、配線12Bは、半田ボール52Bを介して貫通電極VB10に接続され、配線12Cは、半田ボール52Cを介して貫通電極VC10に接続され、配線12Dは、半田ボール52Dを介して貫通電極VD10に接続されている。配線01A〜01Dは、半田ボール51A〜51Dをそれぞれ介してコントローラチップCe2に接続されている。
ここで、2層配線を用いることにより、貫通電極VA10〜VD10、VA11〜VD11の位置を変更することなく、貫通電極VA10を貫通電極VD11に接続し、貫通電極VB10を貫通電極VA11に接続し、貫通電極VC10を貫通電極VB11に接続し、貫通電極VD10を貫通電極VC11に接続することができる。
また、コントローラ2´にはチャンネル制御部2A´が設けられ、チャンネル制御部2A´にはMOSトランジスタT11〜T17が設けられている。MOSトランジスタT10、T11のドレインは半田ボール51Cに接続され、MOSトランジスタT12、T13のドレインは半田ボール51Bに接続され、MOSトランジスタT14のドレインは半田ボール51Aに接続され、MOSトランジスタT15〜T16のドレインは半田ボール51Dに接続されている。MOSトランジスタT11、T13、T14、T17のソースには信号SH0を入力し、MOSトランジスタT12のソースは信号SH1を入力し、MOSトランジスタT10、T16のソースは信号SH2を入力し、MOSトランジスタT15のソースは信号SH3を入力することができる。MOSトランジスタT10〜T17のゲートには、制御信号Φ0〜Φ7がそれぞれ入力される。
そして、コントローラ2´は、NANDメモリ3を4チャンネル動作させる場合、制御信号Φ0、Φ2、Φ4、Φ5をハイ、制御信号Φ1、Φ3、Φ6、Φ7をロウに設定することができる。これにより、コントローラ2´は、信号SH0を半導体チップCp13、Cp17に供給し、信号SH1を半導体チップCp12、Cp16に供給し、信号SH2を半導体チップCp11、Cp15に供給し、信号SH3を半導体チップCp10、Cp14に供給することができ、NANDメモリ3を4チャンネル動作させることができる。
コントローラ2´は、NANDメモリ3を3チャンネル動作させる場合、例えば、制御信号Φ0、Φ2、Φ4、Φ7をハイ、制御信号Φ1、Φ3、Φ5、Φ6をロウに設定することができる。これにより、コントローラ2´は、信号SH0を半導体チップCp13、Cp17に供給し、信号SH1を半導体チップCp12、Cp16に供給し、信号SH2を半導体チップCp11、Cp15に供給し、信号SH3を半導体チップCp10、Cp14に供給することができ、NANDメモリ3を3チャンネル動作させることができる。
コントローラ2´は、NANDメモリ3を2チャンネル動作させる場合、例えば、制御信号Φ0、Φ3、Φ4、Φ6をハイ、制御信号Φ1、Φ2、Φ5、Φ7をロウに設定することができる。これにより、コントローラ2´は、信号SH0を半導体チップCp12、Cp13、Cp16、Cp17に供給し、信号SH2を半導体チップCp10、Cp11、Cp14、Cp15に供給することができ、NANDメモリ3を2チャンネル動作させることができる。
コントローラ2´は、NANDメモリ3を1チャンネル動作させる場合、制御信号Φ1、Φ3、Φ4、Φ7をハイ、制御信号Φ0、Φ2、Φ5、Φ6をロウに設定することができる。これにより、コントローラ2´は、信号SH0を半導体チップCp10〜Cp18に供給することができ、NANDメモリ3を1チャンネル動作させることができる。
図9において、コントローラ2´は、Nチャンネル分の信号に対してチップイネーブル信号の割り当て数を制御することができる。例えば、1チャンネル動作の場合、4チャンネル分の信号SH0〜SH3に共通のチップイネーブル信号CE0を割り当てることができる。これにより、チップ切替に伴うチップイネーブル信号の切替回数を低減することができ、制御を簡易化することができる。あるいは、1チャンネル動作の場合、4チャンネル分の信号SH0〜SH3に別個のチップイネーブル信号CE0〜CE3を割り当てるようにしてもよい。これにより、非選択チップを非活性化することができ、消費電力を低減することができる。
図10(a)において、貫通電極VA10〜VD10、VA11〜VD11は正方配置されているものとする。配線11A〜11Dは、貫通電極VA11〜VD11上にそれぞれ配置される。配線11A〜11Dには、配線11D、11A〜11Cの方向に引き出し部LA〜LDがそれぞれ付加されている。配線12A〜12Dは、配線11D、11A〜11C上にそれぞれ配置される。配線12A〜12Dには、配線12B〜12D、12Aの方向に引き出し部MA〜MDがそれぞれ付加されている。配線12A〜12D上には、半田ボール52A〜52Dがそれぞれ配置される。そして、引き出し部LA〜LDは、プラグ電極PA〜PDをそれぞれ介して引き出し部MA〜MDにそれぞれ接続される。
これにより、レイアウト面積の増大を抑制しつつ、貫通電極VA10を貫通電極VD11に接続し、貫通電極VB10を貫通電極VA11に接続し、貫通電極VC10を貫通電極VB11に接続し、貫通電極VD10を貫通電極VC11に接続することができる。
Claims (19)
- 順次積層されたM(Mは2以上の整数)個の半導体チップと、
前記半導体チップに埋め込まれ、前記半導体チップを積層方向に電気的に接続するN(Nは2以上の整数)チャンネル分の貫通電極と、
前記半導体チップを制御するコントローラと、
を備え、
前記半導体チップの1または複数の上下層間で前記貫通電極の接続先が入れ替わっており、
前記コントローラは、前記M個の半導体チップで実現されるチャンネル数を制御するチャンネル制御部を備える
半導体装置。 - 前記M個の半導体チップは、2個の第1の半導体チップおよび1個の第2の半導体チップを含み、
1の前記第1の半導体チップは、前記第2の半導体チップ上に積層され、
前記第2の半導体チップは、他の前記第1の半導体チップ上に積層され、
前記Nチャンネル分の貫通電極は、第1および第2の貫通電極を含み、
他の前記第1の半導体チップに設けられた第1の貫通電極は、前記第2の半導体チップに設けられた第2の貫通電極と接続され、
他の前記第1の半導体チップに設けられた第2の貫通電極は、前記第2の半導体チップに設けられた第1の貫通電極と接続され、
前記第2の半導体チップに設けられた第1の貫通電極は、1の前記第1の半導体チップに設けられた第2の貫通電極と接続され、
前記第2の半導体チップに設けられた第2の貫通電極は、1の前記第1の半導体チップに設けられた第1の貫通電極と接続される
請求項1に記載の半導体装置。 - 前記半導体チップごとに設けられ、前記半導体チップの上下層間で前記貫通電極の接続先を入れ替える配線層を備える
請求項1に記載の半導体装置。 - 前記半導体チップは、前記Nチャンネル分の信号のうち1チャンネル分の信号のみを前記貫通電極を介して内部とやり取り可能なインターフェース部を備える
請求項2に記載の半導体装置。 - 各半導体チップにおいて、1チャンネル分の信号がやり取りされる貫通電極が、前記Nチャンネル分の貫通電極のうちのいずれか1個に固定されている
請求項4に記載の半導体装置。 - 前記インターフェース部は、内部イネーブル信号に基づいて前記1チャンネル分の信号を内部に取り込むAND回路を備える
請求項4に記載の半導体装置。 - 前記半導体チップは、チップアドレスとチップ識別情報に基づいて前記内部イネーブル信号を生成するロジック回路を備える
請求項6に記載の半導体装置。 - 前記チャンネル制御部は、前記Nチャンネル分の貫通電極うちの2以上の貫通電極に同一信号を入力することで前記チャンネル数を制御する
請求項1に記載の半導体装置。 - 前記チャンネル制御部は、前記M個の半導体チップをK(KはM以下の正の整数)チャンネル動作させる場合、前記NチャンネルをK個のグループに振り分け、同一のグループには同一の信号を入力し、異なるグループには別個の信号を入力する
請求項8に記載の半導体装置。 - 前記コントローラは、前記Nチャンネル分の信号に対してチップイネーブル信号の割り当て数を制御する
請求項1に記載の半導体装置。 - 前記コントローラは、最上層の半導体チップ上または最下層の半導体チップ下に配置されている
請求項1に記載の半導体装置。 - 前記半導体チップはNANDメモリである
請求項1に記載の半導体装置。 - 前記M個の半導体チップは、第1半導体チップと第2半導体チップとを含み、
前記Nチャンネル分の貫通電極は、前記第1半導体チップに対応した第1貫通電極及び第2貫通電極と前記第2半導体チップに対応した第3貫通電極及び第4貫通電極とを含み、
前記第3貫通電極は前記第1貫通電極上に配置され、前記第4貫通電極は前記第2貫通電極上に配置され、
前記第1貫通電極および前記第4貫通電極には第1チャンネルが割り当てられ、
前記第2貫通電極および前記第3貫通電極には第2チャンネルが割り当てられる
請求項1に記載の半導体装置。 - 前記第1半導体チップは、第1チャンネルの信号のみを前記第1貫通電極を介して内部とやり取り可能な第1インターフェース部を備え、
前記第2半導体チップは、第2チャンネルの信号のみを前記第3貫通電極を介して内部とやり取り可能な第2インターフェース部を備える
請求項13に記載の半導体装置。 - 順次積層されたM(Mは2以上の整数)個の半導体チップと、
前記半導体チップに埋め込まれ、前記半導体チップを積層方向に電気的に接続するN(Nは2以上の整数)チャンネル分の貫通電極と、
前記半導体チップを制御するコントローラと、
を備え、
前記半導体チップの1または複数の上下層間で前記貫通電極の接続先が入れ替わっており、
前記M個の半導体チップは、第1半導体チップと第2半導体チップとを含み、
前記Nチャンネル分の貫通電極は、前記第1半導体チップに対応した第1貫通電極及び第2貫通電極と前記第2半導体チップに対応した第3貫通電極及び第4貫通電極とを含み、
前記第3貫通電極は前記第1貫通電極上に配置され、前記第4貫通電極は前記第2貫通電極上に配置され、
前記第1貫通電極および前記第4貫通電極には第1チャンネルが割り当てられ、
前記第2貫通電極および前記第3貫通電極には第2チャンネルが割り当てられ、
前記第1半導体チップは、第1チャンネルの信号のみを前記第1貫通電極を介して内部とやり取り可能な第1インターフェース部を備え、
前記第2半導体チップは、第2チャンネルの信号のみを前記第3貫通電極を介して内部とやり取り可能な第2インターフェース部を備え、
前記コントローラは、
前記第1半導体チップおよび前記第2半導体チップを2チャンネル動作させる場合には、前記第1チャンネルおよび前記第2チャンネルに別個の信号を入力し、
前記第1半導体チップおよび前記第2半導体チップを1チャンネル動作させる場合には、前記第1チャンネルおよび前記第2チャンネルに共通の信号を入力する
半導体装置。 - 前記M個の半導体チップは、第1半導体チップと第2半導体チップとを含み、
前記Nチャンネル分の貫通電極は、前記第1半導体チップに対応した第1貫通電極、第2貫通電極、第3貫通電極、及び第4貫通電極と、前記第2半導体チップに対応した第5貫通電極、第6貫通電極、第7貫通電極、及び第8貫通電極とを含み、
前記第5貫通電極は前記第1貫通電極上に配置され、前記第6貫通電極は前記第2貫通電極上に配置され、前記第7貫通電極は前記第3貫通電極上に配置され、前記第8貫通電極は前記第4貫通電極上に配置され、
前記第1貫通電極および前記第6貫通電極には第1チャンネルが割り当てられ、
前記第2貫通電極および前記第7貫通電極には第2チャンネルが割り当てられ、
前記第3貫通電極および前記第8貫通電極には第3チャンネルが割り当てられ、
前記第4貫通電極および前記第5貫通電極には第4チャンネルが割り当てられる
請求項1に記載の半導体装置。 - 前記第1半導体チップは、第1チャンネルの信号のみを前記第1貫通電極を介して内部とやり取り可能な第1インターフェース部を備え、
前記第2半導体チップは、第2チャンネルの信号のみを前記第5貫通電極を介して内部とやり取り可能な第2インターフェース部を備える
請求項16に記載の半導体装置。 - 前記第1貫通電極と前記第2貫通電極と前記第3貫通電極と前記第4貫通電極は正方配置され、
前記第5貫通電極と前記第6貫通電極と前記第7貫通電極と前記第8貫通電極は正方配置されている
請求項16に記載の半導体装置。 - 順次積層されたM(Mは2以上の整数)個の半導体チップと、
前記半導体チップに埋め込まれ、前記半導体チップを積層方向に電気的に接続するN(Nは2以上の整数)チャンネル分の貫通電極と、
前記半導体チップを制御するコントローラと、
を備え、
前記半導体チップの1または複数の上下層間で前記貫通電極の接続先が入れ替わっており、
前記M個の半導体チップは、第1半導体チップと第2半導体チップとを含み、
前記Nチャンネル分の貫通電極は、前記第1半導体チップに対応した第1貫通電極、第2貫通電極、第3貫通電極、及び第4貫通電極と、前記第2半導体チップに対応した第5貫通電極、第6貫通電極、第7貫通電極、及び第8貫通電極とを含み、
前記第5貫通電極は前記第1貫通電極上に配置され、前記第6貫通電極は前記第2貫通電極上に配置され、前記第7貫通電極は前記第3貫通電極上に配置され、前記第8貫通電極は前記第4貫通電極上に配置され、
前記第1貫通電極および前記第6貫通電極には第1チャンネルが割り当てられ、
前記第2貫通電極および前記第7貫通電極には第2チャンネルが割り当てられ、
前記第3貫通電極および前記第8貫通電極には第3チャンネルが割り当てられ、
前記第4貫通電極および前記第5貫通電極には第4チャンネルが割り当てられ、
前記コントローラは、
前記第1半導体チップおよび前記第2半導体チップを4チャンネル動作させる場合には、前記第1チャンネル、前記第2チャンネル、前記第3チャンネルおよび前記第4チャンネルに別個の信号を入力し、
前記第1半導体チップおよび前記第2半導体チップを1チャンネル動作させる場合には、前記第1チャンネル、前記第2チャンネル、前記第3チャンネルおよび前記第4チャンネルに共通の信号を入力する
半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2014/074460 WO2016042603A1 (ja) | 2014-09-17 | 2014-09-17 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016042603A1 JPWO2016042603A1 (ja) | 2017-07-13 |
JP6388350B2 true JP6388350B2 (ja) | 2018-09-12 |
Family
ID=55532672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016548464A Active JP6388350B2 (ja) | 2014-09-17 | 2014-09-17 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10438929B2 (ja) |
JP (1) | JP6388350B2 (ja) |
CN (1) | CN106605266B (ja) |
SG (1) | SG11201701725QA (ja) |
TW (3) | TWI654746B (ja) |
WO (1) | WO2016042603A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6736441B2 (ja) * | 2016-09-28 | 2020-08-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6709180B2 (ja) * | 2017-02-28 | 2020-06-10 | キオクシア株式会社 | メモリシステムおよび制御方法 |
WO2019089935A1 (en) * | 2017-11-02 | 2019-05-09 | The Regents Of The University Of California | Power distribution within silicon interconnect fabric |
JP7048289B2 (ja) * | 2017-12-08 | 2022-04-05 | キオクシア株式会社 | 情報処理装置および方法 |
JP7144951B2 (ja) * | 2018-03-20 | 2022-09-30 | キオクシア株式会社 | 半導体装置 |
JP7118785B2 (ja) * | 2018-07-12 | 2022-08-16 | キオクシア株式会社 | 半導体装置 |
JP7226055B2 (ja) * | 2019-04-17 | 2023-02-21 | 富士通株式会社 | 半導体装置およびシステム |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5585675A (en) * | 1994-05-11 | 1996-12-17 | Harris Corporation | Semiconductor die packaging tub having angularly offset pad-to-pad via structure configured to allow three-dimensional stacking and electrical interconnections among multiple identical tubs |
KR100364635B1 (ko) * | 2001-02-09 | 2002-12-16 | 삼성전자 주식회사 | 칩-레벨에 형성된 칩 선택용 패드를 포함하는 칩-레벨3차원 멀티-칩 패키지 및 그 제조 방법 |
JP2007250561A (ja) | 2004-04-12 | 2007-09-27 | Japan Science & Technology Agency | 半導体素子および半導体システム |
JP4577688B2 (ja) * | 2005-05-09 | 2010-11-10 | エルピーダメモリ株式会社 | 半導体チップ選択方法、半導体チップ及び半導体集積回路装置 |
US7702874B2 (en) | 2005-06-22 | 2010-04-20 | Intel Corporation | Memory device identification |
US8259619B2 (en) * | 2007-05-18 | 2012-09-04 | Nec Corporation | Topology specifying method and topology specifying apparatus |
KR101519440B1 (ko) * | 2007-10-04 | 2015-05-13 | 삼성전자주식회사 | 구성 가능한 수직 입출력 라인을 가지는 적층된 반도체 장치 및 그 방법 |
US8334599B2 (en) | 2008-08-21 | 2012-12-18 | Qimonda Ag | Electronic device having a chip stack |
KR20100042021A (ko) * | 2008-10-15 | 2010-04-23 | 삼성전자주식회사 | 반도체 칩, 스택 모듈, 메모리 카드 및 반도체 칩의 제조 방법 |
JP5127737B2 (ja) | 2009-02-04 | 2013-01-23 | 株式会社東芝 | 半導体装置 |
JP5632584B2 (ja) * | 2009-02-05 | 2014-11-26 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
US9171824B2 (en) * | 2009-05-26 | 2015-10-27 | Rambus Inc. | Stacked semiconductor device assembly |
US8400781B2 (en) * | 2009-09-02 | 2013-03-19 | Mosaid Technologies Incorporated | Using interrupted through-silicon-vias in integrated circuits adapted for stacking |
GB0915515D0 (en) * | 2009-09-04 | 2009-10-07 | Ucl Business Plc | Treatment of vasculoproliferative conditions |
JP5564230B2 (ja) | 2009-10-09 | 2014-07-30 | ピーエスフォー ルクスコ エスエイアールエル | 積層型半導体装置 |
US8698321B2 (en) * | 2009-10-07 | 2014-04-15 | Qualcomm Incorporated | Vertically stackable dies having chip identifier structures |
US8492905B2 (en) | 2009-10-07 | 2013-07-23 | Qualcomm Incorporated | Vertically stackable dies having chip identifier structures |
JP5559507B2 (ja) * | 2009-10-09 | 2014-07-23 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びこれを備える情報処理システム |
US8258619B2 (en) * | 2009-11-12 | 2012-09-04 | International Business Machines Corporation | Integrated circuit die stacks with translationally compatible vias |
JP5686131B2 (ja) * | 2010-02-17 | 2015-03-18 | 富士電機株式会社 | 電力変換装置 |
KR20110119087A (ko) * | 2010-04-26 | 2011-11-02 | 삼성전자주식회사 | 스택형 반도체 장치 |
US8933345B1 (en) * | 2010-05-13 | 2015-01-13 | Xilinx, Inc. | Method and apparatus for monitoring through-silicon vias |
KR101751045B1 (ko) * | 2010-05-25 | 2017-06-27 | 삼성전자 주식회사 | 3d 반도체 장치 |
KR101179268B1 (ko) * | 2010-08-05 | 2012-09-03 | 에스케이하이닉스 주식회사 | 관통 비아들을 통한 칩선택이 가능한 반도체 패키지 |
JP2012083243A (ja) | 2010-10-13 | 2012-04-26 | Elpida Memory Inc | 半導体装置及びそのテスト方法 |
JP5684590B2 (ja) | 2011-01-28 | 2015-03-11 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
JP2012226794A (ja) | 2011-04-18 | 2012-11-15 | Elpida Memory Inc | 半導体装置、及び半導体装置の制御方法。 |
JP2012255704A (ja) | 2011-06-08 | 2012-12-27 | Elpida Memory Inc | 半導体装置 |
KR20130011138A (ko) * | 2011-07-20 | 2013-01-30 | 삼성전자주식회사 | 모노 랭크와 멀티 랭크로 호환 가능한 메모리 장치 |
KR20130042078A (ko) | 2011-10-18 | 2013-04-26 | 에스케이하이닉스 주식회사 | 반도체 장치 |
JP2013105996A (ja) | 2011-11-16 | 2013-05-30 | Elpida Memory Inc | 半導体装置 |
CN103946981B (zh) * | 2011-12-02 | 2016-11-09 | 英特尔公司 | 具有提供偏移互连的接口的堆叠式存储器 |
JP5802631B2 (ja) | 2012-09-06 | 2015-10-28 | 株式会社東芝 | 半導体装置 |
US9240381B2 (en) * | 2013-09-24 | 2016-01-19 | Nanya Technology Corporation | Chip package and method for forming the same |
KR102101403B1 (ko) * | 2013-12-30 | 2020-04-17 | 에스케이하이닉스 주식회사 | 채널을 초기화시키는 3차원 반도체 장치 |
US9893037B1 (en) * | 2017-04-20 | 2018-02-13 | Nanya Technology Corporation | Multi-chip semiconductor package, vertically-stacked devices and manufacturing thereof |
-
2014
- 2014-09-17 CN CN201480081668.1A patent/CN106605266B/zh active Active
- 2014-09-17 SG SG11201701725QA patent/SG11201701725QA/en unknown
- 2014-09-17 WO PCT/JP2014/074460 patent/WO2016042603A1/ja active Application Filing
- 2014-09-17 JP JP2016548464A patent/JP6388350B2/ja active Active
- 2014-09-17 US US15/508,035 patent/US10438929B2/en active Active
-
2015
- 2015-03-03 TW TW106106011A patent/TWI654746B/zh active
- 2015-03-03 TW TW104106716A patent/TWI585950B/zh active
- 2015-03-03 TW TW107144338A patent/TWI707452B/zh active
Also Published As
Publication number | Publication date |
---|---|
CN106605266B (zh) | 2019-10-18 |
JPWO2016042603A1 (ja) | 2017-07-13 |
CN106605266A (zh) | 2017-04-26 |
US10438929B2 (en) | 2019-10-08 |
TW201613075A (en) | 2016-04-01 |
TWI585950B (zh) | 2017-06-01 |
TW201926645A (zh) | 2019-07-01 |
SG11201701725QA (en) | 2017-04-27 |
WO2016042603A1 (ja) | 2016-03-24 |
TWI654746B (zh) | 2019-03-21 |
TWI707452B (zh) | 2020-10-11 |
US20170309598A1 (en) | 2017-10-26 |
TW201733085A (zh) | 2017-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6388350B2 (ja) | 半導体装置 | |
US10651153B2 (en) | Three-dimensional (3D) memory with shared control circuitry using wafer-to-wafer bonding | |
US9977752B2 (en) | Semiconductor storage device and control method thereof | |
WO2018055734A1 (ja) | メモリデバイス | |
JP6067541B2 (ja) | メモリシステムおよびメモリシステムのアセンブリ方法 | |
CN111354404B (zh) | 半导体存储装置 | |
US10452588B2 (en) | Semiconductor device | |
US20210295884A1 (en) | Nonvolatile memory devices including memory planes and memory systems including the same | |
US8942045B2 (en) | Memory apparatus and methods | |
JP5364638B2 (ja) | メモリチップおよびマルチチップパッケージ | |
CN112400163A (zh) | 存储器系统及控制方法 | |
US11923013B2 (en) | Operation method of semiconductor storage device | |
US11282579B2 (en) | Semiconductor memory device including a first electrode to input command set and output read data and a second electrode to supply power | |
JP2012022740A (ja) | マルチチップパッケージおよびメモリチップ | |
TWI833966B (zh) | 半導體裝置及記憶體系統 | |
US9773527B2 (en) | Semiconductor device | |
US10373658B2 (en) | Semiconductor modules | |
TW201621909A (zh) | 指派半導體晶粒以致能高堆疊能力之技術 | |
JP2023045151A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170605 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180717 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180809 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6388350 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |