KR101088822B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR101088822B1
KR101088822B1 KR1020090073509A KR20090073509A KR101088822B1 KR 101088822 B1 KR101088822 B1 KR 101088822B1 KR 1020090073509 A KR1020090073509 A KR 1020090073509A KR 20090073509 A KR20090073509 A KR 20090073509A KR 101088822 B1 KR101088822 B1 KR 101088822B1
Authority
KR
South Korea
Prior art keywords
bonding
molding member
semiconductor chip
substrate
semiconductor package
Prior art date
Application number
KR1020090073509A
Other languages
English (en)
Other versions
KR20110016023A (ko
Inventor
김기영
현성호
박명근
이웅선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090073509A priority Critical patent/KR101088822B1/ko
Priority to US12/604,601 priority patent/US8399998B2/en
Publication of KR20110016023A publication Critical patent/KR20110016023A/ko
Application granted granted Critical
Publication of KR101088822B1 publication Critical patent/KR101088822B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 패키지가 개시되어 있다. 반도체 패키지는 제1 면, 상기 제1 면과 대향하는 제2 면 및 상기 제1 및 제2 면들을 연결하는 측면을 갖고, 상기 제1 면 상에 배치된 본딩 패드들을 갖는 반도체 칩, 상기 반도체 칩의 제1 면을 덮고 상기 반도체 칩의 상기 측면은 노출하는 몰딩 부재 및 상기 각 본딩 패드들과 전기적으로 접속되는 제1 단부 및 상기 제1 단부와 연결되며 상기 몰딩 부재 내부를 통과하여 상기 몰딩 부재의 측면으로 노출되는 제2 단부를 갖는 본딩 부재를 포함하며, 상기 본딩 부재는 띠 형상을 갖는 도전성 리드 프레임을 포함하는 것을 특징으로 한다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것이다.
최근 들어, 방대한 데이터를 저장 및 방대한 데이터를 처리하는 것이 가능한 반도체 칩 및 반도체 칩을 포함하는 반도체 패키지가 개발된 바 있다.
최근 들어, 반도체 칩의 약 100% 내지 105%에 불과한 사이즈를 갖는 웨이퍼 레벨 패키지가 개발된 바 있다. 종래 웨이퍼 레벨 패키지는 본딩 패드를 갖는 반도체 칩, 본딩 패드와 전기적으로 연결된 재배선, 재배선의 일부를 노출하는 절연막 및 노출된 재배선과 어탯치되는 도전볼을 포함한다.
종래 웨이퍼 레벨 패키지에서 재배선을 형성하기 위해서는 박막 패터닝 공정 또는 도금 공정과 같은 복잡한 제조 공정이 요구될 뿐만 아니라 재배선을 형성하는 도중 재배선의 일부가 단선되거나 손상되는 문제점을 갖는다. 또한, 반도체 칩 상에 배치된 재배선은 반도체 칩의 팽창 및 수축에 따른 응력에 의하여 쉽게 단선되는 문제점을 갖는다.
본 발명은 제조 공정을 단축시켜 제조 원가를 감소시킬 뿐만 아니라 제조 공정 단축에 따른 제조 공정 불량을 감소시키고, 반도체 칩의 팽창 및 수축에 따른 응력에 의하여 단선되지 않는 본딩 부재를 포함하는 반도체 패키지를 제공한다.
본 발명에 따른 반도체 패키지는 제1 면, 상기 제1 면과 대향하는 제2 면 및 상기 제1 및 제2 면들을 연결하는 측면을 갖고, 상기 제1 면 상에 배치된 본딩 패드들을 갖는 반도체 칩, 상기 반도체 칩의 제1 면을 덮고 상기 반도체 칩의 상기 측면은 노출하는 몰딩 부재 및 상기 각 본딩 패드들과 전기적으로 접속되는 제1 단부 및 상기 제1 단부와 연결되며 상기 몰딩 부재 내부를 통과하여 상기 몰딩 부재의 측면으로 노출되는 제2 단부를 갖는 본딩 부재를 포함하며, 상기 본딩 부재는 띠 형상을 갖는 도전성 리드 프레임을 포함하는 것을 특징으로 한다.
반도체 패키지는 상기 몰딩 부재의 상기 측면에 배치되며 상기 제2 단부와 전기적으로 연결되는 확장 패드를 더 포함한다.
반도체 패키지는 상기 몰딩 부재의 측면으로부터 노출된 적어도 2 개의 상기 제2 단부들을 전기적으로 연결하는 추가 본딩 부재를 더 포함한다.
반도체 패키지의 상기 추가 본딩 부재는 도전성 와이어, 도전 테이프, 도전성 잉크, 금속 패턴, 이방성 도전 필름 및 전도성 고분자 물질로 이루어진 군으로부터 선택된 어느 하나를 포함한다.
반도체 패키지의 상기 몰딩 부재의 상기 측면으로부터 노출된 상기 본딩 부 재의 상기 제2 단부는 점 형상, 선 형상 및 면 형상 중 어느 하나의 형상을 포함한다.
반도체 패키지는 상기 반도체 칩의 상기 제2 면이 실장되며 상기 반도체 칩의 외측에 배치된 접속 패드를 갖는 기판 및 상기 측면으로부터 노출된 상기 본딩 부재의 상기 제2 단부 및 상기 접속 패드를 전기적으로 연결하는 연결 부재를 더 포함한다.
반도체 패키지의 상기 연결 부재는 도전성 와이어, 도전 테이프, 도전성 잉크, 금속 패턴, 이방성 도전 필름 및 전도성 고분자 물질로 이루어진 군으로부터 선택된 어느 하나를 포함한다.
반도체 패키지는 상기 반도체 칩이 측면과 마주하여 상기 제2 단부들과 전기적으로 접속되는 접속 패드들을 갖는 기판을 더 포함한다.
반도체 패키지는 적어도 2 개의 상기 반도체 칩의 상기 제2 면이 실장되며, 절곡되어 상기 제2 단부와 전기적으로 접속되는 접속 패드를 갖는 기판을 더 포함한다.
반도체 패키지의 상기 몰딩 부재는 상기 본딩 부재의 상기 제2 단부로부터 상기 본딩 부재의 일부분을 노출하는 개구를 포함한다.
반도체 패키지는 상기 반도체 칩의 상기 제2 면과 접촉되는 제1 기판 몸체, 상기 제1 기판 몸체의 하면에 제1 단부가 배치되고 상기 제1 기판 몸체의 측면에 제2 단부가 배치된 제1 배선을 포함하는 제1 기판, 상기 몰딩 부재 상에 배치되는 제2 기판 몸체, 상기 제2 기판 몸체의 상면에 제3 단부가 배치되고, 상기 제2 기판 몸체의 측면에 제4 단부가 배치된 제2 배선을 포함하는 제2 기판 및 상기 제2 단부 및 상기 제4 단부를 전기적으로 연결하는 연결 부재를 더 포함한다.
반도체 패키지는 상기 제2 배선의 상기 제3 단부와 전기적으로 연결되는 추가 반도체 패키지를 더 포함한다.
반도체 패키지의 상기 본딩 부재는 상기 몰딩 부재의 상기 측면으로부터 노출된 상기 제2 단부는 상기 몰딩 부재의 상기 측면 상에서 적어도 한번 절곡된 형상을 포함한다.
반도체 패키지의 상기 본딩 부재는 띠 형상을 갖는 도전성 리드 프레임을 포함한다.
삭제
반도체 패키지는 상기 몰딩 부재의 상기 측면으로부터 오목하게 형성되어 상기 본딩 부재의 상기 제2 단부를 상기 몰딩 부재로부터 노출시키는 홈 및 상기 홈 내에 채워지며 상기 제2 단부와 연결된 솔더볼을 포함한다.
반도체 패키지는 상기 반도체 칩, 상기 몰딩 부재 및 상기 본딩 부재를 관통하는 관통홀 내에 배치되며 상기 본딩 부재와 전기적으로 접속되는 관통 전극을 더 포함한다.
반도체 패키지는 상기 몰딩 부재의 상기 측면으로부터 오목한 그루브 형상으로 형성되며 적어도 2 개의 상기 본딩 부재들의 상기 제2 단부들을 연결하는 리세스부 및 상기 리세스부 내에 배치되어 상기 제2 단부들을 연결하는 추가 본딩 부재를 더 포함한다.
반도체 패키지는 상기 리세스부 내에 배치되어 상기 추가 본딩 부재를 절연하는 절연 부재를 더 포함한다.
반도체 패키지의 상기 몰딩 부재는 상기 반도체 칩의 상기 측면을 덮는다.
본 발명에 따르면, 리드 프레임을 이용하여 웨이퍼 레벨 패키지의 재배선 역할을 할 수 있도록 함으로써 반도체 패키지의 제조 공정을 보다 단순화시킬 뿐만 아니라 제조 코스트를 크게 감소시킬 수 있는 효과를 갖는다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 패키지에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
도 1은 본 발명의 일실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 1을 참조하면, 반도체 패키지(100)는 반도체 칩(10), 몰딩 부재(20) 및 본딩 부재(30)를 포함한다.
반도체 칩(10)은 데이터를 저장하기 위한 데이터 반도체 칩 및/또는 데이터를 처리하기 위한 시스템 반도체 칩 중 어느 하나를 포함할 수 있다.
반도체 칩(10)은, 예를 들어, 직육면체 형상을 갖고, 직육면체 형상을 갖는 반도체 칩(10)은 제1 면(1), 제1 면(1)과 대향 하는 제2 면(2) 및 제1 및 제2 면(1,2)들을 전기적으로 연결하는 측면(3)들 포함한다. 본 실시예에서, 반도체 칩(10)은, 예를 들어, 4 개의 측면(3)들은 포함한다.
반도체 칩(10)은 회로부(미도시) 및 본딩 패드(4)들을 포함한다.
회로부는 데이터를 저장하는 데이터 저장부 및/또는 데이터를 처리하기 위한 데이터 처리부를 포함한다.
본딩 패드(4)들은 반도체 칩(10)의 제1 면(1) 상에 배치된다. 예를 들어, 본딩 패드(4)들은 반도체 칩(10)의 제1 면(1)의 중앙부에 1열 또는 2열로 형성된다. 본딩 패드(4)들은 회로부와 전기적으로 연결된다.
반도체 칩(10)의 제2 면(2)에는 시트 형상을 갖는 접착 부재(6)가 배치될 수 있다. 이와 다르게, 반도체 칩(10)의 제2 면(2)에는 접착제가 배치되어도 무방하다.
몰딩 부재(20)는 반도체 칩(10)의 제1 면(1) 상에 배치된다. 본 실시예에서, 몰딩 부재(20)는 에폭시 수지와 같은 몰딩 물질을 포함한다.
본 실시예에서, 몰딩 부재(20)는 반도체 칩(10)의 제1 면(1)을 덮고 반도체 칩(10)의 측면(3)들은 노출한다. 즉, 몰딩 부재(20)는 반도체 칩(10)의 제1 면(1) 상에만 배치된다.
본딩 부재(30)는 몰딩 부재(20)의 내부에 배치된다. 본딩 부재(30)는, 예를 들어, 도전성 리드 프레임일 수 있다.
본딩 부재(30)의 제1 단부(32)는 각 반도체 칩(10)의 각 본딩 패드(4) 상에 전기적으로 접속되며, 본딩 부재(30)의 제1 단부(32)와 대향하는 제2 단부(34)는 몰딩 부재(20)의 내부를 통과하여 몰딩 부재(20)의 측면(22)으로부터 노출된다.
본 실시예에서, 본딩 부재(30)는 반도체 칩(10)의 제1 면(1)으로부터 지정된 간격으로 이격된다.
복수개의 본딩 패드(4)들에 각각 접속된 본딩 부재(30)들의 각 제2 단부들은, 평면상에서 보았을 때, 서로 다른 방향으로 배치되거나, 모두 동일한 방향으로 배치될 수 있다.
본 실시예에서는 리드 프레임을 이용하여 재배선 역할을 하는 본딩 부재(30)를 형성하기 때문에 종래에 비하여 제조 공정수를 크게 감소시킬 수 있다.
도 2는 본 발명의 다른 실시예에 의한 반도체 패키지를 도시한 단면도이다. 도 2에 도시된 반도체 패키지는 확장 패드를 제외하면 앞서 도 1을 통해 설명된 반도체 패키지와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생략하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 2를 참조하면, 반도체 패키지(100)는 반도체 칩(10), 몰딩 부재(20), 본딩 부재(30) 및 확장 패드(40)를 포함한다.
확장 패드(40)는, 예를 들어, 몰딩 부재(20)의 측면(22) 상에 배치되며, 확장 패드(40)는 몰딩 부재(20)의 측면(22)으로부터 노출된 본딩 부재(30)의 제2 단부(34)와 전기적/물리적으로 연결된다. 본 실시예에서, 확장 패드(40)는 몰딩 부재(20)의 측면(22)으로부터 노출된 본딩 부재(30)의 제2 단부(34)의 평면적을 수 ~ 수백배 증가시킨다.
확장 패드(40)에는 솔더볼과 같은 도전볼, 도전성 본딩 와이어 및 외부 회로 기판의 접속 패드들이 전기적으로 접속될 수 있다. 또한, 확장 패드(40)를 이용하여 적어도 2 개의 반도체 패키지(100)를 전기적으로 쉽게 연결할 수 있다.
도 3은 본 발명의 또 다른 실시예에 의한 반도체 패키지의 측면을 도시한 측면도이다. 도 3에 도시된 반도체 패키지는 추가 본딩 부재를 제외하면 앞서 도 1을 통해 설명된 반도체 패키지와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생략하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 3을 참조하면, 반도체 패키지(100)는 반도체 칩(10), 몰딩 부재(20), 본딩 부재(30) 및 추가 본딩 부재(50)를 포함한다.
추가 본딩 부재(50)는 몰딩 부재(20)의 측면(22) 및/또는 반도체 칩(10)의 측면(3)에 배치될 수 있다.
추가 본딩 부재(50)는 몰딩 부재(20)의 측면(22)으로부터 노출된 복수개의 본딩 부재(30)들의 제2 단부(34)들 중 적어도 2 개를 전기적으로 연결한다. 본 실시예에서, 적어도 2 개의 본딩 부재(30)들을 전기적으로 연결하는 추가 본딩 부재(50)는 리페어 부재 역할도 할 수 있다.
추가 본딩 부재(50)는 도전 테이프, 도전성 잉크, 금속 패턴, 이방성 도전 필름(ACF) 및 전도성 고분자 물질 등 중 적어도 하나가 사용될 수 있다. 추가 본딩 부재(50)는 하나의 반도체 패키지(100)에 포함된 본딩 부재(30)들을 전기적으로 연결할 수 있을 뿐만 아니라 적어도 2 개가 적층된 반도체 패키지(100)에 포함된 본 딩 부재(30)들을 전기적으로 연결할 수 있다.
한편, 도 4에 도시된 바와 같이 몰딩 부재(20)의 측면(22)으로부터 노출된 본딩 부재(30)의 각 제2 단부(34)에 확장 패드(40)를 형성하고, 적어도 2 개의 확장 패드(40)들을 도전성 와이어와 같은 추가 본딩 부재(50)에 의하여 전기적으로 연결하여도 무방하다.
도 5 내지 도 7들은 본 발명의 또 다른 실시예에 따른 반도체 패키지의 측면을 도시한 측면도들이다. 본 발명의 또 다른 실시에에 따른 반도체 패키지들은 본딩 부재의 제2 단부의 형상 및 구조를 제외하면 도 1에 도시 및 설명된 반도체 패키지와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성 요소에 대한 중복된 설명은 생략하기로 하며, 동일한 부분에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 5 내지 도 7들을 참조하면, 몰딩 부재(20)의 측면(22)으로부터 노출된 본딩 부재(30)의 각 제2 단부(34)는 도 5에 도시된 바와 같이 점 형상, 도 6에 도시된 바와 같이 선 형상 및 도 7에 도시된 바와 같이 면 형상을 가질 수 있다.
구체적으로, 도 6에 도시된 바와 같이 선 형상을 갖는 본딩 부재(30)는 본딩 부재(30)의 제2 단부(34)를 몰딩 부재(20)의 측면(22)으로부터 돌출시킨 후 몰딩 부재(20)의 측면(22)으로 절곡하여 형성되고, 도 7에 도시된 면 형상을 갖는 본딩 부재(30)는 점 또는 선 형상을 갖는 본딩 부재(30)에 도금 공정 등을 수행하여 형성할 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이 다. 도 8에 도시된 반도체 패키지는 기판 및 연결 부재를 제외하면 앞서 도 1을 통해 설명된 반도체 패키지와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생략하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 8을 참조하면, 반도체 패키지(100)는 반도체 칩(10), 몰딩 부재(20), 본딩 부재(30), 연결 부재(60) 및 기판(70)을 포함한다.
기판(70)은, 예를 들어, 플레이트 형상을 갖고, 기판(70)의 상면에는 접속 패드(74)들이 형성되고, 기판(70)의 상면과 대향하는 하면에는 접속 패드(74)들과 전기적으로 접속되는 볼 랜드(76)들이 배치되고, 각 볼 랜드(76)들에는 솔더볼과 같은 도전볼(78)들이 배치된다. 본 실시예에서, 접속 패드(74)들은 기판(70)의 에지를 따라 배치될 수 있다.
반도체 칩(10)의 제2 면(2)은 기판(70)의 상면에 배치된다. 본 실시예에서, 반도체 칩(10) 및 몰딩 부재(20)는 기판(70)의 상면 상에 적어도 2 개가 교대로 적층될 수 있다.
연결 부재(60)는 각 몰딩 부재(20)의 측면(22)으로부터 노출된 본딩 부재(30)의 제2 단부(34) 및 기판(70)의 접속 패드(74)를 전기적으로 연결한다.
본 실시예에서, 연결 부재(60)는 도전성 와이어, 도전 테이프, 도전성 잉크, 금속 패턴, 이방성 도전 필름 및 전도성 고분자 물질 중 어느 하나를 포함할 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이 다. 도 9에 도시된 반도체 패키지는 기판을 제외하면 앞서 도 1을 통해 설명된 반도체 패키지와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생략하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 9를 참조하면, 반도체 패키지(100)는 반도체 칩(10), 몰딩 부재(20), 본딩 부재(30) 및 기판(70)을 포함한다.
기판(70)은, 예를 들어, 플레이트 형상을 갖고, 기판(70)의 상면에는 복수개의 접속 패드(75)들이 직렬 형태로 배치되고, 기판(70)의 상면과 대향하는 하면에는 접속 패드(75)들과 전기적으로 접속되는 볼 랜드(76)들이 배치되고, 각 볼 랜드(76)들에는 솔더볼과 같은 도전볼(78)들이 배치된다.
반도체 칩(10)의 측면(3)은 기판(70)의 상면과 마주한다. 즉, 반도체 칩(10)은 기판(70)에 대하여 수직하게 배치되고, 몰딩 부재(20)의 측면(22)으로부터 노출된 본딩 부재(30)들의 각 제2 단부(34)는 기판(70)의 상면 상에 배치된 각 접속 패드(75)들과 전기적으로 접속된다. 본 실시예에서, 몰딩 부재(20)의 측면(22)으로부터 노출된 본딩 부재(30)의 각 제2 단부(34)에는 접속 패드(75)와의 접촉 특성을 향상시키기 위해 도 2에 도시된 바와 같이 확장 패드(40)가 형성될 수 있고, 확장 패드(40) 및 접속 패드(75) 사이에는 솔더가 개재될 수 있다.
본 실시예에서, 기판(70)의 상면에 대하여 측면(3)이 마주하는 반도체 칩(10)은 적어도 2 개가 기판(70) 상에 배치될 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이 다. 도 10에 도시된 반도체 패키지는 기판을 제외하면 앞서 도 1을 통해 설명된 반도체 패키지와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생략하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 10을 참조하면, 반도체 패키지(100)는 반도체 칩(10), 몰딩 부재(20), 본딩 부재(30) 및 기판(70)을 포함한다.
기판(70)은, 예를 들어, 플레이트 형상을 갖고, 기판(70)은 몰딩 부재(20)가 형성된 반도체 칩(10)을 수납할 수 있도록 절곡되고, 이로 인해 기판(70)의 일부는 반도체 칩(10)의 측면(3) 및 몰딩 부재(20)의 측면(22)과 마주한다. 반도체 칩(10)의 측면(3) 및 몰딩 부재(20)의 측면(22)과 마주하는 기판(70)에는 접속 패드(79)가 배치되고 접속 패드(79)는 솔더 등에 의하여 몰딩 부재(20)의 측면(22)으로부터 노출된 본딩 부재(30)의 제2 단부(34)와 전기적으로 연결된다.
본 실시예에서, 몰딩 부재(20)가 제1 면(1)에 배치된 반도체 칩(10)은 적어도 2 개가 적층될 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다. 도 11에 도시된 반도체 패키지는 몰딩 부재의 구조를 제외하면 도 1에 도시된 반도체 패키지와 실질적으로 동일하다. 따라서, 동일한 구조에 대한 중복된 설명은 생략하기로 하며 동일한 구성에 대한 중복된 설명은 생략하기로 한다.
도 11을 참조하면, 반도체 패키지(100)는 반도체 칩(10), 몰딩 부재(20) 및 본딩 부재(30)를 포함한다.
몰딩 부재(20)는 몰딩 부재(20)의 측면(22)으로부터 노출된 본딩 부재(30)의 제2 단부(34)로부터 본딩 부재(30)의 일부분을 노출시키는 개구(24)를 포함한다.
본 실시예에서, 개구(24)는 도 12에 도시된 바와 같이 몰딩 부재(20)의 측면(22) 및 측면(22)과 만나는 상면 부분을 모두 제거하여 계단 형상을 가질 수 있고, 이로 인해 본딩 부재(30)의 제2 단부(34)는, 평면상에서 보았을 때, 선(line) 형태로 지정된 길이 만큼 노출된다.
본 실시예에서, 개구(24)는 도 13에 도시된 바와 같이 몰딩 부재(20)의 측면(22) 및 측면(22)과 만나는 상면 부분 중 제2 단부(34)와 대응하는 부분을 선택적으로 제거한 리세스 형상을 가질 수 있고, 이로 인해 본딩 부재(30)의 제2 단부(34)는, 평면 상에서 보았을 때 선 형태로 지정된 길이 만큼 노출된다.
도 14는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다. 도 14에 도시된 반도체 패키지는 제1 기판, 제2 기판, 연결 부재 및 추가 반도체 패키지를 제외하면 도 1에 도시된 반도체 패키지와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생략하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 14를 참조하면, 반도체 패키지(100)는 반도체 칩(10), 몰딩 부재(20), 본딩 부재(30), 제1 기판(82), 제2 기판(86) 및 연결 부재(90)를 포함한다.
제1 기판(82)은 플레이트 형상을 갖고, 제1 기판(82)은 제1 기판(82)의 하면 및 하면과 연결된 측면을 연결하는 제1 배선(84)을 포함한다. 제1 배선(84)은 제1 기판(82)의 하면 상에 배치된 볼 랜드와 전기적으로 연결된다.
제2 기판(86)은 플레이트 형상을 갖고, 제2 기판(86)은 제2 기판(86)의 상면 및 상면과 연결된 측면을 연결하는 제2 배선(88)을 포함한다. 제2 배선(88)은 제2 기판(86)의 상면에 연결된 볼 랜드와 전기적으로 연결된다.
몰딩 부재(20)가 배치된 반도체 칩(10)은 제1 기판(82) 및 제2 기판(86) 사이에 개재된다. 본 실시예에서, 반도체 칩(10)의 제2 면(2)은 제1 기판(82)의 상면에 배치되고, 몰딩 부재(20) 상에는 제2 기판(86)이 배치된다.
연결 부재(90)는 제1 기판(82)의 제1 배선(84) 및 제2 기판(86)의 제2 배선(88)을 전기적으로 연결되고, 연결 부재(90)는 몰딩 부재(20)의 측면(22)으로부터 노출된 본딩 부재(30)와 전기적으로 연결된다.
추가 반도체 패키지(89)는 제2 기판(86)의 상면에 형성된 볼 랜드와 전기적으로 연결된다. 본 실시예에서, 추가 반도체 패키지(89)는, 예를 들어, 플립-칩(flip-cip) 방식으로 제2 기판(86)과 전기적으로 연결될 수 있다.
도 15는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 측면도이다. 도 15에 도시된 반도체 패키지는 본딩 부재를 제외하면 앞서 도 1을 통해 설명한 반도체 패키지와 실질적으로 동일하다. 따라서, 동일한 부재에 대한 중복된 설명은 생략하기로 하며, 동일한 부재에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 15를 참조하면, 반도체 패키지(100)는 반도체 칩(10), 몰딩 부재(20), 본딩 부재(30)를 포함한다.
본딩 부재(30)는 몰딩 부재(20)의 측면(22)으로부터 소정 길이 돌출된 제2 단부(34)를 갖고, 본딩 부재(30)의 제2 단부(34)는 적어도 한 번 절곡된 형상을 갖는다. 본 실시예에서, 본딩 부재(30)의 제2 단부(34)는 예를 들어, 태엽 형태로 권취된 형상을 가질수 있고, 본딩 부재(30)의 제2 단부(34)를 절곡함으로써 몰딩 부재(20)의 측면(22)으로부터 노출된 본딩 부재(30)의 제2 단부(34)의 표면적을 크게 증가시킬 수 있다.
도 16은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다. 도 16에 도시된 반도체 패키지는 몰딩 부재 및 솔더볼을 제외하면 앞서 도 1을 통해 설명한 반도체 패키지와 실질적으로 동일하다. 따라서, 동일한 부재에 대한 중복된 설명은 생략하기로 하며, 동일한 부재에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 16을 참조하면, 반도체 패키지(100)는 반도체 칩(10), 몰딩 부재(20), 본딩 부재(30) 및 솔더볼(94)을 포함한다.
몰딩 부재(20)는 몰딩 부재(20)의 측면(22)으로부터 오목하게 형성된 홈(92)을 갖는다. 본 실시예에서, 본딩 부재(30)의 제2 단부(34)는 몰딩 부재(20)의 측면(22)으로부터 오목하게 형성된 홈(92)에 의하여 노출된다. 본 실시예에서, 홈(92)은, 예를 들어, 반구 형상으로 형성된다.
솔더볼(94)은 몰딩 부재(20)의 측면(22)에 형성된 홈(92) 내에 배치되며, 솔더볼(94)은 본딩 부재(30)의 제2 단부(34)와 전기적으로 접속된다.
도 17은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다. 도 17에 도시된 반도체 패키지는 관통 전극을 제외하면 앞서 도 1을 통해 설명 된 반도체 패키지와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생략하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 17을 참조하면, 반도체 패키지(100)는 반도체 칩(10), 몰딩 부재(20), 본딩 부재(30) 및 관통 전극(95)을 포함한다.
관통 전극(95)은 반도체 칩(10) 및 몰딩 부재(20)를 관통한다. 본 실시예에서, 관통 전극(95)은 반도체 칩(10) 및 몰딩 부재(20)를 관토된다. 관통 전극(95)은, 예를 들어, 본딩 부재(30)와 전기적으로 연결될 수 있다. 이와 다르게, 관통 전극(95)은 본딩 부재(30)와 소정 간격 이격될 수 있다.
도 18은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다. 도 18에 도시된 반도체 패키지는 리세스부, 추가 본딩 부재 및 절연 부재를 제외하면 앞서 도 1을 통해 설명된 반도체 패키지와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성 요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 18을 참조하면, 반도체 패키지(100)는 반도체 칩(10), 몰딩 부재(20), 본딩 부재(30)를 포함한다.
몰딩 부재(20)의 측면(22)에는 그루브(groove) 형상 또는 트랜치 형상을 갖는 홈(96)이 형성된다. 본 실시예에서, 홈(96)은 적어도 2 개의 본딩 부재(30)의 제2 단부(34)를 노출한다.
홈(96)에 의하여 노출된 본딩 부재(30)의 제2 단부(34)들은 추가 본딩 부 재(96a)에 의하여 전기적으로 연결되며, 추가 본딩 부재(96a)들이 형성된 홈(96)은 절연 부재(97)에 의하여 전기적으로 연결된다.
본 실시예에 의하면, 몰딩 부재(20)에 홈(96)을 형성하고, 홈(96) 내에 추가 본딩 부재(96a) 및 추가 본딩 부재(96a)를 절연하는 절연 부재(97)를 배치하여 몰딩 부재(20)의 측면(22)으로부터 추가 본딩 부재(96a)가 돌출되지 않도록 한다.
도 19는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다. 도 19에 도시된 반도체 패키지는 몰딩 부재를 제외하면 앞서 도 1을 통해 설명된 반도체 패키지와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성 요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 19를 참조하면, 반도체 패키지(100)는 반도체 칩(10), 몰딩 부재(20), 본딩 부재(30)를 포함한다.
몰딩 부재(20)는 반도체 칩(10)의 상면(1) 뿐만 아니라, 상면(1)과 만나는 반도체 칩(10)의 측면(3)을 덮는다. 본 실시예에서, 반도체 칩(10)의 측면(3) 외곽에 형성된 몰딩 부재(20)에는 관통 전극 등이 관통될 수 있고, 관통 전극은 본딩 부재(30)와 전기적으로 접속될 수 있다.
이상에서 상세하게 설명한 바에 의하면, 리드 프레임을 이용하여 웨이퍼 레벨 패키지의 재배선 역할을 할 수 있도록 함으로써 반도체 패키지의 제조 공정을 보다 단순화시킬 뿐만 아니라 제조 코스트를 크게 감소시킬 수 있는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 2는 본 발명의 다른 실시예에 의한 반도체 패키지를 도시한 단면도이다.
도 3은 본 발명의 또 다른 실시예에 의한 반도체 패키지의 측면을 도시한 측면도이다.
도 4는 본 발명의 또 다른 실시예에 의한 반도체 패키지의 측면을 도시한 측면도이다.
도 5 내지 도 7들은 본 발명의 또 다른 실시예에 따른 반도체 패키지의 측면을 도시한 측면도들이다.
도 8은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 12 및 도 13은 본 발명에 따른 몰딩 부재에 형성된 개구를 도시한 측면도들이다.
도 14는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이 다.
도 15는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 측면도이다.
도 16은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 17은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 18은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 19는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.

Claims (20)

  1. 제1 면, 상기 제1 면과 대향하는 제2 면 및 상기 제1 및 제2 면들을 연결하는 측면을 갖고, 상기 제1 면 상에 배치된 본딩 패드들을 갖는 반도체 칩;
    상기 반도체 칩의 제1 면을 덮고 상기 반도체 칩의 상기 측면은 노출하는 몰딩 부재; 및
    상기 각 본딩 패드들과 전기적으로 접속되는 제1 단부 및 상기 제1 단부와 연결되며 상기 몰딩 부재 내부를 통과하여 상기 몰딩 부재의 측면으로 노출되는 제2 단부를 갖는 본딩 부재를 포함하며,
    상기 본딩 부재는 띠 형상을 갖는 도전성 리드 프레임을 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 몰딩 부재의 상기 측면에 배치되며 상기 제2 단부와 전기적으로 연결되는 확장 패드를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서,
    상기 몰딩 부재의 측면으로부터 노출된 적어도 2 개의 상기 제2 단부들을 전기적으로 연결하는 추가 본딩 부재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 제3항에 있어서,
    상기 추가 본딩 부재는 도전성 와이어, 도전 테이프, 도전성 잉크, 금속 패턴, 이방성 도전 필름 및 전도성 고분자 물질로 이루어진 군으로부터 선택된 어느 하나인 것을 특징으로 하는 반도체 패키지.
  5. 제1항에 있어서,
    상기 몰딩 부재의 상기 측면으로부터 노출된 상기 본딩 부재의 상기 제2 단부는 점 형상, 선 형상 및 면 형상 중 어느 하나의 형상을 포함하는 것을 특징으로 하는 반도체 패키지.
  6. 제1항에 있어서,
    상기 반도체 칩이 상기 제2 면에 의해 실장되며 상기 반도체 칩의 외측에 배치된 접속 패드를 갖는 기판; 및
    상기 측면으로부터 노출된 상기 본딩 부재의 상기 제2 단부 및 상기 접속 패드를 전기적으로 연결하는 연결 부재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  7. 제6항에 있어서,
    상기 연결 부재는 도전성 와이어, 도전 테이프, 도전성 잉크, 금속 패턴, 이방성 도전 필름 및 전도성 고분자 물질로 이루어진 군으로부터 선택된 어느 하나인 것을 특징으로 하는 반도체 패키지.
  8. 제1항에 있어서,
    상기 반도체 칩이 측면과 마주하여 상기 제2 단부들과 전기적으로 접속되는 접속 패드들을 갖는 기판을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  9. 제1항에 있어서,
    적어도 2 개의 상기 반도체 칩이 상기 제2 면에 의해 실장되며, 절곡되어 상기 제2 단부와 전기적으로 접속되는 접속 패드를 갖는 기판을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  10. 제1항에 있어서,
    상기 몰딩 부재는 상기 본딩 부재의 상기 제2 단부로부터 상기 본딩 부재의 일부분을 노출하는 개구를 포함하는 것을 특징으로 하는 반도체 패키지.
  11. 제1항에 있어서,
    상기 반도체 칩의 상기 제2 면과 접촉되는 제1 기판 몸체, 상기 제1 기판 몸체의 하면에 제1 단부가 배치되고 상기 제1 기판 몸체의 측면에 제2 단부가 배치된 제1 배선을 포함하는 제1 기판;
    상기 몰딩 부재 상에 배치되는 제2 기판 몸체, 상기 제2 기판 몸체의 상면에 제3 단부가 배치되고, 상기 제2 기판 몸체의 측면에 제4 단부가 배치된 제2 배선을 포함하는 제2 기판; 및
    상기 제2 단부 및 상기 제4 단부를 전기적으로 연결하는 연결 부재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  12. 제11항에 있어서,
    상기 제2 배선의 상기 제3 단부와 전기적으로 연결되는 추가 반도체 패키지를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  13. 제1항에 있어서,
    상기 제2 단부는 상기 몰딩 부재의 상기 측면 상에서 적어도 한번 절곡된 형상을 포함하는 것을 특징으로 하는 반도체 패키지.
  14. 삭제
  15. 삭제
  16. 제1항에 있어서,
    상기 몰딩 부재의 상기 측면으로부터 오목하게 형성되어 상기 본딩 부재의 상기 제2 단부를 상기 몰딩 부재로부터 노출시키는 홈 및 상기 홈 내에 채워지며 상기 제2 단부와 연결된 솔더볼을 포함하는 것을 특징으로 하는 반도체 패키지.
  17. 제1항에 있어서,
    상기 반도체 칩, 상기 몰딩 부재 및 상기 본딩 부재를 관통하는 관통홀 내에 배치되며 상기 본딩 부재와 전기적으로 접속되는 관통 전극을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  18. 제1항에 있어서,
    상기 몰딩 부재의 상기 측면으로부터 오목한 그루브 형상으로 형성되며 적어도 2 개의 상기 본딩 부재들의 상기 제2 단부들을 연결하는 리세스부; 및
    상기 리세스부 내에 배치되어 상기 제2 단부들을 연결하는 추가 본딩 부재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  19. 제18항에 있어서,
    상기 리세스부 내에 배치되어 상기 추가 본딩 부재를 절연하는 절연 부재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  20. 제1항에 있어서,
    상기 몰딩 부재는 상기 반도체 칩의 상기 측면을 덮는 것을 특징으로 하는 반도체 패키지.
KR1020090073509A 2009-08-10 2009-08-10 반도체 패키지 KR101088822B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090073509A KR101088822B1 (ko) 2009-08-10 2009-08-10 반도체 패키지
US12/604,601 US8399998B2 (en) 2009-08-10 2009-10-23 Semiconductor package requiring reduced manufacturing processes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090073509A KR101088822B1 (ko) 2009-08-10 2009-08-10 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20110016023A KR20110016023A (ko) 2011-02-17
KR101088822B1 true KR101088822B1 (ko) 2011-12-01

Family

ID=43534189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090073509A KR101088822B1 (ko) 2009-08-10 2009-08-10 반도체 패키지

Country Status (2)

Country Link
US (1) US8399998B2 (ko)
KR (1) KR101088822B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564141B2 (en) * 2010-05-06 2013-10-22 SK Hynix Inc. Chip unit and stack package having the same
KR20130123723A (ko) 2012-05-03 2013-11-13 에스케이하이닉스 주식회사 적층 반도체 패키지
CN109950209A (zh) * 2017-12-20 2019-06-28 晟碟信息科技（上海）有限公司 具有增强的侧壁平坦度的半导体存储立方体

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210782A (ja) * 2000-01-27 2001-08-03 Seiko Epson Corp 半導体チップ、マルチチップパッケージ、および半導体装置と、並びに、それを用いた電子機器
KR100886200B1 (ko) * 2007-11-30 2009-02-27 앰코 테크놀로지 코리아 주식회사 칩 적층형 반도체 패키지 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657537A (en) 1995-05-30 1997-08-19 General Electric Company Method for fabricating a stack of two dimensional circuit modules
KR100379835B1 (ko) 1998-12-31 2003-06-19 앰코 테크놀로지 코리아 주식회사 반도체패키지및그제조방법
JP5110995B2 (ja) 2007-07-20 2012-12-26 新光電気工業株式会社 積層型半導体装置及びその製造方法
TWI345296B (en) * 2007-08-07 2011-07-11 Advanced Semiconductor Eng Package having a self-aligned die and the method for making the same, and a stacked package and the method for making the same
US7781877B2 (en) * 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
US7676912B2 (en) * 2007-09-05 2010-03-16 Headway Technologies, Inc. Method of manufacturing electronic component package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210782A (ja) * 2000-01-27 2001-08-03 Seiko Epson Corp 半導体チップ、マルチチップパッケージ、および半導体装置と、並びに、それを用いた電子機器
KR100886200B1 (ko) * 2007-11-30 2009-02-27 앰코 테크놀로지 코리아 주식회사 칩 적층형 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
US20110031604A1 (en) 2011-02-10
KR20110016023A (ko) 2011-02-17
US8399998B2 (en) 2013-03-19

Similar Documents

Publication Publication Date Title
JP5222509B2 (ja) 半導体装置
US7129420B2 (en) Semiconductor device and method for manufacture thereof, circuit board, and electronic instrument
US7184276B2 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
KR101013562B1 (ko) 큐브 반도체 패키지
KR101454883B1 (ko) 적층된 집적회로 패키지 인 패키지 시스템
US7408254B1 (en) Stack land grid array package and method for manufacturing the same
US9305912B2 (en) Stack package and method for manufacturing the same
KR101088822B1 (ko) 반도체 패키지
US20050009243A1 (en) Semiconductor device and method of manufacturing the same, cirucit board, and electronic instrument
US6965162B2 (en) Semiconductor chip mounting substrate and semiconductor device using it
KR20000056804A (ko) 적층형 볼 그리드 어레이 패키지
KR20080084075A (ko) 적층 반도체 패키지
KR100199287B1 (ko) 클립 리드(Clip Lead)를 이용한 칩 스케일 패키지(CSP)
KR20000040734A (ko) 적층형 마이크로 비지에이 패키지
JP2006040983A (ja) 半導体装置の製造方法
US20080079133A1 (en) Stack type semiconductor device package
KR20080065395A (ko) 절곡된 내부 리드들을 갖는 반도체 칩 패키지
KR20100109040A (ko) 적층 반도체 패키지 및 이의 제조 방법
KR20100030503A (ko) 반도체 패키지용 기판 및 이를 이용한 반도체 패키지
KR19990025721U (ko) 칩 크기 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee