WO2007052584A1 - 積層回路基板の製造方法、回路板およびその製造方法 - Google Patents

積層回路基板の製造方法、回路板およびその製造方法 Download PDF

Info

Publication number
WO2007052584A1
WO2007052584A1 PCT/JP2006/321623 JP2006321623W WO2007052584A1 WO 2007052584 A1 WO2007052584 A1 WO 2007052584A1 JP 2006321623 W JP2006321623 W JP 2006321623W WO 2007052584 A1 WO2007052584 A1 WO 2007052584A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
conductor
interlayer adhesive
film
laminated
Prior art date
Application number
PCT/JP2006/321623
Other languages
English (en)
French (fr)
Inventor
Masayoshi Kondo
Original Assignee
Sumitomo Bakelite Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co., Ltd. filed Critical Sumitomo Bakelite Co., Ltd.
Priority to EP06822580A priority Critical patent/EP1954112A4/en
Priority to CN2006800412537A priority patent/CN101300912B/zh
Priority to US12/092,160 priority patent/US8153901B2/en
Priority to JP2007542717A priority patent/JP5109662B2/ja
Publication of WO2007052584A1 publication Critical patent/WO2007052584A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/066—Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Definitions

  • the present invention relates to a method for manufacturing a laminated circuit board, a circuit board, and a method for manufacturing the circuit board.
  • a build-up method is employed as a technique for stacking such multilayer circuit boards.
  • the build-up method is a method in which interlayer connection is made between single layers while a resin layer composed only of a resin and a conductor layer are stacked.
  • This build-up method is broadly divided into a method of forming via holes in the resin layer and connecting the force layers, and a method of forming an interlayer connection portion and laminating the resin layers.
  • the interlayer connection part is divided into a case where the via hole is formed with a contact and a case where it is formed with a conductive paste.
  • a fine via hole for interlayer connection is formed in the resin layer with a laser, and the via hole is electrically bonded to copper paste or the like.
  • a method of filling a hole with an agent and obtaining an electrical connection with this conductive adhesive! See, for example, JP-A-8-316598.
  • one of the methods for forming a multi-layer substrate having a thin-lined circuit is a bonding method using bump bonding, and is formed by the following method, for example.
  • a substrate 2 having conductor posts 204 made of copper and metal, or copper and an alloy, and a film 5 with a layer indirect adhesive are prepared (FIG. 2 (a)).
  • the substrate 2 having the conductor posts 204 and the film 5 with an inter-layer adhesive are thermocompression bonded (FIGS. 2 (b) and (c)).
  • a substrate 3 having lands 302 for connection to the conductor posts 204 is prepared (FIG. 2).
  • the void portion 602 lacking the adhesive is not completely filled with heat and pressure at the time of laminating and crimping, and the void portion remains (FIGS. 2 (g) and (h)).
  • Interlaminar adhesive 104 may remain on the top 206 of 04. Therefore, even if metal bonding is performed, the interlayer adhesive 104 remains between the conductor post 204 and the conductor pad 302, and sufficient electrical connection may not be obtained (FIG. 3 (h)).
  • Figures 3 (a) to 3 (c) are the same as in Figure 2.
  • a film 25 with an interlayer adhesive is thermocompression bonded to the circuit board 3 having the conductor pads 302 that receive the conductor posts (FIGS. 8A and 8B).
  • the pressure on the circuit may be insufficient, such as in the case of a complicated conductor circuit or when the circuit density is high, and the interlayer adhesive 124 is completely eliminated.
  • Can not conductor pad 302 or conductor Interlayer adhesive 124 may remain on the circuit surface of circuit 306 (FIG. 8 (c)).
  • the substrate 211 obtained in 07 (f) and the substrate 311 obtained in FIG. 8 (c) are set so that the adhesive faces face each other (FIG. 9 (a)), and are heated and cured to form a multilayer.
  • the substrate 23 is obtained (Fig. 9 (c)).
  • the conductor pad top 106 covered with the adhesive and the adhesive on the conductor circuit surfaces 302 and 306 are not completely removed (Fig. 9 (b)). Connection may not be obtained (Fig. 9 (c)).
  • JP-A-8-195560 discloses the following method. Using a conductor post having a solder layer formed at the tip, the conductor post is passed through an uncured resin layer and an uncured adhesive layer at a temperature lower than the melting temperature of the solder. After pressurizing the connection pad at about 2.5 MPa, the adhesive layer is cured. Further, a solder joint is formed by melting and cooling the solder.
  • the inner layer circuit is distorted or the circuit board is wavy due to the distortion of the inner layer circuit. .
  • the distortion tends to become more pronounced.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 8-316598
  • Patent Document 2 Japanese Patent Laid-Open No. 11-54934
  • Patent Document 3 Japanese Patent Laid-Open No. 2000-059028
  • Patent Document 4 JP-A-8-195560
  • the present invention has been made in view of the above circumstances, and provides a method for manufacturing a laminated circuit board, a circuit board, or a method for manufacturing the same capable of stable layer indirect connection in a simple process. It is in.
  • the method for producing a laminated circuit board comprises a step of preparing a first film in which a first protective film and a first interlayer adhesive are laminated, a first substrate, and the first substrate A step of preparing a first circuit board having a conductor post protruding from a base material; and the first film and the first circuit board so that the first interlayer adhesive and the conductor post are in contact with each other.
  • the method for producing a laminated circuit board of the present invention includes a step of preparing a first film in which a first protective film and a first layer indirect adhesive are laminated, a first base material, A step of preparing a first circuit board having a conductor post protruding from a first base material; and the first film and the first film so that the first inter-layer adhesive and the conductor post are in contact with each other.
  • a method of manufacturing a circuit board can be obtained by etching the laminated circuit board obtained by the above method, and further, a circuit board can be obtained by this method.
  • FIG. 1 is a cross-sectional view of a manufacturing process of a laminated circuit board showing one embodiment of the present invention.
  • FIG. 2 is a manufacturing process sectional view of a multilayer circuit board showing a conventional example.
  • FIG. 3 is a cross-sectional view of a manufacturing process of a laminated circuit board showing a conventional example.
  • FIG. 4 is a cross-sectional view of a manufacturing process of a circuit board showing an embodiment of the present invention.
  • FIG. 5 is a cross-sectional view of a circuit board manufacturing process showing an embodiment of the present invention.
  • FIG. 6 is a cross-sectional view of a manufacturing process of a laminated circuit board showing one embodiment of the present invention.
  • FIG. 7 is a process cross-sectional view illustrating a conventional circuit board manufacturing method.
  • FIG. 8 is a process cross-sectional view illustrating a conventional circuit board manufacturing method.
  • FIG. 9 is a process cross-sectional view illustrating a conventional method for manufacturing a laminated circuit board.
  • FIG. 10 is a cross-sectional view of a laminated circuit board showing an embodiment of the present invention.
  • FIG. 11 is a cross-sectional view of a circuit board showing an embodiment of the present invention.
  • FIG. 1 is a cross-sectional view showing an embodiment of a method for manufacturing a laminated circuit board according to the present invention. This manufacturing method includes the following steps as shown in FIG.
  • the first protective film 102 is peeled from the first interlayer adhesive 104, the first interlayer adhesive on the top of the conductor post 204 is selectively removed, the top is exposed, and the first The process of attaching the removal part 105 to the protective film 102 side (Fig. 1 (e)),
  • the first protective film 102 As shown in FIG. First, the first interlayer adhesive 104 is applied and dried to form the protective film 1 with an interlayer adhesive.
  • the first protective film 102 uses at least one resin film in which polyethylene terephthalate resin film, polyethylene resin film, polyimide resin film, polyester resin film, polypropylene resin film, and polystyrene resin film force are also selected.
  • the releasability of the interlayer adhesive 104 and the protective film 102 is also preferable.
  • a polyethylene terephthalate resin film is more preferable from the viewpoint of economy.
  • the thickness of the first protective film 102 is preferably 3 ⁇ m or more and 25 ⁇ m or less.
  • the thickness of the first protective film 102 is more preferably 9 m or more and 15 m. First protection If the thickness of the protective film 102 is within this range, the projection of the conductor post can be reliably embedded and the first protective film 102 can be easily peeled off.
  • the thickness of the first interlayer adhesive 104 is preferably thinner than the height at which the substrate surface force of the conductor post 204 protrudes. If the thickness of the first interlayer adhesive 104 is thinner, the first interlayer adhesive 104 at the top 206 of the conductor post is removed when the first protective film 102 is peeled off from the top of the conductor post 204. It becomes easy.
  • the first circuit board 2 having the conductor posts 204 is prepared.
  • the base material 202 include resin films such as polyether ether ketone film and polyether sulfone film, polyimide resin, epoxy resin, phenol resin, cyanate resin, and liquid crystal polymer. A cured product or a laminate of these can be used. Among these, a resin film typified by a polyimide film is preferable. Thereby, heat resistance can be improved. Furthermore, flexibility can be exhibited. As described above, the height of the protrusion of the substrate surface 204 of the conductor bump 204 is higher than the thickness of the interlayer adhesive 104, and is more preferable!
  • the thickness of the substrate is not particularly limited, but is preferably 9 ⁇ m or more and 50 ⁇ m or less, particularly 12
  • the plating time for forming the conductor post can be shortened.
  • the first interlayer adhesive 104 is softened by heating with a vacuum laminator or the like, and the protrusions of the conductor post 204 are embedded without voids by the first interlayer adhesive 104 by pressurization (FIG. 1 (d)). . At this time, the first interlayer adhesive 104 on the top 206 of the conductor post is embedded in the protrusion height of the conductor post 204. The first interlayer adhesive 104 is not removed on the top 206 of the conductor post 204. It remains thin.
  • the step of peeling off the first protective film 102 (FIG. 1 (e)) will be described.
  • the first protective film 102 With the first interlayer adhesive 104 and the conductor post 204 laminated (FIG. 1 (d)), the first protective film 102 is peeled off.
  • the angle of the film from which the first protective film 102 is peeled off is preferably about 180 °. The closer the peeling angle is to 180 °, the more the peeling
  • the first interlayer adhesive 104 can be uniformly left on the surface of the base material 202 on the side of the first circuit board 2 where the force is small.
  • the first interlayer adhesive 104 at the top 206 of the conductor post 204 is thin, the first interlayer adhesive 104 at the top 206 of the conductor post 102 is peeled off at the same time as the first protective film 102 is peeled off. The remaining part is removed with it attached to the 102 side. On the other hand, the top portion 206 of the conductor post 204 is exposed, so that the conductor pad can be stably connected.
  • the base material 304 may be the same material as the first circuit board 2 or may be different.
  • a method of reading and aligning a positioning mark formed in advance as a conductor pattern with an image recognition device, a method of aligning with a positioning pin, etc. can be used! ,.
  • calothermal pressure is applied in a vacuum state, and the conductive pattern of the second circuit board 3 is embedded and molded with the first interlayer adhesive 104.
  • the temperature is increased until the solder is melted, and the conductor post 204 and the conductor pad 302 are electrically joined (FIG. 1 (h)).
  • 4 to 6 are cross-sectional views showing a method for manufacturing a laminated circuit board in the present embodiment.
  • This manufacturing method includes the following steps as shown in FIG. 4 and FIG.
  • the first protective film 102 is peeled off from the first interlayer adhesive 104, and the first interlayer adhesive 104 at the top 206 of the conductor post 204 is selectively removed 105 to expose the top 206. (Fig. 4 (e), (f)),
  • the second protective film 112 is peeled off from the second interlayer adhesive 114, and the second interlayer adhesive 114 on the conductor surface of the conductor pad 302 is selectively removed 115 to remove the second protective film 112 from the conductor surface. (Fig. 5 (e), (f)),
  • the base material 304 may be the same material as the first circuit board 2 or may be different. Since heating is performed when the conductor post 204 and the conductor pad 302 are laminated, the material expands and contracts, and internal stress is easily generated. For this reason, it is more preferable to use materials having the same thermal expansion coefficient because internal stress can be prevented.
  • the second protective film 112 in the step of preparing the protective film 10 with an interlayer adhesive in which the second protective film 112 and the second interlayer adhesive 114 are laminated, the second protective film 112 as shown in FIG. 5 (b).
  • a second interlayer adhesive 114 is applied on the top and dried to form a protective film 10 with an interlayer adhesive.
  • the adhesiveness to the conductor is smaller than the tackiness to the insulator. If the adhesiveness is greater than the adhesiveness to the conductor than the adhesiveness to the insulator, many interlayer adhesives 114 remain on the conductor pad 302 when the second protective film 112 is peeled off.
  • the second protective film 112 a resin film similar to the protective film described above can be preferably used.
  • these resin films polyethylene terephthalate resin film is more preferable from the viewpoint of economy.
  • the thickness of the second protective film 112 is preferably 25 ⁇ m or more and 50 ⁇ m or less.
  • the thickness of the second protective film 112 is more preferably 33 ⁇ m or more and 43 ⁇ m. If the thickness of the second protective film 112 is within this range, it can be surely embedded between the conductor pads and easily peeled off without breaking when the second protective film 112 is peeled off.
  • the thickness of the second interlayer adhesive 114 is preferably not less than half the thickness of the conductor pad 302 and not more than the thickness of the conductor pad. If the thickness of the second interlayer adhesive 114 is too small, the interlayer adhesive 114 cannot be embedded between the conductor pads, and voids are likely to occur. Further, if the thickness of the second interlayer adhesive 114 is too large, the interlayer adhesive 114 becomes excessive and exists thickly on the conductor pad 302. Therefore, a large amount of the second interlayer adhesive 114 tends to remain on the conductor pad 302 when the second protective film 112 is peeled off.
  • the second interlayer adhesive 114 is softened by heating with a vacuum press or the like, and the space between the conductor pads 302 is filled with the second interlayer adhesive 114 without pressure by pressurization (FIG. 2 (c)). At this time, the second interlayer adhesive 114 on the conductor pad 302 is thinner than the original interlayer adhesive because the second interlayer adhesive 114 flows between the conductor pads 302. Further, the second interlayer adhesive 114 and the second protective film 112 are bonded by heating and pressing. In order to stabilize this adhesion, it is preferable to store for 24 hours or more in a low humidity environment.
  • the step of peeling the second protective film 112 (FIG. 5 (d)) will be described.
  • the second interlayer adhesive 114 and the conductor pad 302 laminated (FIG. 5 (d))
  • the angle of the film from which the second protective film 112 is peeled off is preferably about 180 °. The closer the peeling angle is to 180 °, the smaller the peeling force, and the more even it can be peeled off.
  • the adhesiveness of the second interlayer adhesive 114 is such that the adhesiveness to the conductor ⁇ the adhesiveness to the insulator, so that many second interlayer adhesives on the surface of the base material 304 on the second circuit board 3 side.
  • the circuit board 30 having a uniform thickness of the interlayer adhesive 114 can be obtained regardless of the conductivity of the second circuit board 3.
  • the first circuit board 2 and the second circuit board 3 are arranged such that the conductor post 204 and the conductor pad 302 face each other through the first interlayer adhesive 104 and the second interlayer adhesive 114.
  • the process of laminating and adhering to (Fig. 6 (a), (b), (c)) will be described.
  • a method of reading and aligning a positioning mark formed in advance as a conductor pattern with an image recognition device, a method of aligning with a positioning pin, etc. can be used! ,.
  • calothermal pressure is applied in a vacuum state, and the conductive pattern of the second circuit board 3 is embedded and molded with the first interlayer adhesive 104.
  • the temperature is raised until the solder is melted, and the conductor post 204 and the conductor pad 302 are electrically joined (FIG. 6 (c)).
  • a circuit board manufacturing method including the step of etching the laminated circuit board obtained as described above can be obtained.
  • FIG. 10 and FIG. 11 are cross-sectional views showing an embodiment of a method for manufacturing a laminated circuit board according to the present invention.
  • FIG. 10 is a cross-sectional view of the multilayer circuit board obtained in the present embodiment
  • FIG. 11A is a cross-sectional view of the first substrate
  • FIG. 2B is a cross-sectional view of the second substrate.
  • first substrate 17 having the first base 12 and the conductor post 16 and the second base 1 A second substrate 20 having a second conductor pad 18 for receiving 9 and a conductor post 16 is prepared (FIGS. 2A and 2B).
  • first and second substrates 12 and 19 the same ones as described above can be used.
  • the materials of the first and second substrates may be the same or different. Further, the thicknesses of the first and second substrates may be the same or different.
  • Examples of the material constituting the first conductor pad 11 and the second conductor pad 18 include copper foil and aluminum. Among these, copper foil is preferable.
  • the thickness is preferably 5 m or more and 30 ⁇ m or less, particularly 9 ⁇ m or more and 22 ⁇ m or less. When the thickness is within the above range, the circuit forming property by the etching process is particularly excellent, and the handling property (handling property) of the base material 12 after the first conductor pad 11 and the second conductor pad 18 are formed. ) Is also excellent.
  • the ratio of the area of the surface on which the second conductor pad 18 is formed that the second conductor pad occupies the second substrate is preferably 30% or more and 70% or less. In particular, it is preferably 40% or more and 50% or less. If this occupation ratio is too small, the handleability of the second substrate 20 may be inferior. If the occupation ratio is too large, the interlayer adhesive 13 between the conductor post 16 and the second conductor pad 18 is eliminated. In some cases, the stability of the joints may decrease.
  • the conductor post 16 includes a conductor post body portion 14 and a metal coating layer 15 that covers the conductor post body portion.
  • the conductor post 16 is first formed with the conductor post body 14 by, for example, a paste or a staking method. It is preferable that the height of the conductor post body portion 14 protrudes from 5 m to 10 m from the surface of the first base 12 opposite to the surface on which the first conductor pads 11 are formed. When the height is in the above range, the plating time can be shortened, and the interlayer smoothness between the first substrate 17 and the second substrate 20 is excellent.
  • the metal coating layer 15 is formed of an alloy or the like.
  • a conductor post composed of the conductor post body and the metal coating layer covering the conductor post body is formed.
  • the height of the conductor bump 16 is preferably 15 m or more and 30 m or less from the surface of the first substrate 12 opposite to the surface on which the first conductor pads 11 are formed. When the height is in the above range, the bonding stability between the conductor post 16 and the second conductor pad 18 is excellent.
  • the metal coating layer 15 is made of, for example, a metal or an alloy.
  • the metal For example, it is preferably made of tin.
  • the alloy is preferably a metal coating layer 15 composed of at least two kinds of metals selected from the group consisting of tin, lead, silver, zinc, bismuth, antimony, and copper. Examples include tin-lead, tin-silver, tin-zinc, tin-bismuth, tin-antimony, tin-silver-bismuth, and tin-copper, but are limited to metal combinations and compositions. The most suitable one can be selected.
  • Examples of the material constituting the interlayer adhesive 13 include epoxy resin-based adhesives and acrylic resin-based adhesives. Among these, an epoxy resin adhesive having flux activity is preferable. Thereby, the oxide film on the surfaces of the metal coating layer 15 and the second conductor pad 18 is removed, and the bonding stability of the conductor post 16 and the second conductor pad 18 is improved. In addition, when a polyimide film or the like is used as the first substrate 12, the adhesion is particularly excellent.
  • the thickness of the interlayer adhesive 13 is not less than the height protruding from the first base 12 of the conductor post body 14 and the height protruding from the first base 12 of the conductor post 16. It is preferable that: When the thickness is within the above range, the joint stability between the conductor post 16 and the second conductor pad 18 is particularly excellent, and both the adhesion and the bleeding out of the adhesive are excellent. Further, when the thickness is within the above range, voids with good embedding by the interlayer adhesive 13 of the second conductor pad 18 are not generated.
  • the interlayer adhesive 13 can be laminated on the first substrate 12 by a liquid coating method, a method of heating and pressing with a vacuum laminator or the like. The latter is simpler and the thickness of the interlayer adhesive 13 is stable.
  • the predetermined temperature is preferably preheated to about 230 ° C to about 280 ° C, particularly about 250 ° C to about 270 ° C.
  • the interlayer adhesive 13 Since the viscosity of the resin is soft at about lOPa ′ S to about 400 Pa ′ S, the interlayer adhesive 13 between the metal coating layer 15 and the conductor pad 18 can be eliminated.
  • the metal coating layer 15 since the metal coating layer 15 is melted, the pressure concentration on the conductor post 16 is alleviated, so that the first substrate 17 and the second substrate 20 are distorted or the substrate is wavy due to the distortion. Can be prevented.
  • the electrical connection between the first substrate 17 and the second substrate 20 is stabilized by forming a good fillet.
  • the predetermined pressure is preferably about 0.5 MPa to about 2 MPa, particularly about 1.5 MPa to about 2 MPa.
  • the pressure is within the above range, the interlayer adhesive 13 between the metal coating layer 15 and the second conductor pad 18 can be eliminated. If the pressure is too low, the interlayer adhesive 13 may not be completely eliminated. If the pressure is too high, the first substrate 17 and the second substrate 20 may be distorted, and the substrate may be wavy due to the distortion. In addition, the amount of the layer indirect adhesive oozes out, and the interlayer thickness may become unstable.
  • a conductor pad is formed on the first circuit board, and a conductor post is included in the upper layer of the first circuit board. It may be a manufacturing method of a laminated circuit board in which the second circuit board is laminated and bonded. In this way, a plurality of layers may be added to the desired first circuit board or second circuit board.
  • connection rate is expressed as the number of conductions (conductivity) with respect to the total number of junctions.
  • the process was performed according to the process described in FIG. That is, a polyethylene terephthalate film 12 ⁇ m was prepared as a protective film, and an interlayer adhesive 13 ⁇ m was applied and dried by a coater.
  • a 2-layer single-sided circuit board SE1310 made by Ube Industries
  • SE1310 made by Ube Industries
  • the plating height was 23 m from the base material, and the circuit was formed by etching.
  • the substrate with conductor posts and the film with an interlayer adhesive were thermocompression bonded with a vacuum laminator at 120 ° C. and 0.4 MPa.
  • the protective film polyethylene terephthalate film was peeled off at an angle of 180 ° to form a circuit board in which the interlayer adhesive on the top of the conductor post was selectively removed.
  • a circuit was formed by etching a two-layer double-sided circuit board (PKW1012ECU manufactured by Arisawa Manufacturing Co., Ltd.) having a copper peeling force m and a base material having a polyimide film thickness of 25 m. In this way, a first circuit board having a conductor post was formed.
  • a laminated circuit board in which the interlayer adhesive on the top of the conductor post was selectively removed along the process shown in FIG. 1 was formed.
  • a circuit board was formed along the process shown in FIG. Since the protective film is thick, it cannot follow the shape of the protruding conductor post.In the protective film peeling process, a large amount of interlayer adhesive is taken on the protective film and laminated and adhered as shown in Fig. 2 (e). when, as shown in FIG. 2 (h), was sure that the laminated circuit board interlayer adhesive around the conductive post has a greater lacking space is formed 0
  • a circuit board was formed along the process shown in FIG. Since the interlayer adhesive is thick, the interlayer adhesive remains on the top of the protruding conductor post.In the process after the protective film is peeled off, the interlayer adhesive is applied to the top of the conductor post as shown in Fig. 3 (f). As shown in FIG. 3 (h), it was confirmed that an interlayer adhesive remained between the conductor posts and the conductor pads, and a multilayer circuit board was formed.
  • Experimental Example Table 1 shows the results of the electrical bonding rate of the substrates treated by the methods of A1 to A3.
  • Experimental Example Al and A2 had a good bonding rate.
  • the space around the joint between the conductor post and the conductive pad was a gap, so the gap during bonding expanded and the bonding rate was low.
  • the interlayer adhesive was interposed between the conductor posts and the conductor pads, and the bonding rate was low.
  • a first circuit board having conductor posts was formed in the same manner as in Example A1.
  • a polyethylene terephthalate film 38 ⁇ m was prepared as a protective film, and an interlayer adhesive 8 IX m was applied and dried with a coater.
  • This two-layer double-sided circuit board and a film with an interlayer adhesive were thermocompression bonded with a vacuum press at 150 ° C and 0.8 MPa, and left for 24 hours in an environment with a humidity of 10% or less.
  • the protective film was peeled off at an angle of 180 ° to form a circuit board in which the interlayer adhesive on the conductor pad was selectively removed.
  • the 2nd circuit board which has a conductor node was formed.
  • the two circuit boards were subjected to automatic alignment by image recognition using a conductor pattern, followed by vacuum thermocompression bonding at 150 ° C and 0.3 MPa, followed by vacuum thermocompression at 260 ° C and 0.3 MPa.
  • a laminated circuit board was prepared in the same manner as in Experimental Example B 1 except that the thickness of the interlayer adhesive laminated on the two-layer double-sided circuit board was 12 m.
  • a laminated circuit board was created in the same manner as in Experimental Example B1, except that the adhesive of the interlayer adhesive laminated on the two-layer double-sided circuit board was made substantially the same as the adhesive to the conductor and the adhesive to the insulator. . When the protective film was peeled off, it was confirmed that a slight amount of interlayer adhesive remained on the conductor pad.
  • Table 2 shows the results of the electrical bonding rate of the multilayer circuit boards processed by the methods of Experimental Examples B1 to B4. Experimental examples B1 to B4 had good bonding rates.
  • Fig. 10 ⁇ Performed along the process described in L1.
  • a two-layer single-sided circuit board (SE1310 manufactured by Ube Industries, Ltd.) with a copper foil of 12 ⁇ m and a base material of polyimide film thickness of 25 ⁇ m was formed with a diameter via from the opposite side of the copper foil by UV laser. .
  • the copper post height was 8 ⁇ m from the substrate, the metal coating layer was 15 ⁇ m, and the conductor post height was 23 ⁇ m from the substrate.
  • a circuit was formed by etching, and the substrate with a conductor post and an interlayer adhesive having a thickness of 13 m were thermocompression bonded with a vacuum laminator at 120 ° C. and 0. IMPa.
  • a circuit was formed by etching a two-layer double-sided circuit board (PKW1012ECU made by Arisawa Seisakusho) with a copper foil of 12 / ⁇ ⁇ and a base film of 25 ⁇ m thick polyimide film. The ratio occupied by the conductor circuit at this time was 50%.
  • the hot plate was heated to 260 ° C in advance with a vacuum press and pressed at 2 MPa for 5 minutes.
  • the thickness of the interlayer adhesive was 16 m. Otherwise, a laminated circuit board was produced in the same manner as in Example C1.
  • the thickness of the interlayer adhesive was 25 m. Otherwise, a laminated circuit board was produced in the same manner as in Example C1.
  • the height of the conductor post was set to 35 m. Otherwise, a laminated circuit board was produced in the same manner as in Example C1.
  • the first circuit board having no conductor post protruding from the base material was used. Otherwise, a laminated circuit board was fabricated in the same manner as in Experimental Example A1.
  • Experimental Example Table 3 shows the evaluation results of the laminated circuit board processed by the methods C1 to C6. Examples Examples C1 to C4 have good force Comparative Examples C5 and C6 had defects in substrate performance.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

　　第一の保護フィルム１０２と第一の層間接着剤１０４が積層した層間接着剤付きフィルム１を用意する工程と、第一の基材２０２と、第一の基材２０２より突出した導体ポスト２０４を有する第一の回路基板２を用意する工程と、第一の層間接着剤面と導体ポストを有する面とを積層する積層工程と、第一の保護フィルム１０２を剥離する剥離工程と、導体ポスト２０４を受ける導体パッド３０２を有する第二の回路基板３を用意する工程と、第一の回路基板２と第二の回路基板３とを第一の層間接着剤１０４を介して、導体ポスト２０４と導体パッド３０２が対向するように積層接着する工程と、を含む回路基板の製造方法であって、剥離工程で、第一の保護フィルム１０２を剥離するとともに、導体ポストの頂部２０６の第一の層間接着剤１０４を選択的に除去する積層回路基板の製造方法である。

Description

明 細 書
積層回路基板の製造方法、回路板およびその製造方法
技術分野
[0001] 本発明は、積層回路基板の製造方法、回路板およびその製造方法に関する。
背景技術
[0002] 近年、電子機器の高密度化に伴い、これに用いられるフレキシブルプリント配線板 等の回路基板の多層化、回路基板に形成される回路の細線ィ匕が要求されている。こ のような多層の回路基板を積層する技術として、ビルドアップ法が採用されている。ビ ルドアップ法とは、榭脂のみで構成される榭脂層と導体層とを積み重ねながら、単層 間で層間接続をする方法である。
[0003] このビルドアップ法は、榭脂層にビアホールを形成して力 層間接続する方法と、 層間接続部を形成して力ゝら榭脂層を積層する方法に大別される。また、層間接続部 は、ビアホールをめつきで形成する場合と、導電性ペーストで形成する場合等に分け られる。
[0004] スタックドビアが可能で、かつ高密度化および配線設計の簡易化できる技術として 、榭脂層に層間接続用の微細ビアホールをレーザーで形成し、該ビアホールを銅ぺ 一スト等の導電性接着剤で穴埋めし、この導電性接着剤により電気的に接続を得る 方法が開示されて！ヽる（例えば特開平 8— 316598号公報参照)。
しかし、この方法では、層間の電気的接続を導電性接着剤で行っているため、信頼 性が十分でない場合がある。また、微細なビアホールに導電性接着剤を埋め込む高 度な技術も必要となり、配線パターンの更なる微細化に対応することが困難である。
[0005] そこで、導電性接着剤をビアホールに埋め込む手法に代わって、金属製の突起物
(導体ポスト)を使用する技術が使用されている。例えば、層間接続する際に層間接 着剤を物理的に排除して、導体ポストと接続パッドとを接続する方法が開示されてい る（例えば特開平 11 54934号公報参照)。
しかし、この方法では、導体ポストと接続パッドとの間の層間接着剤を完全に除去す ることは難しぐ信頼性が不十分となる場合があった。 [0006] また、細線ィ匕された回路を有する多層基板を形成する方法の一つにバンプめつき による接合方式があり、例えば次のような方法で形成される。
[0007] 銅と金属、または銅と合金とで構成される導体ポスト 204を有する基板 2と、層間接 着剤付きフィルム 5を用意する（図 2 (a) )。次に、導体ポスト 204を有する基板 2と層 間接着剤付フィルム 5を熱圧着する（図 2 (b)、 （c) )。
[0008] このとき、層間接着剤 104や保護フィルム 106の厚み、種類により、導体ポスト 204 の突起が層間接着剤 104で完全に埋め込むことができず、導体ポスト 204の周辺に 空隙部 602を生じることがある（図 2 (d) )。
[0009] 保護フィルム 106を剥がした際に（図 2 (e) )、空隙部 602がそのまま残り、保護フィ ルム 106を剥離する際、保護フィルム 106に層間接着剤が取られ、導体ポストの周り の層間接着剤の欠如部した空隙部 602が生じる（図 2 (f) )。
[0010] 次に、導体ポスト 204と接続するためのランド 302を有する基板 3とを用意する（図 2
(f) ) 0そして、層間接着剤 104を介して、導体ポスト 204を有する基板 2と、ランド 302 を有する基板 3とを接合して多層基板を得て 、る（図 2 (h) )。
しかし、接着剤が欠如した空隙部 602は、完全に積層圧着時の熱と圧力でも埋まら ず空隙部が残存する（図 2 (g)、（h) )。
[0011] また、図 3に示すように、導体ポスト 204を有する基板 2や導体パッド 302を有する 基板 3が複雑なパターン形状の場合、また、複雑な導体回路の場合や回路密度が高 い場合など、ノターンの一部や回路への圧力が過不足になる場合があり、導体ポスト
204が層間接着剤 104を完全に排除できず (図 3 (d) , (e) , (f)、 （g) )、導体ポスト 2
04の頂部 206に層間接着剤 104が残ることがある。従って、金属接合を行なっても、 導体ポスト 204と導体パッド 302間に層間接着剤 104が残り、十分な電気的接続が 得られないことがある（図 3 (h) )。なお、図 3 (a)から（c)については、図 2と同様のェ 程である。
[0012] また、導体ポストを受ける導体パッド 302を有する回路基板 3に層間接着剤付フィル ム 25を熱圧着する（図 8 (a)、 （b) )。このとき、導体ポスト 104を有する回路基板 2の 場合と同様、複雑な導体回路の場合や、回路密度が高い場合など、回路への圧力 が不足する場合があり、層間接着剤 124が完全に排除できず導体パッド 302や導体 回路 306の回路表面に層間接着剤 124が残ることがある（図 8 (c) )。
[0013] 07 (f)で得られた基板 211と図 8 (c)で得られた基板 311を、接着剤面が対向する ようにセットし（図 9 (a) )、加熱硬化して多層基板 23を得る（図 9 (c) )。しかし、接着剤 に覆われた導体パッド頂部 106や、導体回路表面 302、 306の接着剤が完全に排 除されず (図 9 (b) )層間接着剤 104、 124が残り、十分な電気的接続が得られないこ とがある（図 9 (c) )。
[0014] そこで、導体ポストや、導体回路上の接着剤を完全に除去させるために、あらかじ め導体ポストや、導体回路上の接着剤を研磨により除去する方法がある（例えば、特 開 2000— 059028号公報参照）。しかし、この方法では、研磨する工程が追加され るため工数が増加することと、高い研磨精度を要求されるという技術的な課題があつ た。
[0015] また、例えば特開平 8— 195560号公報には以下の方法が開示されている。先端 部に半田層を形成した導体ポストを用いて、半田の溶融温度より低温で未硬化の榭 脂層および未硬化の接着剤層に該導体ポストを貫通させる。接続パッドに 2. 5MPa 程度で加圧した後、該接着剤層を硬化させる。さらに前記半田を溶融'冷却すること で半田接合を形成する。
しかし、このように加圧により層間接続を行って回路基板を製造する際には、内層 回路が歪んだり、内層回路の歪みに起因して回路基板が波打つ形になったりする現 象があった。特に内層回路を重ねる枚数が多いほど、前記歪みゃ浪打ちは顕著とな る傾向があった。
[0016] 特許文献 1 :特開平 8— 316598号公報
特許文献 2：特開平 11― 54934号公報
特許文献 3：特開 2000— 059028号公報
特許文献 4：特開平 8 - 195560号公報
発明の開示
発明が解決しょうとする課題
[0017] 本発明は、上記事情に鑑みてなされたものであり、簡便な工程で安定的な層間接 続が可能な積層回路基板の製造方法、回路板またはその製造方法を提供すること にある。
課題を解決するための手段
[0018] 本発明の積層回路基板の製造方法は、第一の保護フィルムと第一の層間接着剤 が積層した第一のフィルムを用意する工程と、第一の基材と、前記第一の基材より突 出した導体ポストを有する第一の回路基板を用意する工程と、前記第一の層間接着 剤と前記導体ポストとが接触するように前記第一のフィルムと前記第一の回路基板と を積層する工程と、前記第一の保護フィルムを前記第一の層間接着剤から剥離する とともに、前記導体ポストの頂部の前記第一の層間接着剤を選択的に除去し、前記 頂部を露出する工程と、導体パッドを有する第二の回路基板を用意する工程と、前 記第一の回路基板と前記第二の回路基板とを前記第一の層間接着剤を介して、前 記導体ポストの露出部と、前記導体パッドが接合するように積層接着する工程と、を 含むことを特徴とする。
[0019] また、本発明の積層回路基板の製造方法は、第一の保護フィルムと第一の層間接 着剤が積層した第一のフィルムを用意する工程と、第一の基材と、前記第一の基材 より突出した導体ポストを有する第一の回路基板を用意する工程と、前記第一の層 間接着剤と前記導体ポストとが接触するように前記第一のフィルムと前記第一の回路 基板とを積層する工程と、前記第一の保護フィルムを前記第一の層間接着剤から剥 離するとともに、前記導体ポストの頂部の前記第一の層間接着剤を選択的に除去し 、前記頂部を露出する工程と、第二の保護フィルムと第二の層間接着剤が積層した 第二のフィルムを用意する工程と、第二の基材と、前記第二の基材の一方の面側に 、前記導体ポストを受ける導体パッドを有する第二の回路基板を用意する工程と、前 記第二の層間接着剤面と前記導体パッドとが接触するように前記第二のフィルムと前 記第二の回路基板とを積層する工程と、前記第二の保護フィルムを前記第二の層間 接着剤から剥離するとともに、前記導体パッドの導体面上の前記第二の層間接着剤 を選択的に除去し、前記導体面上を露出する工程と、前記第一および第二の回路 基板とを、前記第一および第二の層間接着剤を介して、前記導体ポストと前記導体 ノッドが対向するように積層接着する工程と、を含むことを特徴とする。
[0020] 上記製造方法では、層間接着剤を積層する工程の中で、導体ポスト頂部の層間接 着剤、または導体パッドの導体面上と導体ポスト頂部の層間接着剤を選択的に除去 するため、工程の増える研磨を行なう必要がなぐさらには、高い研磨精度を必要とし な ヽため、簡便な方法で信頼性の高！、積層回路基板が得られる。
[0021] また、上記の方法で得られた積層回路基板をエッチング加工することによって回路 板の製造方法とすることができ、さらに、この方法で回路板を得ることができる。
発明の効果
[0022] 本発明によれば、簡便な工程で安定的な層間接続が可能な積層回路基板の製造 方法、回路板およびその製造方法を提供することができる。
図面の簡単な説明
[0023] 上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実 施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
[0024] [図 1]本発明の一実施形態を示す積層回路基板の製造工程断面図である。
[図 2]従来例を示す積層回路基板の製造工程断面図である。
[図 3]従来例を示す積層回路基板の製造工程断面図である。
[図 4]本発明の一実施形態を示す回路基板の製造工程断面図である。
[図 5]本発明の一実施形態を示す回路基板の製造工程断面図である。
[図 6]本発明の一実施形態を示す積層回路基板の製造工程断面図である。
[図 7]従来の回路基板の製造方法を説明する工程断面図である。
[図 8]従来の回路基板の製造方法を説明する工程断面図である。
[図 9]従来の積層回路基板の製造方法を説明する工程断面図である。
[図 10]本発明の一実施形態を示す積層回路基板の断面図である。
[図 11]本発明の一実施形態を示す回路基板の断面図である。
発明を実施するための最良の形態
[0025] 以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面 において、共通する構成要素には同一符号を付し、以下の説明において詳細な説 明を適宜省略する。
[0026] 図 1は、本発明による積層回路基板の製造方法の一実施形態を示す断面図である この製造方法は、図 1に示すように以下の工程を有する。
(1)第一の保護フィルム 102と第一の層間接着剤 104が積層した第一のフィルム 1を 用意する工程 (図 l (a) )、
(2)基材 202と、基材 202より突出した導体ポスト 204を有する第一の回路基板 2を 用意する工程と (図 l (a) )、
(3)第一の層間接着剤 104と導体ポスト 204とが接触するように第一のフィルム 1と第 一の回路基板 2とを積層する工程 (図 1 (c)、（d) )、
(4)第一の保護フィルム 102を第一の層間接着剤 104から剥離するとともに、導体ポ スト 204の頂部の第一の層間接着剤を選択的に除去し、頂部を露出させ、第一の保 護フィルム 102側に除去部 105を付着させる工程（図 1 (e) )、
(5)導体パッド 302を有する第二の回路基板 3を用意する工程（図 1 (f) )、
(6)第一の回路基板 2と第二の回路基板 3とを第一の層間接着剤 104を介して、導 体ポスト 204の露出部と、導体パッド 302が接合するように積層接着する工程（図 1 (g )、 （h) )、
を含む積層回路基板の製造方法である。
[0027] 以下、各工程について説明する。
[0028] 第一の保護フィルム 102と第一の層間接着剤 104が積層した層間接着剤付き保護 フィルム 1を用意する工程では、（図 1 (a) )に示すように第一の保護フィルム 102上に 第一の層間接着剤 104を塗布し乾燥させて層間接着剤付き保護フィルム 1を形成す る。
第一の保護フィルム 102は、ポリエチレンテレフタレート榭脂フィルム、ポリエチレン 榭脂フィルム、ポリイミド榭脂フィルム、ポリエステル榭脂フィルム、ポリプロピレン榭脂 フィルム、ポリスチレン榭脂フィルム力も選ばれる少なくとも一つの榭脂フィルムを用 いることが、層間接着剤 104と保護フィルム 102の離型性の面力も好ましい。
これら榭脂フィルムの中で、ポリエチレンテレフタレート榭脂フィルムが経済性の面 からもより好ましい。
[0029] 第一の保護フィルム 102の厚さは、 3 μ m以上、 25 μ m以下であることが好ましい。
より好ましい第一の保護フィルム 102の厚みは 9 m以上、 15 mである。第一の保 護フィルム 102の厚みがこの範囲内であれば、確実に導体ポストの突起を埋め込み 、容易に第一の保護フィルム 102を剥離することができる。
[0030] 第一の層間接着剤 104の厚さは、導体ポスト 204の基板面力も突出した高さより薄 い方が好ましい。第一の層間接着剤 104の厚さの方が薄いと、導体ポスト 204の頂 点から第一の保護フィルム 102を剥離する際に導体ポストの頂部 206の第一の層間 接着剤 104を除去しやすくなる。
[0031] 次に、導体ポスト 204を有する第一の回路基板 2を用意する。基材 202としては、例 えば、ポリエーテルエーテルケトンフィルム、ポリエーテルサルホンフィルム等の榭脂 フィルム、ポリイミド榭脂、エポキシ榭脂、フエノール榭脂、シァネート榭脂、液晶ポリ マーなどの榭脂を硬化させたもの、またはこれらの積層板を用いることができる。これ らの中でもポリイミドフィルムに代表される榭脂フィルムが好ましい。これにより、耐熱 性を向上することができる。さらに、フレキシブル性を発揮することもできる。導体ボス ト 204の基材面カもの突起高さは、前述した通り、層間接着剤 104の厚さより、導体 ポスト 204の高さの方が高!、方が好まし!/、。
[0032] 基材の厚さは、特に限定されないが、 9 μ m以上、 50 μ m以下が好ましぐ特に 12
/z m以上、 25 m以下が好ましい。厚さが前記範囲内であると、導体ポストを形成す るためのめっき時間を短縮することができる。
[0033] 次に、第一の層間接着剤 104と導体ポスト 204とを積層する工程について説明する
(図 1 (b) (c)、（d) )。
[0034] 真空ラミネータ等で、加熱により第一の層間接着剤 104を軟化させ、加圧により導 体ポスト 204の突起分を第一の層間接着剤 104でボイドなく埋め込む（図 1 (d) )。こ の時、導体ポストの頂部 206の第一の層間接着剤 104は、導体ポスト 204の突起高 さ分を埋め込んでいる力 導体ポストの頂部 206には第一の層間接着剤 104が除去 されず薄く残存している。
[0035] 次に、第一の保護フィルム 102を剥離する工程（図 1 (e) )について説明する。第一 の層間接着剤 104と導体ポスト 204が積層された状態 (図 1 (d) )で、第一の保護フィ ルム 102を引き剥がす。第一の保護フィルム 102を引き剥がすフィルムの角度は約 1 80° の角度であることが好ましい。引き剥がしの角度が 180° に近いほど、引き剥が し力が小さぐ第一の回路基板 2側の基材 202面へ第一の層間接着剤 104が剥離さ れることがなく均一に残すことができる。このとき、導体ポスト 204の頂部 206の第一 の層間接着剤 104が薄いため、第一の保護フィルム 102剥離と同時に導体ポストの 頂部 206の第一の層間接着剤 104が、第一の保護フィルム 102側に貼付いた状態 で残り除去される。一方、導体ポスト 204の頂部 206が露出することになり、導体パッ ドの接続が安定して行なうことができる。
[0036] 次に導体ポスト 204を受ける導体パッド 302を有する第二の回路基板 3を用意する 。基材 304は、第一の回路基板 2と同じ材料でも力まわないし、異なっていてもよい。
[0037] 第一の回路基板 2と第二の回路基板 3とを第一の層間接着剤 104を介して、導体 ポスト 204と導体パッド 302が対向するように積層接着する工程（図 1 (f)、（g) )につ いて説明する。
導体ポスト 204と導体パッド 302の位置を合わせるため、導体パターンとして予め形 成されている位置決めマークを画像認識装置により読み取り位置合わせする方法、 位置合わせ用のピンで位置合わせする方法など用いればよ!、。次に真空状態でカロ 熱加圧を行い、第二の回路基板 3の導体パターンを第一の層間接着剤 104で埋め 込み成形する。さらに、はんだが溶融するまで温度上げて、導体ポスト 204と導体パ ッド 302を電気的に接合する（図 1 (h) )。
[0038] 次に、本発明の他の実施形態について説明する。図 4ないし図 6は、本実施形態に おける積層回路基板の製造方法を示す断面図である。
この製造方法は、図 4な 、し図 6に示すように以下の工程を有する。
(1)第一の保護フィルム 102と第一の層間接着剤 104が積層した第一のフィルム 1を 用意する工程 (図 4 (a) )、
(2)第一の基材 202と、第一の基材 202より突出した導体ポスト 204を有する第一の 回路基板 2を用意する工程 (図 4 (a) )、
(3)第一の層間接着剤 104と導体ポスト 204とが接触するように第一のフィルム 1と第 一の回路基板 2とを積層する工程 (図 4 (b)、 （c)、 （d) )、
(4)第一の保護フィルム 102を第一の層間接着剤 104から剥離するとともに、導体ポ スト 204の頂部 206の第一の層間接着剤 104を選択的に除去 105し、頂部 206を露 出する工程と (図 4 (e)、 （f) )、
(5)第二の保護フィルム 112と第二の層間接着剤 114が積層した第二のフィルム 10 を用意する工程と (図 5 (b) )、
(6)第二の基材 304と、第二の基材 304の一方の面側に、導体ポスト 204を受ける導 体パッド 302を有する第二の回路基板 3を用意する工程と（図 5 (a) )、
(7)第二の層間接着剤 114面と導体パッド 302とが接触するように第二のフィルム 10 と第二の回路基板 3とを積層する工程と (図 5 (b)、 （c)、 （d) )、
(8)第二の保護フィルム 112を第二の層間接着剤 114から剥離するとともに、導体パ ッド 302の導体面上の第二の層間接着剤 114を選択的に除去 115し、導体面上を 露出する工程と (図 5 (e)、 （f) )、
(9)第一および第二の回路基板 2、 3とを、第一および第二の層間接着剤 104、 114 を介して、導体ポスト 204と導体パッド 302が対向するように積層接着する工程と（図 6 (a) , (b)ゝ （c) )、
を含む積層回路基板の製造方法である。
[0039] 以下、各工程について説明する。
[0040] 第一の保護フィルム 102と第一の層間接着剤 104が積層した層間接着剤付き保護 フィルム 1を用意する工程（図 4 (a) )、導体ポスト 204を有する第一の回路基板 2を用 意する工程、第一の層間接着剤 104と導体ポスト 204とを積層する工程 (図 4 (b)、 (c )、 （d) )、第一の保護フィルム 102を剥離する工程（図 4 (e) )については、前述と同 様の工程を用いることができる。
[0041] 次に導体ポスト 204を受ける導体パッド 302を有する第二の回路基板 3を用意する
(図 5 (a) )。基材 304は、第一の回路基板 2と同じ材料でも力まわないし、異なってい てもよい。導体ポスト 204と導体パッド 302を積層する際に加熱するため、材料が膨 張収縮し内部応力が発生しやすくなる。そのため、材料の熱膨張係数が同等のもの を用いるほうが、内部応力の発生を防止することができるため、より好ましい。
[0042] 第二の保護フィルム 112と第二の層間接着剤 114が積層した層間接着剤付き保護 フィルム 10を用意する工程では、（図 5 (b) )に示すように第二の保護フィルム 112上 に第二の層間接着剤 114を塗布し乾燥させて層間接着剤付き保護フィルム 10を形 成する。この第二の層間接着剤 114の粘着性は、導体に対する粘着性の方が絶縁 体に対する粘着性よりも小さいものを用いる。粘着性が導体に対する粘着性が絶縁 体に対する粘着性よりも大きい場合、第二の保護フィルム 112剥離の際に、導体パッ ド 302上に多くの層間接着剤 114が残存することになる。
[0043] 第二の保護フィルム 112は、前述の保護フィルムと同様の榭脂フィルムを好ましく用 いることができる。これら榭脂フィルムの中で、ポリエチレンテレフタレート榭脂フィル ムが経済性の面からもより好まし 、。
[0044] 第二の保護フィルム 112の厚みは、 25 μ m以上、 50 μ m以下であることが好ましい 。より好ましい第二の保護フィルム 112の厚みは 33 μ m以上、 43 μ mである。第二の 保護フィルム 112の厚みがこの範囲内であれば、確実に導体パッド間を埋め込み、 第二の保護フィルム 112を剥離する際に破材することなく容易に引き剥がすことがで きる。
[0045] 第二の層間接着剤 114の厚さは、導体パッド 302の厚さの半分以上、導体パッドの 厚さ以下であることが好ましい。第二の層間接着剤 114の厚さが小さすぎる場合、導 体パッド間を層間接着剤 114が埋め込むことができずボイドが発生しやすくなる。ま た、第二の層間接着剤 114の厚さが大きすぎる場合、層間接着剤 114が余剰となり、 導体パッド 302の上に厚く存在することになる。そのため、第二の保護フィルム 112を 剥離する際に導体パッド 302上に第二の層間接着剤 114が多く残存しやすくなる。
[0046] 次に、第二の層間接着剤 114と導体パッド 302とを積層する工程について説明す る（図 5 (c) (d) )。
[0047] 真空プレス等で、加熱により第二の層間接着剤 114を軟化させ、加圧により導体パ ッド 302間を第二の層間接着剤 114でボイドなく埋め込む（図 2 (c) )。この時、導体 ッド 302上の第二の層間接着剤 114は、導体パッド 302間へ第二の層間接着剤 1 14が流れ込んでいるため、元の層間接着剤の厚みより薄くなつている。更に、加熱 加圧により第二の層間接着剤 114と第二の保護フィルム 112が接着する。この接着 を安定させるため、低湿度環境で 24時間以上保管することが好ましい。
[0048] 次に、第二の保護フィルム 112を剥離する工程（図 5 (d) )について説明する。第二 の層間接着剤 114と導体パッド 302が積層された状態 (図 5 (d) )で、第二の保護フィ ルム 112を引き剥がす。第二の保護フィルム 112を引き剥がすフィルムの角度は約 1 80° の角度であることが好ましい。引き剥がしの角度が 180° に近いほど、引き剥が し力が小さく均一に剥がすことができる。このとき、第二の層間接着剤 114の粘着性 は、導体に対する粘着性 <絶縁体に対する粘着性であるため、第二の回路基板 3側 の基材 304面に多くの第二の層間接着剤 114が残り、導体パッド 302上には第二の 保護フィルム 112側に貼付 ヽた状態で第二の層間接着剤 114が除去され、部分的 に導体パッドが露出することになる。また、この方法を用いれば第二の回路基板 3の 導体率に関わらず、均一な層間接着剤 114の厚みである回路基板 30を得ることがで きる。
[0049] 第一の回路基板 2と第二の回路基板 3とを第一の層間接着剤 104及び、第二の層 間接着剤 114を介して、導体ポスト 204と導体パッド 302が対向するように積層接着 する工程（図 6 (a)、（b)、 （c) )について説明する。
導体ポスト 204と導体パッド 302の位置を合わせるため、導体パターンとして予め形 成されている位置決めマークを画像認識装置により読み取り位置合わせする方法、 位置合わせ用のピンで位置合わせする方法など用いればよ!、。次に真空状態でカロ 熱加圧を行い、第二の回路基板 3の導体パターンを第一の層間接着剤 104で埋め 込み成形する。さらに、はんだが溶融するまで温度上げて、導体ポスト 204と導体パ ッド 302を電気的に接合する（図 6 (c) )。
[0050] このようにして得られた、積層回路基板をエッチング加工する工程を含む回路板の 製造方法とすることができる。そして、これらの方法により、工程の増える研磨を行なう 必要がなぐさらには、高い研磨精度を必要としないため、安価に信頼性の高い回路 板とすることができる。
[0051] 以下、本発明のさらに他の実施形態について図面を用いて説明する。
[0052] 以下、各工程について説明する。
[0053] 図 10および図 11は、本発明による積層回路基板の製造方法の一実施形態を示す 断面図である。図 10は本実施形態で得られた積層回路基板の断面図であり、図 11 ( a)は第一の基板、図 2 (b)は第二の基板の断面図である。
[0054] まず、第一の基材 12と導体ポスト 16を有する第一の基板 17、および第二の基材 1 9と導体ポスト 16を受ける第二の導体パッド 18を有する第二の基板 20を用意する（ 図 2 (a)、（b) )。
[0055] 第一および第二の基材 12、 19としては、上述のものと同様のものを用いることがで きる。第一および第二の基材の材料は同じであってもよいし、異なっていてもよい。ま た、第一および第二の基材の厚さは同じであってもよいし、異なっていてもよい。
[0056] 第一の導体パッド 11及び第二の導体パッド 18を構成する材料としては、例えば銅 箔、アルミニウム等が挙げられる。これらの中でも銅箔が好ましい。厚みは 5 m以上 、 30 μ m以下が好ましぐ特に 9 μ m以上、 22 μ m以下が好ましい。厚さが前記範囲 内であると、特にエッチング処理による回路形成性に優れ、さらに、第一の導体パッド 11、及び第二の導体パッド 18を形成した後の基材 12のハンドリング性 (取り扱い性） にも優れる。
[0057] 第二の導体パッド 18が形成されている面側の、第二の導体パッドが第二の基板を 占有する面積の比率は、 30%以上、 70%以下であることが好ましい。特に 40%以上 、 50%以下が好ましい。この占有比率が小さすぎると、第二の基板 20のハンドリング 性に劣る場合があり、占有率が大きすぎると、導体ポスト 16と第二の導体パッド 18と の間の層間接着剤 13が排除されにくぐ接合安定性が低下する場合がある。
[0058] 導体ポスト 16は、導体ポスト本体部 14と、前記導体ポスト本体部を覆う金属被覆層 15とから構成される。導体ポスト 16は、例えばペースト又はめつき法等で、まず導体 ポスト本体部 14を形成する。導体ポスト本体部 14の高さは、第一の基材 12の第一の 導体パッド 11が形成されている面と反対側の面から 5 m以上、 10 m以下突出さ れることが好ましい。高さが前記範囲にあると、めっき時間の短縮ができ、第一の基板 17と第二の基板 20の層間平滑性に優れる。
引き続き、金属被覆層 15を合金等で形成する。このように、導体ポスト本体部と導 体ポスト本体部を覆う金属被覆層とから構成される導体ポストが形成される。導体ボス ト 16の高さは、第一の基材 12の第一の導体パッド 11が形成されている面と反対側の 面から 15 m以上、 30 m以下突出されることが好ましい。高さが前記範囲にあると 、導体ポスト 16と第二の導体パッド 18との接合安定性に優れる。
[0059] 金属被覆層 15は、例えば金属または合金で構成されて ヽる。前記金属としては、 例えば錫で構成されていることが好ましい。前記合金としては、錫、鉛、銀、亜鉛、ビ スマス、アンチモン、銅力もなる群より選ばれる少なくとも 2種類以上の金属で構成さ れる金属被覆層 15であることが好ましい。例えば、錫—鉛系、錫—銀系、錫—亜鉛 系、錫—ビスマス系、錫—アンチモン系、錫—銀—ビスマス系、錫—銅系等があるが 、金属組み合わせや組成に限定されず、最適なものを選択することができる。
[0060] 層間接着剤 13を構成する材料としては、例えばエポキシ榭脂系接着剤、アクリル 榭脂系接着剤等が挙げられる。これらの中でもフラックス活性を有するエポキシ榭脂 系接着剤が好ましい。これにより、金属被覆層 15と第二の導体パッド 18の表面の酸 化皮膜が除去され、導体ポスト 16と第二の導体パッド 18の接合安定性が向上する。 また、第一の基材 12としてポリイミドフィルム等を用いた場合、密着性が特に優れたも のとなる。
[0061] 層間接着剤 13の厚さは、導体ポスト本体部 14の第一の基材 12より突起している高 さ以上、導体ポスト 16の第一の基材 12より突起している高さ以下であることが好まし い。厚さが前記範囲内であると、特に導体ポスト 16と第二の導体パッド 18の接合安 定性に優れ、密着性及び接着剤の染み出し抑制の双方にも優れる。また、厚さが前 記範囲内であると、第二の導体パッド 18の層間接着剤 13による埋め込み性が良ぐ ボイドが発生しない。
[0062] 層間接着剤 13は、液状塗布する方法、真空ラミネータ等で加熱加圧する方法等に より第一の基材 12に積層できる。後者の方がより簡便で、層間接着剤 13の厚みが安 定する。
[0063] 次に金属被覆層 15と第二の導体パッド 18との間の層間接着剤 13を排除して、第 一の基板 16と第二の基板 20が電気的接続を得る工程について説明する。
[0064] 予め、第一の基板 17と第二の基板 20の位置を合わせるため、導体パターンとして 形成されて ヽるマークを画像認識装置により読み取り位置合わせする方法、ピンで 位置合わせする方法など用いて、位置合わせを行う。位置合わせした基板を真空中 で所定の温度、圧力でプレスする。
[0065] 前記所定の温度は、予め約 230°C〜約 280°Cまで熱板を加熱しておくことが好まし ぐ特に約 250°C〜約 270°Cが好ましい。温度が前記範囲内であると層間接着剤 13 の粘度が約 lOPa' S〜約 400Pa' Sで軟ィ匕するため、金属被覆層 15と導体パッド 18 との間の層間接着剤 13を排除することができる。同時に金属被覆層 15が溶融するた め、導体ポスト 16への圧力集中が緩和されるので、第一の基板 17及び第二の基板 2 0が歪んだり、歪みに起因して基板が波打つ形になることを防止することができる。且 つ、良好なフィレットを形成することで、第一の基板 17と第二の基板 20の電気的接 続性が安定する。
[0066] 前記所定の圧力は、約 0. 5MPa〜約 2MPaが好ましぐ特に約 1. 5MPa〜約 2M Paが好ましい。圧力が前記範囲内であると金属被覆層 15と第二の導体パッド 18との 間の層間接着剤 13を排除することができる。圧力が低すぎると完全には層間接着剤 13を排除することができない場合がある。圧力が高すぎると第一の基板 17及び第二 の基板 20が歪み、歪みに起因して基板が波打つ形になる場合がある。また層間接 着剤の染み出し量も多くなり、層間厚みが不安定になる可能性がある。
[0067] 以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例 示であり、上記以外の様々な構成を採用することができる。
たとえば、本実施形態では、第一、第二の回路基板を積層接着する工程について 説明してきたが、第一の回路基板に導体パッドを形成し、第一の回路基板の上層に 導体ポストを含む第二の回路基板を積層接着した積層回路基板の製造方法であつ てもよい。この様に、複数の層を所望する第一の回路基板や第二の回路基板に追加 すれば良い。
実施例
[0068] 以下の実験例において積層回路基板を作製し、得られた回路基板の接合率を測 し 7こ。
[0069] [接合率の測定]
電気チェッカーを用いて、積層回路基板における各接合点の導通を測定した。接 合率は全接合数に対する導通数 (導通率)で表され、全点導通して!/ヽれば接合率 10 0%となる。
[0070] 実験例 A1
図 1で説明した工程にそって実施した。 すなわち、保護フィルムとしてポリエチレンテレフタレートフィルム 12 μ mを準備し、 層間接着剤 13 μ mをコーターにて塗布乾燥させた。次に銅はくが 12 m、基材がポ リイミドフィルム厚み 25 mの 2層片面回路基板 (宇部興産製 SE1310)を、銅箔と は反対面から、 UVレーザーにより 50 m径のビアを形成した。めっき高さを基材か らの突起量を 23 mとし、エッチングにより回路を形成した。この導体ポスト付基板と 層間接着材付フィルムを真空ラミネータにて 120°C、 0. 4MPaの条件で熱圧着した 。そして、保護フィルムポリエチレンテレフタレートフィルムを 180° の角度で引き剥が し、導体ポスト頂部の層間接着剤を選択的に除去した回路基板を形成した。次に銅 はく力 m、基材がポリイミドフィルム厚み 25 mの 2層両面回路基板 (有沢製作 所製 PKW1012ECU)をエッチングにより回路形成した。このようにして、導体ポス トを有する第一の回路基板が形成された。
また、導体パッドを有する第二の回路基板を用意した。
次にこの 2つの回路基板を導体パターンによる画像認識で、自動位置合わせを行 ヽ、 150°C、 0. 8MPaで 90禾少、次【こ 270°C、 0. 3MPaで真空熱圧着した。
[0071] 実験例 A2
保護フィルムにポリイミド榭脂をフィルムを用い、これにより、図 1に示した工程に沿 つて導体ポストの頂部の層間接着剤を選択的に除去した積層回路基板を形成した。
[0072] 実験例 A3
ポリエチレンテレフタレートフィルム 50 mを用い、これにより、図 2に示した工程に 沿って回路基板を形成した。保護フィルムの厚さが厚いため、突出した導体ポストの 形状に追随できず、保護フィルム剥離の工程では、図 2 (e)のように、大きく層間接着 剤が保護フィルムに取られ、積層接着したとき、図 2 (h)のように、導体ポスト周辺の 層間接着剤が大きく欠如し空隙となっている積層回路基板が形成されていることを確 した 0
[0073] 実験例 A4
層間接着剤 30 mを用い、これにより、図 3に示した工程に沿って回路基板を形成 した。層間接着剤の厚さが厚いため、突出した導体ポストの頂部に層間接着剤が残 り、保護フィルム剥離後の工程では、図 3 (f)のように、層間接着剤が導体ポストの頂 部に残り、積層接着したとき、図 3 (h)のように、導体ポストと導体パッド間に層間接着 剤が残って 、る積層回路基板が形成されて 、ることを確認した。
[0074] 実験例 A1〜A3の方法で処理した基板の電気的接合率の結果を表 1に示す。実 験例 Al、 A2は良好な接合率であった力 実験例 A3は、導体ポストと導体パッドの 接合部の周囲が空隙のため、接合時の空隙部が膨張し、接合率が低かった。また、 実験例 A4は、層間接着剤が導体ポストと導体パッド間に介在し、接合率が低かった
[0075] [表 1]
Figure imgf000018_0001
[0076] 実験例 B1
図 4〜6で説明した工程に沿って実施した。
実施例 A1と同様の方法により導体ポストを有する第一の回路基板を形成した。 次に保護フィルムとしてポリエチレンテレフタレートフィルム 38 μ mを準備し、層間 接着剤 8 IX mをコーターにて塗布乾燥させた。この 2層両面回路基板と層間接着材 付フィルムを真空プレスにて 150°C、 0. 8MPaの条件で熱圧着し、湿度 10%以下の 環境で 24時間放置した。そして、保護フィルムを 180° の角度で引き剥がし、導体パ ッド上の層間接着剤を選択的に除去した回路基板を形成した。このようにして、導体 ノッドを有する第二の回路基板を形成した。
次にこの 2つの回路基板を導体パターンによる画像認識で、自動位置合わせを行 ヽ、 150°C、 0. 3MPaで 90禾少、次【こ 260°C、 0. 3MPaで真空熱圧着した。
[0077] 実験例 B2
保護フィルムにポリイミド榭脂をフィルムを用い、これにより、図 5に示した工程に沿 つて導体パッド上の層間接着剤を選択的に除去した回路基板を形成した。それ以外 は、実験例 Blと同様の方法で積層回路基板を作成した。
[0078] 実験例 B3
2層両面回路基板に積層する層間接着剤の厚みを 12 mとした以外は、実験例 B 1と同様の方法で積層回路基板を作成した。
[0079] 実験例 B4
2層両面回路基板に積層する層間接着剤の粘着性を、導体に対する粘着性と絶縁 体に対する粘着性とを略同じようにした以外は、実験例 B1と同様な方法で積層回路 基板を作成した。保護フィルム剥離の際に、導体パッド上に層間接着剤がわずかに 残存していること確認した。
[0080] 実験例 B1〜B4の方法で処理した積層回路基板の電気的接合率の結果を表 2に 示す。実験例 B1〜B4は良好な接合率であった。
[0081] [表 2]
Figure imgf000019_0001
[0082] 実飾 IC1
図 10〜： L 1で説明した工程に沿って実施した。
すなわち、銅はくが 12 μ m、基材がポリイミドフィルム厚み 25 μ mの 2層片面回路 基板 (宇部興産製 SE1310)を、銅箔とは反対面から、 UVレーザーにより 径のビアを形成した。銅ポスト高さを基材からの突起量を 8 μ mとし、金属被覆層を 1 5 μ m形成し、導体ポスト高さを基材からの突起量を 23 μ mとした。次にエッチングに より回路を形成し、この導体ポスト付基板と層間接着剤の厚み 13 mを真空ラミネー タにて 120°C、 0. IMPaの条件で熱圧着した。次に銅はくが 12 /ζ πι、基材がポリイミ ドフィルム厚み 25 μ mの 2層両面回路基板（有沢製作所製 PKW1012ECU)をェ ツチングにより回路形成した。この時の導体回路が占有する比率は 50%とした。画像 処理による位置合わせ積層を行い、真空プレスにて熱板を予め 260°Cに加熱してお き、 2MPaで 5分間プレスした。
[0083] 実施例 C2
層間接着剤の厚みを 16 mとした。それ以外は、実施例 C1と同様な方法で積層 回路基板を作製した。
[0084] 実験例 C3
層間接着剤の厚みを 25 mとした。それ以外は、実施例 C1と同様の方法で積層 回路基板を作製した。
[0085] 実験例 C4
導体ポスト高さを基材カもの突起量を 35 mとした。それ以外は、実施例 C1と同様 の方法で積層回路基板を作製した。
[0086] 実験例 C5
基材より突出した導体ポストを有しない第一の回路基板を用いた。それ以外は実験 例 A1と同様の方法により積層回路基板を作製した。
[0087] 実験例 C6
保護フィルムの厚さが 50 μ mのポリエチレンテレフタレートフィルムを用い、図 2に 示した工程に沿って積層回路基板を形成した。導体ポスト頂部に層間接着剤が多く 残存して!/ヽることを確認した。
[0088] 実験例 C1〜C6の方法で処理した積層回路基板の評価結果を表 3に示す。実施 例 C1〜C4は良好である力 比較例 C5、 C6は、基板の性能上不具合があった。
[0089] [表 3] 接合率
実験例 C1 100%
実験例 C2 100%
実験例 C3 90%
実験例 C4 95%
実験例 C5 10%
実験例 C6 50%

Claims

請求の範囲
[1] 第一の保護フィルムと第一の層間接着剤が積層した第一のフィルムを用意するェ 程と、
第一の基材と、前記第一の基材より突出した導体ポストを有する第一の回路基板を 用意する工程と、
前記第一の層間接着剤と前記導体ポストとが接触するように前記第一のフィルムと 前記第一の回路基板とを積層する工程と、
前記第一の保護フィルムを前記第一の層間接着剤力 剥離するとともに、前記導 体ポストの頂部の前記第一の層間接着剤を選択的に除去し、前記頂部を露出する 工程と、
導体パッドを有する第二の回路基板を用意する工程と、
前記第一の回路基板と前記第二の回路基板とを前記第一の層間接着剤を介して 、前記導体ポストの露出部と、前記導体パッドが接合するように積層接着する工程と を含むことを特徴とする積層回路基板の製造方法。
[2] 第一の保護フィルムと第一の層間接着剤が積層した第一のフィルムを用意するェ 程と、
第一の基材と、前記第一の基材より突出した導体ポストを有する第一の回路基板を 用意する工程と、
前記第一の層間接着剤と前記導体ポストとが接触するように前記第一のフィルムと 前記第一の回路基板とを積層する工程と、
前記第一の保護フィルムを前記第一の層間接着剤力 剥離するとともに、前記導 体ポストの頂部の前記第一の層間接着剤を選択的に除去し、前記頂部を露出する 工程と、
第二の保護フィルムと第二の層間接着剤が積層した第二のフィルムを用意するェ 程と、
第二の基材と、前記第二の基材の一方の面側に、前記導体ポストを受ける導体パ ッドを有する第二の回路基板を用意する工程と、 前記第二の層間接着剤面と前記導体パッドとが接触するように前記第二のフィルム と前記第二の回路基板とを積層する工程と、
前記第二の保護フィルムを前記第二の層間接着剤力 剥離するとともに、前記導 体パッドの導体面上の前記第二の層間接着剤を選択的に除去し、前記導体面上を 露出する工程と、
前記第一および第二の回路基板とを、前記第一および第二の層間接着剤を介して 、前記導体ポストと前記導体パッドが対向するように積層接着する工程と、 を含むことを特徴とする積層回路基板の製造方法。
[3] 前記第一の層間接着剤の高さは、前記導体ポストの前記第一の基材カ の突出し た高さより低い請求項 1または 2に記載の積層回路基板の製造方法。
[4] 前記第二の層間接着剤の厚さは、前記導体パッドの厚さの半分以上、前記導体パ ッドの厚さ以下である請求項 2に記載の積層回路基板の製造方法。
[5] 前記第一および第二の層間接着剤の粘着性は、導体に対する粘着性く絶縁体に 対する粘着性である請求項 2に記載の積層回路基板の製造方法。
[6] 前記第一および第二の保護フィルムは、榭脂フィルムである請求項 1な 、し 5の ヽ ずれかに記載の積層回路基板の製造方法。
[7] 前記榭脂フィルムは、ポリエチレンテレフタレート榭脂フィルム、ポリエチレン榭脂フ イルム、ポリイミド榭脂フィルム、ポリエステル榭脂フィルム、ポリプロピレン榭脂フィル ム、ポリスチレン榭脂フィルムカゝら選ばれる少なくとも一つの榭脂フィルムである請求 項 6に記載の積層回路基板の製造方法。
[8] 前記第一の保護フィルムの厚さ力 3 μ m以上、 25 μ m以下である請求項 1ないし
7のいずれかに記載の積層回路基板の製造方法。
[9] 前記第二の保護フィルムの厚さ力 25 m以上、 50 m以下である請求項 2ない し 8のいずれかに記載の積層回路基板の製造方法。
[10] 前記導体ポストが、導体ポスト本体部と、前記導体ポスト本体部を覆う金属被覆層と 力も構成される、請求項 1ないし 9のいずれか〖こ記載の積層回路基板の製造方法。
[11] 前記第一の層間接着剤の厚さが、前記導体ポスト本体部が前記第一の基材より突 起している高さ以上であり、前記導体ポストが前記第一の基材より突起している高さ 以下である請求項 10に記載の積層回路基板の製造方法。
[12] 前記導体ポスト本体部が前記第一の基材より突起している高さは、 5 μ m以上、 10 μ m以下である請求項 11に記載の積層回路基板の製造方法。
[13] 前記導体ポストが前記第一の基材より突起している高さは、 15 m以上、 30 m 以下である請求項 11に記載の積層回路基板の製造方法。
[14] 前記導体パッドの厚さが 5 μ m以上、 30 μ m以下であり、かつ前記導体パッドが形 成されている面において、前記導体パッドが前記第二の基板面積を占有する比率は
、 30%以上、 70%以下である請求項 1ないし 13のいずれかに記載の積層回路基板 の製造方法。
[15] 請求項 1ないし 14のいずれかに記載の方法により得られる積層回路基板。
[16] 請求項 1ないし 14のいずれかに記載の方法により得られた積層回路基板をエッチ ング加工して得られる回路板の製造方法。
[17] 請求項 16の方法により得られた回路板。
PCT/JP2006/321623 2005-11-04 2006-10-30 積層回路基板の製造方法、回路板およびその製造方法 WO2007052584A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP06822580A EP1954112A4 (en) 2005-11-04 2006-10-30 METHOD FOR PRODUCING A MULTILAYER CONDUCTOR PLATE, CIRCUIT BOARD AND METHOD FOR PRODUCING THE CIRCUIT BOARD
CN2006800412537A CN101300912B (zh) 2005-11-04 2006-10-30 多层电路板及其制造方法、电路板及其制造方法
US12/092,160 US8153901B2 (en) 2005-11-04 2006-10-30 Method for fabricating multilayer circuit board, circuit plate, and method for fabricating the circuit plate
JP2007542717A JP5109662B2 (ja) 2005-11-04 2006-10-30 積層回路基板の製造方法および回路板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005-321336 2005-11-04
JP2005-321406 2005-11-04
JP2005321406 2005-11-04
JP2005321336 2005-11-04

Publications (1)

Publication Number Publication Date
WO2007052584A1 true WO2007052584A1 (ja) 2007-05-10

Family

ID=38005735

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/321623 WO2007052584A1 (ja) 2005-11-04 2006-10-30 積層回路基板の製造方法、回路板およびその製造方法

Country Status (8)

Country Link
US (1) US8153901B2 (ja)
EP (1) EP1954112A4 (ja)
JP (1) JP5109662B2 (ja)
KR (1) KR20080064872A (ja)
CN (1) CN101300912B (ja)
SG (1) SG166824A1 (ja)
TW (1) TW200731900A (ja)
WO (1) WO2007052584A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101538186B1 (ko) * 2007-12-11 2015-07-20 스미토모 덴키 고교 가부시키가이샤 회로판, 회로판의 제조 방법 및 커버 레이 필름
JP2015201636A (ja) * 2014-03-31 2015-11-12 大日本印刷株式会社 多層配線基板の製造方法、及び多層配線基板
JP2015201635A (ja) * 2014-03-31 2015-11-12 大日本印刷株式会社 多層配線基板の製造方法
JP2015201637A (ja) * 2014-03-31 2015-11-12 大日本印刷株式会社 多層配線基板の製造方法及び多層配線基板
US10575411B2 (en) 2008-07-02 2020-02-25 Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno Method of providing conductive structures in a multi-foil system and multifoil system comprising same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9631054B2 (en) 2010-07-23 2017-04-25 E I Du Pont De Nemours And Company Matte finish polyimide films and methods relating thereto
US11203192B2 (en) 2009-08-03 2021-12-21 E I Du Pont De Nemours And Company Matte finish polyimide films and methods relating thereto
US9926415B2 (en) 2010-08-05 2018-03-27 E I Du Pont De Nemours And Company Matte finish polyimide films and methods relating thereto
JP2011096900A (ja) * 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
US20130011645A1 (en) * 2010-03-01 2013-01-10 E. I. Du Pont De Nemours And Company Multilayer film for electronic circuitry applications and methods relating thereto
US9095085B2 (en) * 2013-03-29 2015-07-28 Kinsus Interconnect Technology Corp. Method of manufacturing a stacked multilayer structure
CN106876852B (zh) * 2015-12-14 2020-01-10 中国航空工业集团公司雷华电子技术研究所 一种多层功分器上下层微带电路连接结构
US10410892B2 (en) * 2016-11-18 2019-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Method of semiconductor wafer bonding and system thereof
JP7046351B2 (ja) 2018-01-31 2022-04-04 三国電子有限会社 接続構造体の作製方法
JP7185252B2 (ja) 2018-01-31 2022-12-07 三国電子有限会社 接続構造体の作製方法
JP7160302B2 (ja) 2018-01-31 2022-10-25 三国電子有限会社 接続構造体および接続構造体の作製方法
JP7255788B2 (ja) * 2018-04-04 2023-04-11 住友電工プリントサーキット株式会社 フレキシブルプリント配線板用カバーフィルム及びフレキシブルプリント配線板
CN110446383B (zh) * 2018-05-02 2021-03-05 毅力科技有限公司 在至少一电子模块上形成保护膜的方法
US10921499B1 (en) 2018-06-12 2021-02-16 Facebook Technologies, Llc Display devices and methods for processing light
CN113490351B (zh) * 2021-07-30 2022-12-13 江西志浩电子科技有限公司 一种防止压合溢胶的线路板制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4404298A1 (de) 1994-02-11 1995-08-17 Sel Alcatel Ag Verfahren zur Herstellung eines Multilayers
JPH08195560A (ja) 1995-01-12 1996-07-30 Oki Purintetsudo Circuit Kk プリント回路基板の製造方法
JPH08316598A (ja) 1995-05-16 1996-11-29 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
JPH1154934A (ja) 1997-06-06 1999-02-26 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JP2000059028A (ja) 1998-08-06 2000-02-25 Toshiba Chem Corp 多層プリント配線板およびその製造方法
US6791036B1 (en) 1997-12-08 2004-09-14 3M Innovative Properties Company Circuit elements using z-axis interconnect
JP2004311909A (ja) * 2002-07-30 2004-11-04 Sumitomo Bakelite Co Ltd 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US6565954B2 (en) * 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
US6623844B2 (en) * 2001-02-26 2003-09-23 Kyocera Corporation Multi-layer wiring board and method of producing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4404298A1 (de) 1994-02-11 1995-08-17 Sel Alcatel Ag Verfahren zur Herstellung eines Multilayers
JPH08195560A (ja) 1995-01-12 1996-07-30 Oki Purintetsudo Circuit Kk プリント回路基板の製造方法
JPH08316598A (ja) 1995-05-16 1996-11-29 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
JPH1154934A (ja) 1997-06-06 1999-02-26 Ibiden Co Ltd 多層プリント配線板およびその製造方法
US6791036B1 (en) 1997-12-08 2004-09-14 3M Innovative Properties Company Circuit elements using z-axis interconnect
JP2000059028A (ja) 1998-08-06 2000-02-25 Toshiba Chem Corp 多層プリント配線板およびその製造方法
JP2004311909A (ja) * 2002-07-30 2004-11-04 Sumitomo Bakelite Co Ltd 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101538186B1 (ko) * 2007-12-11 2015-07-20 스미토모 덴키 고교 가부시키가이샤 회로판, 회로판의 제조 방법 및 커버 레이 필름
US10575411B2 (en) 2008-07-02 2020-02-25 Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno Method of providing conductive structures in a multi-foil system and multifoil system comprising same
JP2015201636A (ja) * 2014-03-31 2015-11-12 大日本印刷株式会社 多層配線基板の製造方法、及び多層配線基板
JP2015201635A (ja) * 2014-03-31 2015-11-12 大日本印刷株式会社 多層配線基板の製造方法
JP2015201637A (ja) * 2014-03-31 2015-11-12 大日本印刷株式会社 多層配線基板の製造方法及び多層配線基板

Also Published As

Publication number Publication date
JPWO2007052584A1 (ja) 2009-04-30
CN101300912B (zh) 2010-11-10
EP1954112A4 (en) 2009-09-23
JP5109662B2 (ja) 2012-12-26
US20090126975A1 (en) 2009-05-21
TW200731900A (en) 2007-08-16
US8153901B2 (en) 2012-04-10
EP1954112A1 (en) 2008-08-06
KR20080064872A (ko) 2008-07-09
SG166824A1 (en) 2010-12-29
CN101300912A (zh) 2008-11-05

Similar Documents

Publication Publication Date Title
JP5109662B2 (ja) 積層回路基板の製造方法および回路板の製造方法
CN1812689B (zh) 多层电路基板及其制造方法
KR100338908B1 (ko) 인쇄회로기판및그의제조방법과전자구성부품패키지및그의제조방법
TWI345939B (en) Method of manufacturing a multilayer wiring board
WO2007077735A1 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
WO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
JP2001044641A (ja) 半導体素子内蔵配線基板およびその製造方法
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
WO2007034801A1 (ja) フレキシブルプリント配線板およびその製造方法
JP4183708B2 (ja) 部品内蔵基板の製造方法
JP2003007768A (ja) 層間接続材、その製造方法及び使用方法
TWI422301B (zh) Wiring board
TWI412313B (zh) 多層印刷配線板及其製法
JP2001352171A (ja) 接着シート、接着シートを用いた回路基板及びその製造方法
JP2002151853A (ja) 多層配線基板とその製造方法
JP5358928B2 (ja) 立体プリント配線板
JP4684454B2 (ja) プリント配線基板の製造方法及びプリント配線基板
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP2005045228A (ja) 光学情報記録媒体とその製造方法
JPH07312468A (ja) フレキシブル回路基板
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP3786616B2 (ja) 多層回路基板及びその製造方法
JP3900862B2 (ja) プリント基板の製造方法
JP2007035716A (ja) プリント基板の製造方法
JP2011228471A (ja) 多層基板とその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680041253.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2007542717

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2006822580

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12092160

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 1020087012010

Country of ref document: KR