JP2010182904A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】半導体装置を簡易に製造する。
【解決手段】半導体基板を切断して、第１切断溝で隔てられた、電極を主面に有する複数個の半導体素子に分割する第１切断工程（Ｓ１）と、隣接する半導体素子の電極を、第１切断溝を跨いで配線接続する工程（Ｓ２）と、配線を覆うように、半導体素子を樹脂で封止する工程（Ｓ３）と、第１切断溝に沿って、封止された配線を切断して、半導体素子に再分割する第２切断溝を形成して、配線の切断面を露出させる第２切断工程（Ｓ４）と、を有する半導体装置の製造方法により、半導体素子が積層した半導体装置が得られる。
【選択図】図１

Description

半導体素子を積層した半導体装置の製造方法に関する。

近年、伝送信号の高速化、並びに大容量化を実現するために半導体素子を垂直方向に積層した半導体装置のパッケージ技術が開発されている。このようなパッケージ技術は、例えば、ロジックＩＣ（Integrated Circuit：集積回路）、又はＤＲＡＭ（Dynamic Random Access Memory）及びＳＲＡＭ（Static Random Access Memory）のメモリ等の半導体素子で適用されている。また、半導体素子間の電極同士の接続に、貫通電極を用いる方法が盛んに開発されている（例えば、特許文献１参照）。

しかし、貫通電極による半導体素子間の電気的な接続は接続信頼性及び機械的強度等について技術的な課題が多い。例えば、貫通電極を半導体素子間に貫通させるために、半導体素子に薄化処理を施し、薄化処理が施された半導体素子に貫通孔を導入しなくてはならない。そして、このように貫通電極を形成するには、工程数が増えて、製造コストの増大も懸念される。

そこで、貫通電極に代わる半導体素子間の接続方法が開発されている。例えば、半導体素子を垂直方向に積層し、積層した半導体素子の側面に電極端子を引き出す。さらに、引き出した電極端子を配線で電気的に接続して、半導体素子間の電気的な接続を得る構造が開発されている（例えば、特許文献２，３，４参照）。この場合には、電極端子間のショートを防ぐためにも、半導体素子の主面と側面とに絶縁層をそれぞれ形成する必要がある。

特開平１０−１６３４１１号公報 特開２００７−１９５２７号公報 特開平５−２６８５３５号公報 特開平８−２３６６８８号公報

しかし、上記の配線接続方法では、半導体素子の主面と側面とに絶縁層を形成するために、製造方法が非常に煩雑になるという問題点があった。
上記の点を鑑みて、本発明者らは、半導体装置を簡易に製造できる半導体装置の製造方法を提供することを目的とする。

上記目的を達成するために、半導体素子を積層した半導体装置の製造方法が提供される。
この半導体装置の製造方法は、半導体基板を切断して、第１切断溝で隔てられた、電極を主面に有する複数個の半導体素子に分割する第１切断工程と、隣接する前記半導体素子の前記電極を、前記第１切断溝を跨いで配線接続する工程と、前記配線を覆うように、前記半導体素子を樹脂で封止する工程と、前記第１切断溝に沿って、封止された前記配線を切断して、前記半導体素子に再分割する第２切断溝を形成して、前記配線の切断面を露出させる第２切断工程と、を有する。

このような半導体装置の製造方法によれば、半導体基板を切断して、第１切断溝で隔てられた、電極を主面に有する複数個の半導体素子に分割されて、隣接する半導体素子の電極を、第１切断溝を跨いで配線接続されて、配線を覆うように、半導体素子が樹脂で封止されて、第１切断溝に沿って、封止された配線を切断して、半導体素子に再分割する第２切断溝を形成して、配線の切断面が露出される。

上記半導体装置の製造方法では、半導体装置を簡易に製造できる。

本実施の形態の半導体装置の製造工程のフローチャートである。 半導体素子が形成された半導体基板の平面図である。 半導体基板に形成された半導体素子を説明するための図である。 半導体装置の製造工程を示す図（その１）である。 半導体装置の製造工程を示す図（その２）である。 半導体装置の製造工程を示す図（その３）である。 半導体装置の斜視図である。 半導体装置の別の製造工程及び別の素子構造を示す図である。 半導体装置の別の製造工程を示す図である。

以下、本発明の実施の形態について、図面を参照して説明する。
図１は、本実施の形態の半導体装置の製造工程のフローチャートである。
まず、半導体基板に周知・従来の方法により電極を主面に有する複数個の半導体素子を形成する。

次いで、高速回転するダイシングブレードを半導体基板に押し当てて、切断溝を形成する。このようにダイシング処理を行って、半導体基板から複数個の半導体素子を分離する（ステップＳ１）。

次いで、切断溝を隔てて隣接する半導体素子の電極同士を配線で接続する。この時、電極同士を接続する配線は切断溝を跨いでいる（ステップＳ２）。
次いで、配線で接続された半導体素子を、配線が覆われるように樹脂にて封止する。この時、半導体素子及び配線とともに、ステップＳ１で形成された切断溝も樹脂にて封止される（ステップＳ３）。

次いで、封止された配線を、同様に封止された切断溝に沿って、高速回転するダイシングブレードにより再び切断する。この時、配線とともに、切断溝を封止する樹脂も切断される。そして、半導体素子と、半導体素子上の電極と、電極に接続された配線とが樹脂で封止された素子構造が得られる。また、この素子構造では、電極に接続された配線の切断面が樹脂の切断面から露出している（ステップＳ４）。

次いで、露出された配線が同側に揃うように、上記の素子構造を垂直方向に複数個積層する。そして、素子構造から断面が露出された配線同士を例えば、銀ペースト等の柱状配線で接続することにより、半導体素子が積層した半導体装置が得られる。

このような製造方法により、貫通電極を利用した特許文献１、及びその他の特許文献等と比較して、簡易に半導体素子を積層した半導体装置が得られる。
以下に、上記を踏まえて、具体的な半導体装置の製造方法について説明する。

図２は、半導体素子が形成された半導体基板の平面図である。
まず、半導体基板Ｓに所謂ウェハプロセスにより、その一方の主面に所望の電子回路を含む半導体素子１が複数個形成される。なお、半導体素子１は、後にダイシングされるダイシングライン（切断線）を挟んで対称に、例えば５０μｍ〜３００μｍの間隔で形成される。

以下にウェハプロセスの一例について説明する。最初に、シリコンで構成される半導体基板Ｓ上に、酸化膜及び窒化膜を形成して、さらに、フォトレジストを塗布し、露光及び現像してフォトレジストパターンを形成する。フォトレジストパターンをマスクとして、窒化膜及び酸化膜を選択的に除去する。フォトレジストパターンをアッシングして除去すると、窒化膜をマスクとして半導体基板Ｓ上に酸化膜を選択的に成長させる。マスクとして用いた窒化膜及び当該窒化膜の下の酸化膜を除去して、露出した半導体基板Ｓにゲート絶縁膜、さらには多結晶シリコン膜を成長させる。再び、フォトレジストグラフィ工程で形成したフォトレジストパターンをマスクとして、ゲート電極パターンを加工形成する。ゲート電極パターンをマスクとして、イオン注入を行い、ソース／ドレイン領域を導入し、さらに、層間絶縁膜を成長させる。フォトリソグラフィ工程により開口した電極引き出し用のコンタクト穴にアルミニウム膜を堆積して、さらにアルミニウム膜を加工して配線パターンを形成する。全面に絶縁膜を形成して、半導体基板Ｓに電極パッドが主面に形成された半導体素子１が形成される。このようにして形成された半導体素子１はプローブガードにより検査が行われ、良品と不良品との峻別が行われる。

さらに、半導体基板Ｓに形成された半導体素子１について説明する。
図３は、半導体基板に形成された半導体素子を説明するための図である。なお、（Ａ）は、図２に示した半導体基板Ｓの破線で囲んだ半導体素子１の拡大図である。また、（Ｂ）は、（Ａ）の側面図である。

半導体素子１は、破線で示したダイシングラインを挟んで対称に配置されている。また、半導体素子１の主面には、図２で説明したように、電極パッド２が形成されている。電極パッド２はダイシングラインに沿って半導体素子１の外縁部に配置されている。また、電極パッド２は、ダイシングラインを挟んで、例えば、３００μｍ〜１０００μｍの間隔で対向配置されている。なお、電極パッド２は、例えば、金又はアルミニウム等の金属材料により構成されている。

半導体基板Ｓに形成されたこのような半導体素子１に対して切断・分離処理を行い、さらに、当該処理が行われた半導体素子１を積層して構成される半導体装置の製造工程について説明する。

図４〜図６は、半導体装置の製造工程を示す図である。なお、図５及び図６について、（Ａ）は側面図、（Ｂ）は（Ａ）の矢印方向から見た背面図である。
半導体素子１が形成された半導体基板Ｓに対し、切断・分離処理を行う際には、当該処理に先行して、半導体基板Ｓの薄化処理がなされる。

半導体基板Ｓの薄化処理においては、当該半導体基板Ｓの裏面、即ち他方の主面に対して裏面研削処理、所謂バックグラインド処理が行われる。バックグラインド処理に際しては、先ず当該半導体基板Ｓの一方の主面（電子回路形成面）に、例えば保護テープを貼付して主面を保護する。そして、当該半導体基板Ｓを裏返し、バックグラインド装置（図示を省略）のテーブル上に配置する。テーブルを回転させながら、バックグラインド（Back Grind）ホイールによって、半導体基板Ｓの裏面を研削して、当該半導体基板Ｓを所望の厚さとする。

上記バックグラインド処理が行われた半導体基板ＳをＵＶ（UltlaViolet：紫外線）剥離型のダイシングフィルム３に接着剤（図示を省略）を介して固着する（図４（Ａ））。
さらに、半導体基板Ｓが固着されたダイシングフィルム３をウェハリング（図示を省略）に貼付する。ダイシング装置にて高速回転するダイシングブレードを半導体基板Ｓに押し当てて、破線で表したダイシングラインに沿って、半導体基板Ｓを切断する。この時、半導体素子１は、ダイシングブレードによって切断されて形成された切断溝１ａで分離される。なお、切断溝１ａの幅は、広すぎると後の工程で電極パッド２間の接続に用いられるワイヤ４が余分に消費されてコスト増に繋がる。一方、狭すぎると、外部の衝撃等により電極パッド２同士が接触しやすくなり、接触すると角部が欠ける等の損傷を受ける可能性がある。そこで、このようなことが生じない程度に切断溝１ａの幅を、例えば、３０μｍ〜２００μｍとした（図４（Ｂ））。

切断溝１ａを挟んで隣接する半導体素子１の電極パッド２間をワイヤ４で切断溝１ａを跨ぐように接続する。ワイヤ４は、ボンディング装置を用いて、例えば、径が１５μｍ〜５０μｍの金ワイヤが適用される（図４（Ｃ））。

半導体素子１、切断溝１ａ及びワイヤ４を封止樹脂５で封止する。封止樹脂５は、スピンコートによる重ね塗り、又はブレードコートを利用して封止して、ゆっくり冷却されて、硬化する。硬化した封止樹脂５の厚さは半導体素子１の表面から２０μｍ〜１００μｍである。なお、封止樹脂５は、例えば、耐熱性を有するポリイミド系樹脂を用いるが、エポシキ系樹脂でも構わない（図４（Ｄ））。

再び、ダイシング装置により高速回転するダイシングブレードを切断溝１ａに沿って、半導体素子１等を封止する封止樹脂５に押し当てて、ワイヤ４及び封止樹脂５を切断する。この時、形成される切断溝１ｂは、切断溝１ａの幅よりも狭く、３０μｍ程度とする。したがって、本工程で用いられるダイシングブレードの幅は、図４（Ａ）で用いたダイシングブレードよりも狭い。

この２回目の切断により、半導体素子１、半導体素子１に形成された電極パッド２、電極パッド２に接続され切断されたワイヤ４ａ及びこれらを封止する封止樹脂５ａを有する素子構造６が得られる（図４（Ｅ））。

次に、素子構造６が固着されているダイシングフィルム３の裏面に紫外線を照射して、素子構造６をダイシングフィルム３から分離させて、個片化する。
個片化した素子構造６を、例えば、チップマウンターを用いて垂直方向に、複数個積層する。素子構造６は封止樹脂５ａで封止されているために、接着剤を用いる必要がなく、封止樹脂５ａにより互いに固着する。また、積層の際には、ワイヤ４ａの切断面が同側になるように素子構造６を配置する（図５）。

積層した素子構造６のワイヤ４の露出した切断面に、ディスペンサ装置により、幅が１００μｍ程度になるように銀ペースト又は半田ペーストを塗布して柱状配線７を形成する。柱状配線７は、垂直方向に配列した異なる素子構造６のワイヤ４同士を電気的に接続して半導体装置１０が得られる。なお、柱状配線７を形成するためには、上記塗布の他、スパッタ装置によってアルミニウム、金又は銀等の金属材料で形成した金属膜、又は金属材料で構成される別のワイヤでワイヤ４同士を電気的に接続することも可能である（図６）。

図７は、半導体装置の斜視図である。なお、図７は、最上層の素子構造６のみの内部を透視的に示している。
図２〜図６で説明した製造工程を経て得られた半導体装置１０は、既述の通り、垂直方向に積層した素子構造６のワイヤ４ａが柱状配線７により電気的に接続されて構成されている。素子構造６は、全体が封止樹脂５ａにより封止されているため、積層しても、互いに電気的絶縁性が保たれている。したがって、柱状配線７から、ワイヤ４ａ、電極パッド２を通じて半導体素子１に確実に電源を供給させることが可能となる。また、半導体装置１０を構成する素子構造６に対して電気的接続を得るために、側部に柱状配線７を形成しただけで、その他、貫通孔等の加工を施していない。このために、従来の貫通電極の形成等と比較して、素子構造６及び半導体装置１０の機械的強度は低下しない。

このように上記半導体装置の製造方法では、既存の製造装置を用いて簡易で、工程数が少なく、低コストで、機械的強度が高く、絶縁性が保たれて接続信頼性の高い半導体装置１０を製造することができる。

なお、上記素子構造６は、半導体素子１の一つの辺縁部側に形成された複数個の電極パッド２にワイヤ４ａをそれぞれ形成した場合について説明した。電極パッド２は、半導体素子１の一つの辺縁部に限らず、半導体素子１の２つ、３つ又は全部の辺縁部、半導体装置１０等の設計に応じて適宜配置される。

上記の半導体装置１０の製造方法を踏まえた実施例について以下に説明する。

図８は、半導体装置の別の製造工程及び別の素子構造を示す図である。なお、（Ａ）は、ダイシングブレード２０による切断、（Ｂ）及び（Ｃ）は新たに得られた素子構造６ｂ，６ｃをそれぞれ表す。

上記で説明したように、ダイシングブレード２０による切断溝１ｂを形成して素子構造６が得られた（図４（Ｅ））。この後に、さらに、切断溝１ｂをダイシングブレード２０により浅く切断する。なお、ダイシングブレード２０の幅は切断溝１ｂよりも広いものであって、例えば２００μｍ程度とする。またダイシングブレード２０の先端部は鋭角又は鈍角の角度を有した傾斜面を備える（図８（Ａ））。

この時、ダイシングブレード２０の先端部の傾斜部により、素子構造６の角部が削られて、図８（Ｂ）に示す素子構造６ｂが得られる。素子構造６ｂでは、ダイシングブレード２０により角部に傾斜面が形成された封止樹脂５ｂが得られて、当該傾斜面から、切断されたワイヤ４ａの先端部が析出している。

素子構造６ｂを用いて、図５及び図６で説明した工程を行う。積層した素子構造６ｂに、柱状配線７を形成するために銀ペーストを塗布する時、素子構造６ｂのワイヤ４ａが析出している傾斜面の分だけ銀ペーストが塗布される面積が増加する。したがって、簡易で、工程数が少なく、低コストの製造方法により、素子構造６ｂ及びワイヤ４ａに対する柱状配線７の密着性が高まり、半導体装置１０の機械的強度が増加する。

また、同様に、ダイシングブレードによる切断溝１ｂを形成して素子構造６が得られて（図４（Ｅ））、素子構造６をダイシングフィルム３から分離させて、個片化し、図５（Ａ）に示したように素子構造６を垂直方向に複数個積層する。積層した素子構造６のワイヤ４ａ側の封止樹脂５ａをアッシング装置により５０μｍ程度除去すると、側部が除去された封止樹脂５ｃからワイヤ４ａの先端部が突出する。アッシングされた素子構造６ｃに対して、柱状配線７を形成する。この時、素子構造６ｃでは、封止樹脂５ａから突出したワイヤ４ａと柱状配線７との密着性が高まる。したがって、簡易で、工程数が少なく、低コストの製造方法により、機械的強度が増加した半導体装置１０が得られる（図８（Ｃ））。

図９は、半導体装置の別の製造工程を示す図である。
実施例２では、図４（Ａ）において、図４（Ｅ）と同様に幅が３０μｍのダイシングブレードを半導体基板Ｓに押し当てて、破線で表したダイシングラインに沿って、半導体基板Ｓを切断する。この時、半導体素子１は、ダイシングブレードによって切断されて形成された切断溝１ｂで分離される（図９（Ａ））。

切断溝１ｂを挟んで半導体素子１が固着されたダイシングフィルム３を外側（矢印方向）に向けて引っ張り、切断溝１ｂの幅を広げる。この時、切断溝１ｂの幅が３０μｍから２００μｍ程度の切断溝１ａになるようにする（図９（Ｂ））。

この後の工程は、既述の通り、電極パッド２をワイヤ４で接続し（図４（Ｃ））、封止樹脂５で封止して（図４（Ｄ））、再び、幅が３０μｍのダイシングブレードでワイヤ４及び封止樹脂５を切断して切断溝１ｂが形成されて素子構造６が得られる（図４（Ｅ））。そして、図５及び図６で説明した工程を経て半導体装置１０が形成される。

このように、既存の製造装置を用いて簡易で、工程数が少なく、低コストで、機械的強度が増加した、絶縁性が保たれて接続信頼性を有する半導体装置１０を製造することができる。さらに、切断の際のダイシングブレードを共通にするために、ダイシングブレードを交換する必要が無くなる分、製造コストを減少させることが可能となる。

１ 半導体素子
１ａ，１ｂ 切断溝
２ 電極パッド
３ ダイシングフィルム
４，４ａ ワイヤ
５，５ａ，５ｂ，５ｃ 封止樹脂
６，６ｂ，６ｃ 素子構造
７ 柱状配線
１０ 半導体装置
２０ ダイシングブレード
Ｓ 半導体基板

Claims (5)

1. 半導体基板を切断して、第１切断溝で隔てられた、電極を主面に有する複数個の半導体素子に分割する第１切断工程と、
   隣接する前記半導体素子の前記電極を、前記第１切断溝を跨いで配線接続する工程と、
   前記配線を覆うように、前記半導体素子を樹脂で封止する工程と、
   前記第１切断溝に沿って、封止された前記配線を切断して、前記半導体素子に再分割する第２切断溝を形成して、前記配線の切断面を露出させる第２切断工程と、
   を有することを特徴とする半導体装置の製造方法。
2. 前記第２切断溝に、前記第２切断溝よりも浅く、幅が広い溝を形成し、前記配線を露出させる、
   ことを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記第２切断工程後、
   前記配線の前記切断面が露出された樹脂面をアッシングして、前記配線を突出させることを特徴とする請求項１記載の半導体装置の製造方法。
4. 前記第１切断工程において、
   前記半導体基板をフィルムに固着させ、
   前記第２切断溝と等しい幅の第３切断溝で切断して、前記フィルムを外側に伸張し、前記第３切断溝の前記幅を広げる、
   ことを特徴とする請求項１記載の半導体装置の製造方法。
5. 隣接する前記半導体素子が有する電極は、前記第１切断溝を隔てて、対向配置されていることを特徴とする請求項１記載の半導体装置の製造方法。

Images