JPS62211933A - 樹脂封止型半導体装置の検査方法 - Google Patents
樹脂封止型半導体装置の検査方法Info
- Publication number
- JPS62211933A JPS62211933A JP61055389A JP5538986A JPS62211933A JP S62211933 A JPS62211933 A JP S62211933A JP 61055389 A JP61055389 A JP 61055389A JP 5538986 A JP5538986 A JP 5538986A JP S62211933 A JPS62211933 A JP S62211933A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- resin
- chip
- semiconductor device
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000010998 test method Methods 0.000 title description 2
- 239000011347 resin Substances 0.000 claims abstract description 17
- 229920005989 resin Polymers 0.000 claims abstract description 17
- 238000007789 sealing Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 3
- 238000011109 contamination Methods 0.000 abstract description 8
- 238000004380 ashing Methods 0.000 abstract description 2
- 230000001678 irradiating effect Effects 0.000 abstract 1
- 238000010894 electron beam technology Methods 0.000 description 8
- 238000004458 analytical method Methods 0.000 description 6
- 238000007689 inspection Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 206010041235 Snoring Diseases 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、樹脂封止型半導体装置の封止樹脂内特にボン
ディングワイヤーの汚染状態を検査する方法に関するも
のである。
ディングワイヤーの汚染状態を検査する方法に関するも
のである。
従来の技術
第２図ａは、従来方法で検査している様子を示す断面図
、第２図すば、第２図ａを上部から見た表面図である。
、第２図すば、第２図ａを上部から見た表面図である。
外部導出リード４と封止樹脂１の界面を伝って外部から
浸入し／（１不紳物は、次にワイヤー２を伝ってチップ
３表面に到達すると考えられている。そこでワイヤー２
の汚染状態を調べる方法として従来性なっている手順を
次に示す。
浸入し／（１不紳物は、次にワイヤー２を伝ってチップ
３表面に到達すると考えられている。そこでワイヤー２
の汚染状態を調べる方法として従来性なっている手順を
次に示す。
チップ３表面側から封止樹脂１を研摩し、ワイヤー２が
見え始めた所で封止樹脂１をドライ開封方法でわずかに
除去し、ワイヤー２の表面をわずかに露出させる。ＸＭ
Ａ（Ｘ線マイクロアナライザ）装置等を用いて、わずか
に露出したワイヤー２表面を分析し、ワイヤー２の汚染
状態が検査できる。
見え始めた所で封止樹脂１をドライ開封方法でわずかに
除去し、ワイヤー２の表面をわずかに露出させる。ＸＭ
Ａ（Ｘ線マイクロアナライザ）装置等を用いて、わずか
に露出したワイヤー２表面を分析し、ワイヤー２の汚染
状態が検査できる。
ＸＭＡは、上から電子ビーム６を照射し、照射した部分
の試料の表面を分析する装置である。さらに研摩、ドラ
イ開封５公析をくり返し、リード４及び、チップ３との
接着部寸でのワイヤー２表面を順次分析していく事によ
り、ワイヤ−２全体の汚染状態を検査している。
の試料の表面を分析する装置である。さらに研摩、ドラ
イ開封５公析をくり返し、リード４及び、チップ３との
接着部寸でのワイヤー２表面を順次分析していく事によ
り、ワイヤ−２全体の汚染状態を検査している。
発明が解決１〜ようとする問題点
このような従来の方法は、ワイヤー表面露出部が小さい
ためワイヤーの表面を確実に分析する事が困難であり、
又、分析において、」−から照射さ３１、− れる電子ビームに対し、ワイヤー表面が水平になってい
ないため、検出効率が非常に悪いという問題がある。さ
らに、分析ごとに研摩、ドライ開封をくり返さなければ
ならず、非常に時間がかかる方法である。
ためワイヤーの表面を確実に分析する事が困難であり、
又、分析において、」−から照射さ３１、− れる電子ビームに対し、ワイヤー表面が水平になってい
ないため、検出効率が非常に悪いという問題がある。さ
らに、分析ごとに研摩、ドライ開封をくり返さなければ
ならず、非常に時間がかかる方法である。
本発明は、かかる点に鑑みてなされたもので、簡単な方
法で分析できる検査方法を提供せん事を目的としている
。
法で分析できる検査方法を提供せん事を目的としている
。
問題点を解決するだめの手段
本発明は−」二記問題点を解決するために、樹脂封止さ
れた半導体装置を、任意の箇所で切断し、チップから外
部導出リードに至るワイヤーの表面全体を露出しようと
するものである。
れた半導体装置を、任意の箇所で切断し、チップから外
部導出リードに至るワイヤーの表面全体を露出しようと
するものである。
作 用
本発明は上記した構成により、分析装置の垂直方向の電
子ビームに対し水平方向にワイヤー表面をセットする事
が可能になる。
子ビームに対し水平方向にワイヤー表面をセットする事
が可能になる。
実施例
第１図ａ及び第１図すは本発明における検査方法の一実
施例である。第１図ａは本発明の方法で検査している一
実施例を示す図であり、第１図すは、αを上方から見た
表面の図である。封止樹脂１内にあるワイヤー２を、チ
ップ３から外部導出リード４まで全体を露出させるため
次の方法をとった。まず樹脂封止された半導体装置５を
検査しようとするワイヤー近傍の任意の箇所で切断する
。
施例である。第１図ａは本発明の方法で検査している一
実施例を示す図であり、第１図すは、αを上方から見た
表面の図である。封止樹脂１内にあるワイヤー２を、チ
ップ３から外部導出リード４まで全体を露出させるため
次の方法をとった。まず樹脂封止された半導体装置５を
検査しようとするワイヤー近傍の任意の箇所で切断する
。
その際、検査しようとするワイヤーを傷つけないように
注意する。
注意する。
次にワイヤー２のごく近くまで研摩し、アッシング装置
により、封止樹脂１をドライ開封する。
により、封止樹脂１をドライ開封する。
高圧エアーでアッシングされた樹脂１を吹き飛ばし、チ
ップ３からリード４捷でのワイヤ−２全体が露出する寸
で、開封を続ける。ワイヤ−２全体が露出した状態を上
方から見たのが第１図すである。そして、第１図すに示
した表面を上にし、上から垂直方向に照射される電子ビ
ームｂに対して前記の表面が水平方向になるようにセッ
トし、ＸＭＡ装置でワイヤー２表面を分析しているのが
第１図ａである。チップ３側から外部導出リード４に至
るまで、電子ビーム６の位置を変えて分析５、、。
ップ３からリード４捷でのワイヤ−２全体が露出する寸
で、開封を続ける。ワイヤ−２全体が露出した状態を上
方から見たのが第１図すである。そして、第１図すに示
した表面を上にし、上から垂直方向に照射される電子ビ
ームｂに対して前記の表面が水平方向になるようにセッ
トし、ＸＭＡ装置でワイヤー２表面を分析しているのが
第１図ａである。チップ３側から外部導出リード４に至
るまで、電子ビーム６の位置を変えて分析５、、。
すれば、ワイヤー２の汚染分布状態を検査できる。又、
第１図すに示す方向にセットして、外部導出リード４表
面。
第１図すに示す方向にセットして、外部導出リード４表
面。
チップ３表面を分析すれば、外部から外部導出リード４
を伝って侵入した不純物の侵入経路を調査する事もでき
る。
を伝って侵入した不純物の侵入経路を調査する事もでき
る。
又、ワイヤー２．チップ３．外部導出リード４だけでな
く、封止樹脂１もワイヤー２分析と同様に分析でき、封
止樹脂１内に浸み込んだ不純物の侵入状態で検査できる
。
く、封止樹脂１もワイヤー２分析と同様に分析でき、封
止樹脂１内に浸み込んだ不純物の侵入状態で検査できる
。
発明の効果
本発明における方法を用いれば、分析装置の垂直方向の
電子ビームに対して水平方向にワイヤー表面をセットで
きるので、検出効率のよい分析ができ、又、チップから
外部導出リード１でのワイヤー全体が露出しており、ワ
イヤーが、チップやリードとも接続されているので、電
子ビームの照射位置を変えていくだけで、外部導出リー
ドからチップ表面に至る汚染状態を、研摩、開封の手段
をとらずに検査できるものである。
電子ビームに対して水平方向にワイヤー表面をセットで
きるので、検出効率のよい分析ができ、又、チップから
外部導出リード１でのワイヤー全体が露出しており、ワ
イヤーが、チップやリードとも接続されているので、電
子ビームの照射位置を変えていくだけで、外部導出リー
ドからチップ表面に至る汚染状態を、研摩、開封の手段
をとらずに検査できるものである。
第１図ｄは本発明における検査方法の一実施例を示す断
面図、第１図すは第１図ａを上方より見た場合の表面図
、第２図ａは従来の検査方法を示す断面図、第２図すは
第２図ａを上側より見た場合の表面図である。 １・・・・・・封止樹脂、２・・・・・・ワイヤー、３
・・・・・・チップ、４・・・・・・外部導出リード、
５・・・・・・樹脂封止型半導体装置、６・・・・・・
電子ビーム。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名Ｉ−
ｊＴＪ＝４Ｖ丁月宜 ２−−−・フイ？− ｓ−＋７１脂王丁疋１岑１人”ｋ”ｌｌ針−１電）で−
乙 １−Ｌτ］＝１丁ｌｌｉ 鼾−−グ：妾碑出り−ｒ
面図、第１図すは第１図ａを上方より見た場合の表面図
、第２図ａは従来の検査方法を示す断面図、第２図すは
第２図ａを上側より見た場合の表面図である。 １・・・・・・封止樹脂、２・・・・・・ワイヤー、３
・・・・・・チップ、４・・・・・・外部導出リード、
５・・・・・・樹脂封止型半導体装置、６・・・・・・
電子ビーム。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名Ｉ−
ｊＴＪ＝４Ｖ丁月宜 ２−−−・フイ？− ｓ−＋７１脂王丁疋１岑１人”ｋ”ｌｌ針−１電）で−
乙 １−Ｌτ］＝１丁ｌｌｉ 鼾−−グ：妾碑出り−ｒ
Claims (1)
- 樹脂封止された半導体装置を、任意の箇所で切断し、前
記半導体装置のチップから外部導出リードに至るワイヤ
ー表面全体を露出させ、しかる後、前記断面方向から、
封止樹脂、ボンディングワイヤーおよび外部導出リード
の封止樹脂内に付着した不純物を分析する事を特徴とす
る樹脂封止型半導体装置の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61055389A JPS62211933A (ja) | 1986-03-13 | 1986-03-13 | 樹脂封止型半導体装置の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61055389A JPS62211933A (ja) | 1986-03-13 | 1986-03-13 | 樹脂封止型半導体装置の検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62211933A true JPS62211933A (ja) | 1987-09-17 |
Family
ID=12997153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61055389A Pending JPS62211933A (ja) | 1986-03-13 | 1986-03-13 | 樹脂封止型半導体装置の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62211933A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4921810A (en) * | 1988-06-22 | 1990-05-01 | Nec Electronics Inc. | Method for testing semiconductor devices |
| JP2010182904A (ja) * | 2009-02-06 | 2010-08-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| CN102468122A (zh) * | 2010-11-01 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件失效分析样品制作方法及分析方法 |
-
1986
- 1986-03-13 JP JP61055389A patent/JPS62211933A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4921810A (en) * | 1988-06-22 | 1990-05-01 | Nec Electronics Inc. | Method for testing semiconductor devices |
| JP2010182904A (ja) * | 2009-02-06 | 2010-08-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| CN102468122A (zh) * | 2010-11-01 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件失效分析样品制作方法及分析方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104008956B (zh) | 用于倒装芯片器件的开封方法 | |
| KR100227121B1 (ko) | 뒷면 개방부를 갖는 반도체 소자 검사용 지지체 | |
| CN116298810B (zh) | 一种高阶芯片的失效分析方法 | |
| KR0168423B1 (ko) | 주사 전자 현미경에 기초한 파라메트릭 검사 방법 및 장치 | |
| JPS62211933A (ja) | 樹脂封止型半導体装置の検査方法 | |
| US6442234B1 (en) | X-ray inspection of ball contacts and internal vias | |
| US6342398B1 (en) | Method of backside emission analysis for BGA packaged IC's | |
| JPH11154695A (ja) | 集積回路の故障箇所特定方法および故障箇所特定装置 | |
| JPH04305954A (ja) | 製造プロセスを試験する装置と方法 | |
| US5677477A (en) | Hermetic pressure sensor test chamber | |
| US6323670B1 (en) | PCB adapter for IC chip failure analysis | |
| US6127194A (en) | Package removal for FBGA devices | |
| JPS61208839A (ja) | 半導体ワイヤ−の引張強度の試験方法 | |
| JPS63115347A (ja) | 半導体装置の検査方法 | |
| Lee et al. | Identification of electrical over stress failures from other package related failures using package delamination signatures | |
| JPS62276845A (ja) | 半導体検査装置 | |
| Platteter | Basic integrated circuit failure analysis techniques | |
| JPH07235556A (ja) | 半導体装置の解析方法 | |
| Guo et al. | Application of failure analysis process flow in multifunctional SiP | |
| KR0150107B1 (ko) | 웨이퍼 검사장치 | |
| US20070278421A1 (en) | Sample preparation technique | |
| JPH04278556A (ja) | Ｌｓｉの外観不良解析システム | |
| JPH065671A (ja) | 半導体装置 | |
| SU1132267A1 (ru) | Способ обнаружени локальных объемных дефектов в полупроводниковых образцах | |
| JPH04239146A (ja) | 半導体装置の故障解析方法 |