JPS63115347A - 半導体装置の検査方法 - Google Patents
半導体装置の検査方法Info
- Publication number
- JPS63115347A JPS63115347A JP26226086A JP26226086A JPS63115347A JP S63115347 A JPS63115347 A JP S63115347A JP 26226086 A JP26226086 A JP 26226086A JP 26226086 A JP26226086 A JP 26226086A JP S63115347 A JPS63115347 A JP S63115347A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- ray
- semiconductor device
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000007689 inspection Methods 0.000 title abstract description 3
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000000853 adhesive Substances 0.000 claims abstract description 6
- 230000001070 adhesive effect Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 6
- 238000002844 melting Methods 0.000 claims abstract description 4
- 230000008018 melting Effects 0.000 claims abstract description 4
- 239000012790 adhesive layer Substances 0.000 claims description 4
- 238000002594 fluoroscopy Methods 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 19
- 238000004458 analytical method Methods 0.000 abstract description 16
- 230000017525 heat dissipation Effects 0.000 abstract description 6
- 239000011800 void material Substances 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 14
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 238000007781 pre-processing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の検査方法、特に半導体チップの
下の基板が多層構造で発熱量の高い半導体装置の半導体
チップのダイスボンドの接着状態を検査する方法に関す
るものである。
下の基板が多層構造で発熱量の高い半導体装置の半導体
チップのダイスボンドの接着状態を検査する方法に関す
るものである。
従来の技術
一般に、発熱量の高い半導体装置には放熱板を組込む必
要があるが、近年は材料の経済性の面から、半導体チッ
プの下に放熱用の基板を配置し、半導体チップの下がい
わゆる多層構造になっているものが多い。このような半
導体チップのダイスボンドの接着状態をＸ線で透視解析
する場合、複数の接着層が合成されて、どれが半導体チ
ップのダイスボンドの接着状態なのか解析できない。ま
た層が厚くなりＸ線の透視能力以上の厚みとなり、解析
できない場合がある。発熱量の高い半導体装置の場合、
特に半導体チップのダイスボンドの状態が悪く、半導体
チップと放熱用の基板との間の接着材料部分にボイド（
空洞）があると、その部分の放熱効率が悪くなり、破壊
の原因となるので、半導体チップのダイスボンドの接着
状態のＸ線透視解析は重要である。
要があるが、近年は材料の経済性の面から、半導体チッ
プの下に放熱用の基板を配置し、半導体チップの下がい
わゆる多層構造になっているものが多い。このような半
導体チップのダイスボンドの接着状態をＸ線で透視解析
する場合、複数の接着層が合成されて、どれが半導体チ
ップのダイスボンドの接着状態なのか解析できない。ま
た層が厚くなりＸ線の透視能力以上の厚みとなり、解析
できない場合がある。発熱量の高い半導体装置の場合、
特に半導体チップのダイスボンドの状態が悪く、半導体
チップと放熱用の基板との間の接着材料部分にボイド（
空洞）があると、その部分の放熱効率が悪くなり、破壊
の原因となるので、半導体チップのダイスボンドの接着
状態のＸ線透視解析は重要である。
以下に従来の半導体装置の解析方法をメタル封止半導体
装置を例に第２図、第３図を参照して説明する。
装置を例に第２図、第３図を参照して説明する。
第２図において、１はリード線、２は半導体装面全体の
基板としての機能と放熱板としての機能を併せもつ鉄（
Ｆｅ）製の第１基板（熱伝導率＝１６、 Ｉ Ｘ １０
ｃａｅ／ｃｍ／ｓｅｅ／ｄｅｇ）、４は半導体チッ
プ５からの熱を上記ベースに伝導させる機能をもつ銅（
Ｃｕ）製の第２基板（熱伝導率＝９２．３ Ｘ １０
ｃａｅ ／ｃｍ／ｓｅｅ／ｄｅｇ）、３は第１基板２
と第２基板４を接着するはんだ層、５は半導体チップ（
Ｓｊの熱伝導率、 ３．５８Ｘ １０ ’ｃａｅ ／ｃ
ｍ／ｓｅｃ／ｄｅｇ）、３′は半導体チップ５と第２基
板４を接着するはんだ層、６は第１基板２上の各部分を
覆うメタルキャップである。
基板としての機能と放熱板としての機能を併せもつ鉄（
Ｆｅ）製の第１基板（熱伝導率＝１６、 Ｉ Ｘ １０
ｃａｅ／ｃｍ／ｓｅｅ／ｄｅｇ）、４は半導体チッ
プ５からの熱を上記ベースに伝導させる機能をもつ銅（
Ｃｕ）製の第２基板（熱伝導率＝９２．３ Ｘ １０
ｃａｅ ／ｃｍ／ｓｅｅ／ｄｅｇ）、３は第１基板２
と第２基板４を接着するはんだ層、５は半導体チップ（
Ｓｊの熱伝導率、 ３．５８Ｘ １０ ’ｃａｅ ／ｃ
ｍ／ｓｅｃ／ｄｅｇ）、３′は半導体チップ５と第２基
板４を接着するはんだ層、６は第１基板２上の各部分を
覆うメタルキャップである。
この状態から第３図のように、リード線１、メタルキャ
ップ６を第１基板２がら機械的に除去し、Ｘ線透視によ
り半導体チップ５と第２基板４との間にあるはんだ層３
゛内にボイド（空洞）７があるかどうかを解析する。こ
のとき、ボイド（空洞）７は上下２層のはんだ層３，３
′のいずれにも発生している可能性があるが、半導体チ
ップ５の放熱を特に阻害するのは、はんだ層３′内のボ
イド（空洞）７であるがら、通常は上のはんだ層３′内
のボイド（空洞）７の有無（即ちダイスボンドの接着状
態）を解析する場合が多い。
ップ６を第１基板２がら機械的に除去し、Ｘ線透視によ
り半導体チップ５と第２基板４との間にあるはんだ層３
゛内にボイド（空洞）７があるかどうかを解析する。こ
のとき、ボイド（空洞）７は上下２層のはんだ層３，３
′のいずれにも発生している可能性があるが、半導体チ
ップ５の放熱を特に阻害するのは、はんだ層３′内のボ
イド（空洞）７であるがら、通常は上のはんだ層３′内
のボイド（空洞）７の有無（即ちダイスボンドの接着状
態）を解析する場合が多い。
発明が解決しようとする問題点
上記構成の半導体装置の解析方法では、実際には第２基
板４と第１基板２との間にもはんだ層３があるため、解
析結果が上記２層のはんだ層３゜３゛が合成された状態
になり、はんだのボイド（空洞）７が上下２層のどちら
に発生しているかが解析できない。
板４と第１基板２との間にもはんだ層３があるため、解
析結果が上記２層のはんだ層３゜３゛が合成された状態
になり、はんだのボイド（空洞）７が上下２層のどちら
に発生しているかが解析できない。
本発明は、上記問題点を解決するための半導体装置のＸ
線透視解析を行う前処理方法を提供するものである。
線透視解析を行う前処理方法を提供するものである。
問題点を解決するための手段
本発明は、半導体チップとその直下にある第２基板とそ
の下に位置する第１基板との間を接着する接着材料の融
点近くまで加熱し、この状態で」−記第１基板の下にあ
る接着層以下の部分を機械的に除去して、半導体チップ
のダイスボンドの接着層のみの状態とし、この状態でＸ
線透視を行うものである。
の下に位置する第１基板との間を接着する接着材料の融
点近くまで加熱し、この状態で」−記第１基板の下にあ
る接着層以下の部分を機械的に除去して、半導体チップ
のダイスボンドの接着層のみの状態とし、この状態でＸ
線透視を行うものである。
作用
本発明は、上記Ｘ線透視解析の前処理を行うことにより
、半導体チップのダイスボンドの接着状態（即ち半導体
チップとその直下にある第２基板との間の接着状ａ）が
正確にＸ線透視解析できるようになる。
、半導体チップのダイスボンドの接着状態（即ち半導体
チップとその直下にある第２基板との間の接着状ａ）が
正確にＸ線透視解析できるようになる。
実施例
以下、本発明の一実施例について、第１図ならびに第３
図を参照しながら説明する。
図を参照しながら説明する。
まず、第３図の従来例構造から、Ｘ線透視解析の前処理
として、接着材料（はんだ層３のはんだ）の融点近くま
で熱を加え、はんだ層３の位置から機械的に第１基板２
を取り除く。その後、第２基板４の裏面に残っているは
んだを除去する。
として、接着材料（はんだ層３のはんだ）の融点近くま
で熱を加え、はんだ層３の位置から機械的に第１基板２
を取り除く。その後、第２基板４の裏面に残っているは
んだを除去する。
そうすると第１図のような状態となる。この状態でＸ線
透視を行うと、半導体チップ５の放熱を特に阻害するは
んだ層３′内のボイド（空洞）７の有無（即ちダイスボ
ンドの接着状態）が正確に検出できる。
透視を行うと、半導体チップ５の放熱を特に阻害するは
んだ層３′内のボイド（空洞）７の有無（即ちダイスボ
ンドの接着状態）が正確に検出できる。
発明の効果
以」二のように本発明の半導体装置の検査方法は、半導
体チップの下の基板が多層構造となっている場合に、半
導体チップのダイスボンドの接着状態のＸ線透視解析を
行う前処理方法として効果大なるものがある。
体チップの下の基板が多層構造となっている場合に、半
導体チップのダイスボンドの接着状態のＸ線透視解析を
行う前処理方法として効果大なるものがある。
第１図は本発明のＸ線透視解析の前処理済みの試料の断
面図、第２図は従来のメタル封止半導体装置の断面図、
第３図は従来のＸ線透視解析の試料の断面図である。 １・・・・・・リード線、２・・・・・・ベース（基板
）、３゜３′・・・・・・はんだ層、４・・・・・・ブ
ロック（基板）、５・・・・・・半導体チップ、６・・
・・・・メタルキャップ、７・・・・・・ボイド（空洞
）。 代理人の氏名 弁理士 中尾敏男 ほか１名−〇 −
面図、第２図は従来のメタル封止半導体装置の断面図、
第３図は従来のＸ線透視解析の試料の断面図である。 １・・・・・・リード線、２・・・・・・ベース（基板
）、３゜３′・・・・・・はんだ層、４・・・・・・ブ
ロック（基板）、５・・・・・・半導体チップ、６・・
・・・・メタルキャップ、７・・・・・・ボイド（空洞
）。 代理人の氏名 弁理士 中尾敏男 ほか１名−〇 −
Claims (1)
- 半導体チップの下方に複数の基板を積層し、上記半導体
チップとその直下にある第１の基板との間および、上記
第１の基板とその下に位置する基板との間を接着剤で固
着した半導体装置を、上記接着剤の融点近くまで加熱し
、この状態で上記第１の基板の下にある接着層以下の部
分を機械的に除去し、残った上記半導体チップと上記第
１の基板とそれらを接着する上記接着剤をＸ線透視する
ことを特徴とする半導体装置の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26226086A JPS63115347A (ja) | 1986-11-04 | 1986-11-04 | 半導体装置の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26226086A JPS63115347A (ja) | 1986-11-04 | 1986-11-04 | 半導体装置の検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63115347A true JPS63115347A (ja) | 1988-05-19 |
Family
ID=17373307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26226086A Pending JPS63115347A (ja) | 1986-11-04 | 1986-11-04 | 半導体装置の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63115347A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2472171C2 (ru) * | 2009-12-02 | 2013-01-10 | Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" | Способ разбраковки полупроводниковых изделий |
-
1986
- 1986-11-04 JP JP26226086A patent/JPS63115347A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2472171C2 (ru) * | 2009-12-02 | 2013-01-10 | Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" | Способ разбраковки полупроводниковых изделий |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI484611B (zh) | 箔片基底半導體封裝 | |
| JPH1074800A (ja) | 半導体装置の実装構造、実装用基板および実装状 態の検査方法 | |
| JPH08115964A (ja) | ボール・グリッド・アレイ半導体パッケージのワイヤボンディング検査方法 | |
| Lau et al. | Overview of tape automated bonding technology | |
| JPS63115347A (ja) | 半導体装置の検査方法 | |
| Pedersen et al. | Degradation evolution in high power IGBT modules subjected to sinusoidal current load | |
| US8063656B1 (en) | Method of enabling a circuit board analysis | |
| Kotas et al. | Isothermal bending fatigue response of solder joints in high power semiconductor test structures | |
| US6442234B1 (en) | X-ray inspection of ball contacts and internal vias | |
| Dreher et al. | Non-destructive imaging of defects in Ag-sinter die attach layers–A comparative study including X-ray, scanning acoustic microscopy and thermography | |
| Zhang et al. | BGA substrate outgassing negative impact study on Cu wire bonding | |
| ATE452424T1 (de) | Verfahren zum herstellen eines metall-keramik- substrates | |
| Munamarty et al. | Popcorning in fully populated and perimeter plastic ball grid array packages | |
| Lassnig et al. | Accelerated lifetime estimation of thermosonic Cu ball bonds on Al metallization | |
| JP5018625B2 (ja) | 半導体装置の製造方法 | |
| Saponara et al. | Failure analysis of plastic packages for low-power ICs | |
| CN114324427B (zh) | 一种功率半导体器件封装烧结评估方法 | |
| Siow et al. | Process control of sintered ag joint in production for die attach applications | |
| JP2020159995A (ja) | 半導体装置、半導体装置の製造方法、及び半導体装置の検査方法 | |
| Petzold et al. | Analytics for Power Electronic Components-Methods to figure out root causes of failures | |
| JP6950195B2 (ja) | 金属接合部、接合体、半導体装置及び半導体素子 | |
| JP2643583B2 (ja) | 半導体装置の故障解析方法 | |
| US7811922B2 (en) | Method for manufacturing semiconductor device | |
| Tatistcheff | Evaluation of Plastic Packages for Integrated Circuits using Scanning Laser Acoustic Microscopy (SLAM) | |
| Brand et al. | High Resolution Acoustic GHz Microscopy |