KR100227121B1 - 뒷면 개방부를 갖는 반도체 소자 검사용 지지체 - Google Patents

뒷면 개방부를 갖는 반도체 소자 검사용 지지체 Download PDF

Info

Publication number
KR100227121B1
KR100227121B1 KR1019970038465A KR19970038465A KR100227121B1 KR 100227121 B1 KR100227121 B1 KR 100227121B1 KR 1019970038465 A KR1019970038465 A KR 1019970038465A KR 19970038465 A KR19970038465 A KR 19970038465A KR 100227121 B1 KR100227121 B1 KR 100227121B1
Authority
KR
South Korea
Prior art keywords
support
semiconductor chip
inspection
semiconductor
leads
Prior art date
Application number
KR1019970038465A
Other languages
English (en)
Other versions
KR19990016043A (ko
Inventor
이상식
하규원
김종욱
윤정구
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970038465A priority Critical patent/KR100227121B1/ko
Priority to JP03277398A priority patent/JP4094102B2/ja
Priority to US09/115,910 priority patent/US6335629B1/en
Publication of KR19990016043A publication Critical patent/KR19990016043A/ko
Application granted granted Critical
Publication of KR100227121B1 publication Critical patent/KR100227121B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 밑면이 개방된 반도체 칩을 갖는 반도체 패키지 소자를 지지하기 위한 검사용 지지체에 관한 것으로서, 검사용 지지체는 패키지 몸체의 윗면과 접하는 지지면을 가지고 반도체 소자를 고정시키는 지지몸체와, 반도체 칩의 밑면이 개방되도록 하는 개방부와 반도체 소자의 리드를 지지하는 돌출부를 가지며 지지몸체와 분리 가능하도록 연결되어 있는 덮개와, 반도체 소자의 리드와 전기적으로 연결되는 내부핀과 상기 내부핀과 일체형으로 형성되며 지지몸체를 관통하여 외부로 돌출되어 외부소자와 전기적으로 연결되는 외부핀을 갖는 접속핀을 구비한다. 외부 접속핀은 덮개의 개방부와 반대방향으로 돌출된다.

Description

뒷면 개방부를 갖는 반도체 소자 검사용 지지체 (A test fixture having an opening for exposing the back side of a semiconductor chip)
본 발명은 반도체 집적회로 소자의 검사용 지지체에 관한 것으로서, 보다 구체적으로는 반도체 소자의 뒷면 개방에 의해 노출된 반도체 칩의 밑면이 노출되도록 하는 개방부와 이 개방부와 반대방향으로 돌출되며 반도체 소자의 외부리드와 적기적으로 연결되는 접속핀을 갖는 뒷면 불량분석용 검사용 지지체에 관한 것이다.
반도체 집적회로 소자의 불량분석 (failure analysis)에는 소위, 고온부 검출기술 (hot spot detection technique)이 널리 사용된다. 고온부 검출기술에는 방사 현미경 검사법 (EMC; Emission MicroScopsy), 액정법 (liquid crystal), OBIC 법 (Optical Beam Induced Current)이 있다. 방사 현미경 검사법은 불량위치를 찾기 위해서 전원전압을 소자에 인가한 후 불량부위에서 발생되는 광자와 열 방출부위를 외부에서 검출하는 방법으로서 적외선 영역의 광을 수집하는 방법을 사용한다.
그런데, 반도체 집적회로 소자의 회로배치가 복잡해지고 다층금속막을 사용하거나, 반도체 칩의 활성면이 아래로 향하도록 하는 플립-칩 (flip-chip)실장기술을 적용한 소자의 경우에는 종래 앞면(front side) 불량분석기술을 적용할 수가 없다. 왜냐 하면, 소자내에서 실제 불량이 발생한 부분은 전원공급 버스라인, 다층 금속층 아래에 위치하거나, 플립-칩 패키지의 경우 칩의 활성면을 노출시킬 수 없기 때문이다. 특히, 최근에 리드 프레임의 리드가 칩의 활성면위로 올라와서 부착되는 리드-온-칩(LOC; Lead-On-Chip) 패키지가 메모리 소자 등에 널리 적용되는데, 이러한 LOC 구조의 패키지에서는 칩 활성면이 리드 프레임 리드에 가려 있기 때문에 앞면 불량분석기술을 적용하는 것은 불가능하다.
따라서, 뒷면(back side) 불량분석 기술을 이용하여 불량이 발생한 위치를 찾아내고 원인 분석하는 기술이 개발되었다. 뒷면 불량분석 기술은 예컨대, 「Functional Failure Analysis Technology from Backside of VLSI Chip, by T. Ishii and K. Miyamoto, Proceedings of the 20th International Symposium for Testing and Failure Analysis, 1994, p.p. 41 - 47」, 「Failure Analysis From Back Side of Die, by N. M. Wu et. al, ISTFA 1996, p.p. 393 - 399」 및 「Intelligent Defect Localization Methodology Through the Use of Photoemission Spectral Analysis, by Sang-Sik LEE et. al, ISTFA 1995, p.p. 22 - 27」에 개시되어 있다.
이러한 뒷면 불량분석 기술을 적용하기 위해서는 반도체 패키지 소자의 뒷면을 개방하는 뒷면 개방(decapsulation)이 선행되어야 한다. 뒷면 개방은 패키지의 전면을 개방하여 칩의 활성면을 노출시키는 전면 개방보다 더 어려운데, 그 이유는 반도체 칩이 부착되는 다이 패드를 제거하여야 하고, 또한 다이 패드와 반도체 칩을 접착시키는 접착제를 제거하여야 하며, 실리콘 기판의 두께를 얇게 하기 위해 칩의 뒷면을 연마하여야 하기 때문이다.
뒷면 개방은 보통 다음과 같은 과정으로 진행된다. 먼저, 패키지의 뒷면을 일부 제거하여 다이 패드를 개방시킨다. 다이 패드를 제거한 다음 칩의 밑면에 묻어 있는 접착제를 제거하고 아세톤 등으로 세척한다. 두께를 얇게 하기 위해 칩의 밑면을 갈고, 1 μm 이상의 긁힌 자국(scratch)을 제거하기 위해 칩 밑면을 연마한 다음 세척한다.
패키지의 뒷면을 개방하기 위해서는 질소나 황산을 사용하는 습식법을 사용하거나, 드릴링이나 밀링 기구를 사용하여 다음과 같이 반도체 칩의 밑면을 노출시킬 수 있다. 먼저 반도체 칩을 감싸고 있는 몰딩 수지 등으로 이루어진 패키지 몸체의 뒷면에 다이 패드 크기만큼 제거할 부위를 설정한다. 밀릴 머신이나 핸드 드릴을 이용하여 다이 패드가 노출될 때까지 패키지 몸체를 갈아 나간다. 전기전도성을 좋게 하기 위해 다이 패드와 반도체 칩 사이에 붙어 있는 은(Ag)과 같은 금속은 칼이나 뾰쪽한 핀셋 등으로 제거한다. 다이 부착용으로 사용한 접착제는 솜 방망이 등과 같이 부드러운 끝은 갖는 도구를 사용하여 아세톤으로 쉽게 제거할 수 있다. 반도체 칩의 두께를 더 얇게 하기 위해서는 다이아몬드 팁 등을 사용하여 반도체 칩의 밑면을 연마한다.
뒷면 개방된 반도체 소자를 고온부 검출 기술을 사용하여 불량분석을 하기 위해서는 검사장치와 연결되는 검사용 기판에 검사하고자 하는 반도체 패키지 소자를 실장하여야 한다. 검사용 기판은 반도체 소자의 외부리드와 전기적으로 접속되는 배선 패턴을 가지고 있다. 그런데, 뒷면 개방된 소자의 경우 반도체 소자의 뒷면을 배선 패턴이 형성된 검사용 기판의 면을 향하도록 하여 소자를 실장하게 되면, 뒷면 개방된 면이 노출되지 않아 뒷면 불량분석 기술을 적용할 수 없다.
따라서, 뒷면 개방된 반도체 패키지 소자를 검사용 기판에 실장하고 불량분석을 위한 검사공정 동안 반도체 소자를 지지해 주기 위한 지지체가 필요하게 된다.
본 발명의 목적은 뒷면 개방된 반도체 패키지 소자를 검사할 때 반도체 소자를 지지할 수 있는 검사용 지지체를 제공하는 것이다.
본 발명의 또 다른 목적은 뒷면 불량분석 기술을 적용하여 반도체 소자의 불량 위치를 검출하는 검사공정에 적합한 검사용 지지체를 제공하는 것이다.
도1은 본 발명의 일실시예에 따른 반도체 소자 검사용 지지체의 단면도,
도2는 도1에 도시한 검사용 지지체의 평면도,
도3은 본 발명의 일실시예에 따른 반도체 소자 검사용 지지체의 단면도,
도4는 본 발명에 따른 반도체 소자 검사용 지지체의 덮개와 지지몸체의 연결관계를 나타내는 부분 단면도,
도5는 본 발명에 따른 반도체 소자 검사용 지지체의 덮개와 지지몸체의 연결관계를 나타내는 부분 단면도,
도6은 본 발명의 일실시예에 따른 반도체 소자 검사용 지지체의 단면도,
도7은 본 발명에 따른 반도체 소자 검사용 지지체를 사용하여 뒷면 불량분석을 하기 위한 검사 시스템의 개략 블록도이다.
도면의 주요 부호에 대한 설명
10; 검사용 지지체 11; 지지 몸체
12; 연결부 13; 덮개
14; 개방부 15; 돌출부
16; 접속핀 17; 완충부
18; 내부핀 19; 외부핀
20; 반도체 소자 21; 반도체 칩
22; 리드 22a; 내부리드
22b; 외부리드 23; 패키지 몸체
24; 본딩 와이어 25; 뒷면 개방부
50; 볼트 60; 경첩
85; 탄성체 87; 진공구멍
88; 진공 공급관
본 발명에 따른 반도체 소자의 검사용 지지체에서 반도체 소자는 집적회로소자가 형성된 활성면과 밑면을 갖는 반도체 칩과 반도체 칩을 외부와 전기적으로 연결하는 복수의 리드를 구비하며, 반도체 소자의 패키지 몸체는 반도체 칩의 밑면이 개방되도록 일부 제거되어 있는 뒷면과 상기 뒷면과 마주보는 윗면을 가지고, 상기 지지체는 패키지 몸체의 윗면과 접하는 지지면을 가지고 상기 반도체 소자를 고정시키는 지지몸체와, 반도체 칩의 밑면이 개방되도록 하는 개방부와 상기 반도체 소자의 리드를 지지하는 돌출부를 가지며, 상기 지지몸체와 분리가능하도록 연결되어 있는 덮개와, 반도체 소자의 리드와 전기적으로 연결되는 내부핀과 상기 내부핀과 일체형으로 형성되며 상기 지지몸체를 관통하여 외부로 돌출되어 외부소자와 전기적으로 연결되는 외부핀을 갖는 접속핀을 구비한다.
접속핀의 내부핀은 완충부를 구비하여 반도체 소자의 리드가 손상되는 것을 방지하고 리드와 외부 접속핀의 접촉저항을 줄여 준다.
돌출부, 내부 접속핀의 구조를 변경하여 SOJ, QFP, SOP, PLCC, DIP 등 여러 유형의 반도체 소자를 효과적으로 지지할 수 있다.
이하 도면을 참조로 본 발명에 따른 반도체 소자 검사용 지지체의 실시예에 대하여 설명한다.
도1과 도2는 본 발명의 일실시예에 따른 반도체 소자 검사용 지지체의 단면도 및 평면도이다. 검사용 지지체(10)는 지지몸체(11), 연결부(12), 덮개(13) 및 접속핀(16)을 구비하고 있다. 지지몸체(11)는 검사하고자 하는 반도체 소자(20)가 고정되는 지지면(17)을 가지며, 접속핀(16)이 관통하는 관통구멍이 형성되어 있다. 지지몸체(11)는 연결부(12)를 통해 덮개(13)와 결합된다. 덮개(13)는 지지몸체(11)와 분리가 가능하여야 검사하고자 하는 반도체 소자(20)를 검사용 지지체(10)에 삽입할 수 있다. 덮개(13)에는 개방부(14)가 형성되어 있는데, 개방부(14)는 뒷면 개방기술에 의해 노출된 반도체 칩(21)의 밑면이 덮개(13)에 의해 가려지지 않도록 하기 위한 것이다.
반도체 소자(20)는 반도체 칩(21), 리드(22), 패키지 몸체(23)를 구비한다. 반도체 칩(21)은 집적회로 소자가 형성되어 있는 활성면과 마주보는 반대쪽 밑면을 갖는데, 반도체 칩의 활성면은 도면에서 아래로 향하도록 검사용 지지체(10)에 실장된다. 리드(22)는 반도체 칩(21)의 활성면에 형성되어 있는 전극패드(도시 아니함)와 예컨대 본딩 와이어(24)에 의해 전기적으로 연결된다. 리드(22)는 패키지 몸체(23)에 의해 봉지되며 본딩 와이어가 접합된 내부리드(22a)와 패키지 몸체(23) 외부로 돌출되어 반도체 칩(21)을 외부 회로소자, 예컨대 접속핀(16)과 전기적으로 연결시키는 외부리드(22b)를 갖는다. 반도체 소자의 외부리드(22b)는 패키지 몸체(23)의 두변을 따라 돌출될 수도 있고, 네변을 따라 돌출될 수도 있다. 외부리드(22b)는 또한 일정한 형태로 절곡되는데, 예컨대 도1에 도시한 것처럼 갈매기 날개모양으로 구부러져서 면실장형 패키지를 구현한다.
반도체 소자(20)의 뒷면은 앞에서 설명한 바와 같은 드릴링이나 밀링에 의해 패키지 몸체의 밑면의 일부가 제거되어 반도체 칩의 밑면이 노출되도록 하는 뒷면 개방부(25)가 형성되어 있다.
접속핀(16)은 반도체 소자의 외부리드(22b)와 접촉하는 내부핀(18)과 지지몸체(11)를 관통하여 지지몸체 외부로 돌출되는 외부핀(19)을 갖는다. 내부핀(18)에는 완충부(17)가 형성되어 있다. 완충부(17)는 덮개(13)의 돌출부(15)와 접속핀(16)의 내부핀(18) 사이에 반도체 소자(20)의 외부리드(22b)가 물릴 때 외부리드(22b)가 손상되는 것을 방지하며, 외부리드(22b)와 내부핀(18) 사이의 접촉저항을 줄이기 위한 것이다. 외부핀(19)은 개방부(14)가 형성된 반대쪽으로 돌출되며, 검사용 기판(도시 아니함)의 배선패턴과 전기적으로 연결되어 반도체 소자와 검사장치(도시 아니함) 사이의 신호전달을 가능하게 한다. 외부핀(19)이 돌출된 방향과 개방부(14)가 형성된 면의 반대쪽이므로 검사용 지지체(10)를 검사용 기판에 실장하여도 개방부(14)를 통해 반도체 칩(21)의 밑면을 통해 열 또는 빛을 검출하여 반도체 소자의 불량분석을 할 수 있다.
덮개(13)의 개방부(14)는 반도체 소자(20)의 뒷면 개방부(25) 보다 더 커야 하며, 지지몸체(11), 연결부(12) 및 덮개(13)는 전기절연체이어야 한다. 한편, 반도체 칩의 열 분석시에 회로패턴이 잘 나타나지 않는 경우에는 약 30℃ 내지 80℃의 온도를 인가하여야 하므로, 지지몸체(11)는 열전도성이 좋아야 한다.
지금까지 설명한 반도체 소자 검사용 지지체는 외부리드가 밖으로 휘어진 SOP (Small Outline Package), TSOP (Thin SOP)나 QFP (Quad Flat Package)의 검사에 적합한 검사용 지지체이다. 그러나 외부리드가 이와 달리 절곡형성된 반도체 소자에 대하여도 돌출부와 내부핀의 구조를 변경하여 본 발명을 적용하는 것이 가능하다. 예를 들어서, 도3에 도시한 것처럼 반도체 소자(40)의 외부리드(42b)가 J 자 형태로 절곡된 경우, 접속핀(36)의 내부핀(38)은 끝부분이 수평으로 절곡되어 외부리드(42b)와 연결되고 덮개(33)의 돌출부(35)는 내부핀(38)이 접하는 구조를 갖는 검사용 지지체(30)를 사용한다. 접속핀(36)은 완충부(37)와 지지몸체(31)를 관통하여 외부로 돌출되는 외부핀(39)을 구비하며, 수평으로 절곡된 내부핀(38)은 개방부(14)에 의해 외부로 노출되는 반도체 칩(41)의 밑면을 가리지 않아야 한다.
도3에 도시한 구조를 갖는 검사용 지지체(30)를 사용하면, PLCC (Plastic Leaded Chip Carrier), SOJ (Small Outline J-leaded) 패키지 형태뿐만 아니라 외부리드가 핀 삽입형으로 절곡된 DIP (Dual In-line Package) 패키지도 지지할 수 있다.
한편, 검사용 지지체의 덮개는 앞에서 얘기한 것처럼 지지몸체와 분리가능하도록 결합되어야 한다. 덮개와 지지몸체의 분리는 도4에 도시한 것처럼 완전분리가 되도록 하거나 도5에 도시한 것처럼 덮개의 한쪽을 지지몸체에 고정시키고 덮개를 열고 닫도록 할 수도 있다.
도4를 참조하면, 완전 분리되는 덮개(13)와 지지몸체(11)는 볼트(50)와 같은 체결수단에 의해 결합된다. 볼트(50) 결합을 위해 덮개(13)에는 볼트구멍(51)이 형성되어 있고, 연결부(12)에도 볼트구멍(52)이 형성되어 있다. 덮개(13)와 지지몸체(11)가 완전히 분리된 상태에서 검사하고자 하는 반도체 소자를 지지몸체(11)에 고정시키고, 덮개(13)를 결합하여 반도체 소자가 접속핀(16)과 전기적으로 연결되게 한 다음 검사용 지지체를 검사용 기판 등에 실장한다.
도5를 참조하면, 덮개(13)는 연결부(12)의 한쪽에 경첩(60)과 같은 체결수단에 의해 지지몸체(11)에 고정되어 있다. 덮개(13)는 도면에서 화살표로 표시한 것처럼 열고 닫을 수 있다. 덮개(13)가 열린 상태에서 검사하고자 하는 반도체 소자를 지지몸체(11)에 고정시킨다. 덮개(13)가 닫히면 반도체 소자는 접속핀(16)과 전기적으로 연결된다. 반도체 소자가 고정된 지지체를 검사용 기판에 실장하여 뒷면 불량분석을 진행한다.
도6은 본 발명의 또 다른 실시예에 따른 검사용 지지체의 단면도이다. 검사용 지지체(70)는 앞에서 설명한 지지체와 마찬가지로 지지몸체(71), 연결부(72), 덮개(73) 및 지지몸체를 관통하는 접속핀(76)을 구비한다. 덮개(73)에는 반도체 소자(80)의 뒷면 개방된 부분이 노출되도록 하는 개방부(74)가 형성되어 있다.
지지몸체(71)는 반도체 소자(80)가 고정되는 지지면이 있는데, 지지면에는 고무와 같은 탄성체(85)가 부착되어 있다. 지지면은 앞의 실시예와는 달리 반도체 소자(80)의 패키지 외관을 따라 형성된 홈을 갖지 않고, 탄성체(85)에 형성된 구멍(86)과 이와 연결되어 있는 지지몸체(71)의 진공구멍(87)을 통해 반도체 소자(80)와 탄성체(85) 사이에 진공을 형성함으로써 반도체 소자(80)를 지지한다. 진공구멍(87)에는 진공 튜브(88)를 통해 외부에서 진공을 인가한다.
도7은 본 발명에 따른 검사용 지지체를 사용한 뒷면 불량분석 시스템을 개략적으로 나타낸다. 검사용 지지체(90)에는 뒷면이 개방되어 반도체 칩의 밑면이 외부로 노출되어 있는 반도체 소자가 고정되어 있고, 반도체 소자는 접속핀을 통해 검사용 기판(96)과 전기적으로 연결된다. 검사용 기판(96)은 케이블(97)을 통해 검사장치(98)와 연결된다. 검사장치(98)는 마이크로 프로세서가 내장된 제어기(99)의 제어에 의해 반도체 소자에 전원신호, 번지신호 등을 인가한다.
반도체 소자에서 발생한 불량의 위치는 렌즈(92), 적외선 카메라(91)에 의해 검출된다. 반도체 소자의 소자영역의 불량부분에서 방사된 빛은 실리콘 기판을 통과하여 반도체 칩의 밑면에 도달한다. 렌즈(92)는 광학 현미경 렌즈이며, 이 렌즈와 적외선 카메라에 의해 검출된 불량의 위치는 케이블(94)을 통해 불량 분석기(95)로 전송된다. 불량 분석기(95)는 모니터 등과 같은 화면표시장치를 구비하며 불량 위치가 화면에 표시되도록 한다. 만약 열분석시에 회로패턴이 화면에 제대로 나타나지 않는 경우에는 검사용 지지체의 지지몸체에 열을 인가하여 선명한 화면이 나타나도록 한다. 이때 인가하는 열은 약 30℃ 내지 80℃ 정도의 온도 범위를 갖는다.
불량 위치를 검출하기 위해 적외선 카메라를 사용하는 것은 적외선 영역의 빛은 반도체 소자의 실리콘 기판을 투과하므로 반도체 소자의 회로영역에서 방사된 빛을 반도체 칩의 뒷면에서 수집하는 것이 가능하기 때문이다. 방사 현미경 검사법을 이용한 뒷면 불량분석에서는 실리콘 기판 등이 광자를 흡수하는 정도, 기판의 두께, 기판의 도핑 농도, 방사 현미경의 주파수 응답 등을 고려하여야 한다.
이상 설명한 바와 같이 본 발명에 따르면, 개방된 밑면을 갖는 반도체 소자를 뒷면 불량분석 기술을 적용하여 검사할 수 있는 검사용 지지체가 제공된다.

Claims (11)

  1. 반도체 소자를 지지하기 위한 검사용 지지체로서, 상기 반도체 소자는 집적회로소자가 형성된 활성면과 상기 활성면의 반대쪽에 위치하는 밑면을 갖는 반도체 칩과 상기 반도체 칩을 외부와 전기적으로 연결하는 복수의 리드를 구비하며, 상기 반도체 소자의 패키지 몸체는 상기 반도체 칩의 밑면이 개방되도록 일부 제거되어 있는 뒷면과 상기 뒷면과 반대쪽에 위치하는 윗면을 가지고, 상기 검사용 지지체는
    상기 패키지 몸체의 윗면과 접하는 지지면을 가지고 상기 반도체 소자를 고정시키는 지지몸체와,
    상기 반도체 칩의 밑면이 개방되도록 하는 개방부와 상기 반도체 소자의 복수의 리드를 지지하는 복수의 돌출부를 가지며, 상기 지지몸체와 분리가능하도록 연결되어 있는 덮개와,
    상기 반도체 소자의 복수의 리드와 전기적으로 연결되는 복수의 내부핀과 상기 내부핀과 일체형으로 형성되며 상기 지지몸체를 관통하여 외부로 돌출되어 외부소자와 전기적으로 연결되는 복수의 외부핀을 갖는 접속핀을 구비하는 것을 특징으로 하는 지지체.
  2. 제1 항에 있어서, 상기 지지몸체의 지지면은 상기 반도체 소자의 패키지 몸체의 외관을 따라 형성된 오목 홈 구조를 갖는 것을 특징으로 하는 검사용 지지체.
  3. 제1 항에 있어서, 상기 지지몸체의 지지면에는 복수의 진공구멍이 형성되어 있고, 상기 반도체 소자는 진공에 의해 지지면에 고정되는 것을 특징으로 하는 검사용 지지체.
  4. 제1 항에 있어서, 상기 복수의 리드는 패키지 몸체로 돌출되는 복수의 외부리드를 구비하며 상기 외부리드는 갈매기 날개모양으로 절곡되고, 상기 돌출부와 내부핀 사이에 상기 외부리드가 고정되는 것을 특징으로 하는 검사용 지지체.
  5. 제1 항에 있어서, 상기 복수의 리드는 패키지 몸체로 돌출되는 복수의 외부리드를 구비하며 상기 외부리드는 J 자 형태로 절곡되고, 상기 외부리드와 돌출부 사이에 상기 내부핀이 연결되는 것을 특징으로 하는 검사용 지지체.
  6. 제1 항에 있어서, 상기 외부핀은 상기 개방부가 형성된 방향과 반대 방향으로 돌출되는 것을 특징으로 하는 검사용 지지체.
  7. 제1 항에 있어서, 상기 개방부는 상기 개방된 반도체 칩의 밑면보다 더 큰 것을 특징으로 하는 검사용 지지체.
  8. 제1 항에 있어서, 상기 접속핀의 내부핀은 완충부를 구비하는 것을 특징으로 하는 검사용 지지체.
  9. 제1 항에 있어서, 상기 지지몸체와 덮개는 전기 절연성인 것을 특징으로 하는 검사용 지지체.
  10. 제1 항에 있어서, 상기 지지몸체는 열 전도성인 것을 특징으로 하는 검사용 지지체.
  11. 제1 항에 있어서, 상기 복수의 리드는 패키지 몸체 내부에 포함되는 복수의 내부리드를 구비하며, 상기 복수의 내부리드는 상기 반도체 칩의 활성면에 부착되는 것을 특징으로 하는 검사용 지지체.
KR1019970038465A 1997-08-12 1997-08-12 뒷면 개방부를 갖는 반도체 소자 검사용 지지체 KR100227121B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970038465A KR100227121B1 (ko) 1997-08-12 1997-08-12 뒷면 개방부를 갖는 반도체 소자 검사용 지지체
JP03277398A JP4094102B2 (ja) 1997-08-12 1998-02-16 裏面開放部を有する半導体素子検査用支持体
US09/115,910 US6335629B1 (en) 1997-08-12 1998-07-15 Test fixture having an opening for exposing the back of a semiconductor chip and testing module comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970038465A KR100227121B1 (ko) 1997-08-12 1997-08-12 뒷면 개방부를 갖는 반도체 소자 검사용 지지체

Publications (2)

Publication Number Publication Date
KR19990016043A KR19990016043A (ko) 1999-03-05
KR100227121B1 true KR100227121B1 (ko) 1999-10-15

Family

ID=19517327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970038465A KR100227121B1 (ko) 1997-08-12 1997-08-12 뒷면 개방부를 갖는 반도체 소자 검사용 지지체

Country Status (3)

Country Link
US (1) US6335629B1 (ko)
JP (1) JP4094102B2 (ko)
KR (1) KR100227121B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101974172B1 (ko) 2018-06-01 2019-04-30 (주) 나노에이스 크기가 다른 반도체칩 검사를 위한 변위형 지지체
KR102036202B1 (ko) 2018-10-26 2019-10-24 (주) 나노에이스 회동 레버를 이용한 반도체칩의 네 코너 고정식 지지체
KR102047252B1 (ko) 2018-12-06 2019-11-21 (주) 나노에이스 회동레버를 이용한 반도체칩의 리드 고정식 지지체
KR102060083B1 (ko) 2019-06-27 2019-12-27 (주) 나노에이스 자동 리턴 레버를 이용한 반도체칩 고정용 지지체
KR20200046974A (ko) 2018-10-26 2020-05-07 (주) 나노에이스 회동 레버를 이용한 반도체칩의 두 코너 고정식 지지체

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3388462B2 (ja) * 1999-09-13 2003-03-24 日本電気株式会社 半導体チップ解析用プローバ及び半導体チップ解析装置
US6686757B1 (en) * 1999-09-30 2004-02-03 Advanced Micro Devices, Inc. Defect detection in semiconductor devices
US6724928B1 (en) * 1999-12-02 2004-04-20 Advanced Micro Devices, Inc. Real-time photoemission detection system
US6549025B1 (en) * 2000-07-06 2003-04-15 Advanced Micro Devices, Inc. System and method for thermal testing of circuit boards using thermal films
US6429028B1 (en) * 2000-08-29 2002-08-06 Dpa Labs, Incorporated Process to remove semiconductor chips from a plastic package
US6624643B2 (en) * 2000-12-08 2003-09-23 Intel Corporation Apparatus and method to read output information from a backside of a silicon device
JP2005116762A (ja) 2003-10-07 2005-04-28 Fujitsu Ltd 半導体装置の保護方法及び半導体装置用カバー及び半導体装置ユニット及び半導体装置の梱包構造
US7068039B2 (en) * 2004-04-28 2006-06-27 Agilent Technologies, Inc. Test structure embedded in a shipping and handling cover for integrated circuit sockets and method for testing integrated circuit sockets and circuit assemblies utilizing same
US20060067630A1 (en) * 2004-09-30 2006-03-30 Kim Brian H Optical transceiver module
KR100688564B1 (ko) * 2005-07-29 2007-03-02 삼성전자주식회사 반도체 칩 검사용 지그 및 이를 이용한 반도체 칩 검사방법
KR100688583B1 (ko) * 2005-12-31 2007-03-02 삼성전자주식회사 포토 에미션 분석 장치 및 포토 에미션 분석 방법
TW200941002A (en) * 2008-03-28 2009-10-01 King Yuan Electronics Co Ltd A socket, test device and test method for testing electronic element packages with leads
KR101495201B1 (ko) * 2008-12-19 2015-02-24 삼성전자주식회사 테스트 핸들러용 인서트 모듈 및 이의 제조 방법
CN102221670A (zh) * 2010-04-13 2011-10-19 中芯国际集成电路制造(上海)有限公司 球栅阵列测试座
US20120286818A1 (en) * 2011-05-11 2012-11-15 Qualcomm Incorporated Assembly for optical backside failure analysis of wire-bonded device during electrical testing
DE102012009796A1 (de) * 2012-05-18 2013-11-21 Micronas Gmbh Testsystem
GB2517916A (en) * 2013-09-04 2015-03-11 Sprue Safety Products Ltd Heat detector
FR3079623B1 (fr) * 2018-03-29 2022-04-08 St Microelectronics Grenoble 2 Capot pour dispositif electronique et procede de fabrication
CN109444165B (zh) * 2018-10-29 2021-06-15 中国电子科技集团公司第十三研究所 芯片条显微镜检验夹具
US11499923B2 (en) 2020-09-30 2022-11-15 Openlight Photonics, Inc. On-chip photonic integrated circuit optical validation
CN112657870B (zh) * 2020-12-21 2024-07-23 东莞市名动智能科技有限公司 锂电池pack包装工序自动检测装置及检测线
CN113823585B (zh) * 2021-09-23 2023-10-31 华东光电集成器件研究所 一种陶瓷管壳集成电路的开盖装置
CN116598199B (zh) * 2022-12-26 2023-12-05 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 一种正装封装芯片的背面减薄方法
CN116482517B (zh) * 2023-05-04 2024-08-16 江苏友润微电子有限公司 一种集成电路测试连接装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3391383A (en) * 1966-06-20 1968-07-02 Hughes Aircraft Co Electrical connector for integrated circuit elements
US4312117A (en) * 1977-09-01 1982-01-26 Raytheon Company Integrated test and assembly device
US5798652A (en) * 1993-11-23 1998-08-25 Semicoa Semiconductors Method of batch testing surface mount devices using a substrate edge connector
US5583445A (en) * 1994-02-04 1996-12-10 Hughes Aircraft Company Opto-electronic membrane probe
US5926027A (en) * 1995-09-28 1999-07-20 Bumb, Jr.; Frank E. Apparatus and method for testing a device
US5838159A (en) * 1996-03-22 1998-11-17 Sun Microsystems, Inc. Chip carrier to allow electron beam probing and FIB modifications

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101974172B1 (ko) 2018-06-01 2019-04-30 (주) 나노에이스 크기가 다른 반도체칩 검사를 위한 변위형 지지체
KR102036202B1 (ko) 2018-10-26 2019-10-24 (주) 나노에이스 회동 레버를 이용한 반도체칩의 네 코너 고정식 지지체
KR20200046974A (ko) 2018-10-26 2020-05-07 (주) 나노에이스 회동 레버를 이용한 반도체칩의 두 코너 고정식 지지체
KR102047252B1 (ko) 2018-12-06 2019-11-21 (주) 나노에이스 회동레버를 이용한 반도체칩의 리드 고정식 지지체
KR102060083B1 (ko) 2019-06-27 2019-12-27 (주) 나노에이스 자동 리턴 레버를 이용한 반도체칩 고정용 지지체

Also Published As

Publication number Publication date
JPH1164443A (ja) 1999-03-05
US6335629B1 (en) 2002-01-01
JP4094102B2 (ja) 2008-06-04
KR19990016043A (ko) 1999-03-05

Similar Documents

Publication Publication Date Title
KR100227121B1 (ko) 뒷면 개방부를 갖는 반도체 소자 검사용 지지체
US6395580B1 (en) Backside failure analysis for BGA package
KR100270888B1 (ko) 노운 굿 다이 제조장치
JPS59134841A (ja) 電子部品へのボンデイングのためのオン・ライン検査方法およびシステム
US6004833A (en) Method for constructing a leadless array package
US6433360B1 (en) Structure and method of testing failed or returned die to determine failure location and type
US6339337B1 (en) Method for inspecting semiconductor chip bonding pads using infrared rays
US6020748A (en) Method and apparatus for conducting failure analysis on IC chip package
US6255124B1 (en) Test arrangement and method for thinned flip chip IC
KR100688564B1 (ko) 반도체 칩 검사용 지그 및 이를 이용한 반도체 칩 검사방법
KR19980086450A (ko) 다이를 검사하기 위한 방법 및 장치
US6405359B1 (en) Method for backside failure analysis requiring simple bias conditions
US6342398B1 (en) Method of backside emission analysis for BGA packaged IC's
JP2557583B2 (ja) 半導体装置用チップ寿命テスト装置
KR100744029B1 (ko) 페키지된 반도체 칩의 디캡 방법
JP4407785B2 (ja) 半導体装置及びその検査方法
US6241907B1 (en) Method and system for providing a package for decapsulating a chip-scale package
US6674153B2 (en) Semiconductor device utilizing pad to pad wire interconnection for improving detection of failed region on the device
KR100199854B1 (ko) 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지
JPH0444945B2 (ko)
CN115902597A (zh) 一种bga/lga器件背面emmi失效分析方法
JPH1194903A (ja) チップサイズパッケージ半導体の不良解析方法
Duffalo et al. Novel failure modes with overmolded printed circuit board-based surface mount packages
KR19990005522A (ko) 돌기가 형성된 몰딩 금형을 이용한 칩 사이즈 패키지
JP2002071765A (ja) 半導体装置の故障解析用パッケージおよびこれを用いた半導体装置の故障解析方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090714

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee