KR100744029B1 - 페키지된 반도체 칩의 디캡 방법 - Google Patents

페키지된 반도체 칩의 디캡 방법 Download PDF

Info

Publication number
KR100744029B1
KR100744029B1 KR1020060031835A KR20060031835A KR100744029B1 KR 100744029 B1 KR100744029 B1 KR 100744029B1 KR 1020060031835 A KR1020060031835 A KR 1020060031835A KR 20060031835 A KR20060031835 A KR 20060031835A KR 100744029 B1 KR100744029 B1 KR 100744029B1
Authority
KR
South Korea
Prior art keywords
pad
package
semiconductor chip
decap
wire
Prior art date
Application number
KR1020060031835A
Other languages
English (en)
Inventor
여태연
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060031835A priority Critical patent/KR100744029B1/ko
Application granted granted Critical
Publication of KR100744029B1 publication Critical patent/KR100744029B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

다양한 전압 가변에 따른 전기적 데이타를 확보하고 보다 용이한 외관 분석의 테스트를 실시하는데 적합한 샘플을 제작하기 위하여, 패키지된 반도체 칩의 디캡 방법이 개시된다. 본 발명은 패드를 갖는 반도체 칩과, 상기 패드와 와이어를 통해 연결된 리드를 포함하고, 몰딩제로 패키지된 반도체 칩의 디캡 방법에 있어서, 패키지 외부의 상기 리드를 연마하는 단계; 패키지 내의 상기 리드가 드러나는 타겟으로 상기 몰딩제를 제1연마하는 단계; 상기 와이어가 드러나는 타겟으로 상기 몰딩제를 제2연마하는 단계; 및 상기 패드을 포함하는 오픈 예정 지역을 제외한 패키지의 전면을 테이핑하는 단계; 및 비 테이핑된 지역의 상기 몰딩제를 제거하여 상기 패드를 노출시키는 단계를 포함하는 패키지된 반도체 칩의 디캡 방법을 제공한다.
패키지(Package), 프루빙(Probing), 테스트(Test), 디캡(Decap)

Description

페키지된 반도체 칩의 디캡 방법{METHOD FOR DECAPPING PACKAGED SEMICONDUCTOR DEVICE CHIP}
도 1a 및 도 1b는 패키지된 칩을 간략화하여 도시한 도면,
도 2a 내지 도 2c는 종래 기술에 따른 패키지 칩의 디캡 방법을 설명하기 위한 도면.
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 패키지 칩의 디캡 방법을 설명하기 위한 단면도.
도 4a 내지 도 4f는 본 발명의 일실시예에 따른 패키지 칩의 디캡 과정을 나타낸 사진.
* 도면의 주요 부분에 대한 부호의 설명
21 : 패키지 23 : 반도체 칩
23 : 패드 24 : 테이프
25 : 리드 26 : 골드와이어
27 : 몰딩제 28 : 오픈 영역
본 발명은 패키지 인터널 프루빙(Package Internal Probing) 테스트를 위한 샘플을 제작하는 방법에 관한 것으로, 패키지된 칩의 디캡(Decap) 방법에 관한 것이다.
도 1a 및 도 1b는 패키지된 반도체 칩을 간략화하여 도시한 것이다.
도 1a에 도시된 바와 같이, 패키지(11) 내부에 반도체 칩(12)을 구비하고, 반도체 칩(12)은 패드(13)를 구비한다. 패드(13)는 와이어(15)를 통해 리드(14)와 연결된다.
도 1b에 도시된 바와 같이, 패키지(11) 내부에 소정의 공정이 진행된 반도체칩(12)을 구비하고, 반도체 칩(12)의 일정 영역에 패드(13a, 13b)가 형성된다. 이 때, 패드는 리드와 연결되지 않는 제1패드(13a)와 리드와 연결되는 제2패드(13b)로 이루어지며, 제2패드(13b)와 리드는 와이어로 연결된다.
도 2a 내지 도 2c는 종래 기술에 따른 패키지된 반도체 칩의 디캡 방법을 설명하기 위한 사진이다.
도 2a를 참조하면, 반도체 칩의 패드부 골드 와이어 상단이 드러날 때까지 약한 압착력으로 연마한다. 연마 조건은, 250rpm으로 LOC(Lead On Chip) 테이프 상에 리드 프레임만 남은 상태이다.
도 2b를 참조하면, 스카치 테이프를 이용하여 반도체 칩의 EMC(Epoxy Molding Compound)를 제거한다. EMC를 제거하기 위해, 핫 플레이트 레벨 4에서 3초 간 진행하며, 디캡을 위해 발연 질산(H3PO4) 처리를 실시한다.
도 2c를 참조하면, 디캡 후 볼(Ball)과 와이어가 잔류하는 것을 알 수 있다.
상술한 종래 기술에서 패키지(TSOP(Thin Small Outline Package) 또는 FBGA(Fine pitch Ball Grid Array))를 분석하는 경우, 내부 전압(Internal voltage)을 인가할 수 있는 제1패드가 외부로 와이어로 연결되어있지 않아서, 국부적인 디캡(Decap) 및 전면 디캡을 실시할 경우 칩에 데미지가 발생하거나, 와이어가 제거되지 않아서 내부 전압 패드에 바이어스를 인가할 수 없으므로, 테스트 모드(Test mode)에서 지원하는 업/다운 테스트(Up/down test)만 가능하다. 따라서 분석에 있어 다양한 응용(Application)의 어려움이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 다양한 전압 가변에 따른 전기적 데이타를 확보하고 보다 용이한 외관 분석을 실시하는데 적합한 패키지된 반도체 칩의 디캡 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 특징적인 본 발명은,
패드를 갖는 반도체 칩과, 상기 패드와 와이어를 통해 연결된 리드를 포함하고, 몰딩제로 패키지된 반도체 칩의 디캡 방법에 있어서,
패키지 외부의 상기 리드를 연마하는 단계;
패키지 내의 상기 리드가 드러나는 타겟으로 상기 몰딩제를 제1연마하는 단계;
상기 와이어가 드러나는 타겟으로 상기 몰딩제를 제2연마하는 단계; 및
상기 패드을 포함하는 오픈 예정 지역을 제외한 패키지의 전면을 테이핑하는 단계; 및
비 테이핑된 지역의 상기 몰딩제를 제거하여 상기 패드를 노출시키는 단계
를 포함하는 패키지된 반도체 칩의 디캡 방법을 제공한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 패키지된 칩의 디캡 방법을 도시한 단면도이다.
도 3a는 패키지된 칩을 간략화하여 도시한 것이다. 도 3a를 참조하면, 패키지(21) 내부에 패드(23)를 갖는 반도체 칩(22)이 형성되어 있다.
패드(23)가 형성된 영역을 제외한 반도체 칩(22)의 소정 영역에 접착 테이프(24)를 통해 리드(25)가 연결된다. 패드(23)는 골드와이어(26)을 통해 리드(25)와 연결된다. 후속 공정에서 볼(Ball)이 본딩(Bonding)될 패드(23)쪽 골드와이어(26)의 길이를 최대한 줄여 내부 프루빙시 골드와이어(26) 간 간섭에 의한 쇼트를 방지한다.
패키지(21) 전면에는 몰딩제(27)가 형성된다.
이와 같은 패키지 칩을 디캡하는 실시예를 구체적으로 설명한다.
먼저, 도 3b와 같이 패키지(21)의 외부에 노출된 리드(25)를 선택적으로 제거하기 위해, 250rpm으로 10초 동안 연마한다.(도 4a 참조)
이어서, 홀더(도시하지 않음)에 양면 테이프를 부착하여 패키지(21)를 부착한다. 다음으로, 패키지(21) 내부의 리드(25)가 드러날 때까지 강한 압착력으로 연마한다. 연마는 250rpm으로 5∼10 분 동안 실시한다. (도 4b, 도 4c 참조)
이어서, 도 3c에 도시된 바와 같이, 골드와이어(26)가 드러나는 타겟으로 리드(25) 및 몰딩제(27)를 250rpm으로 적어도 10분 동안 연마한다. 이 때, 리드(23) 제거 및 골드와이어(24)가 드러나는 과정에서 반도체 칩(21)의 데미지 가능성이 높으므로 주의하여 진행한다.
계속해서, 도 3d에 도시된 바와 같이, 반도체 칩(22)의 패드(23) EMC(Epoxy Molding Compound)를 제거하기 위해 반도체 칩(22)의 오픈 영역(28)을 제외한 패키지(21)를 테이핑한다. 테이핑은 양철 테이프를 사용하는데, 이는 핫 플레이트에서 발연 질산(H3PO4) 처리시 열에 강한 테이프를 이용하여 열로 인한 테이프가 녹는 현상을 방지하기 위함이다. (도 4d 참조)
이후, 솔더팟(Solder pot)을 이용하여 패드(23) 상의 볼을 제거한다(도 4e 참조). 이 때, 솔더팟 공정은 1차는 6초간, 2차는 3초간 진행한다.
상기와 같은 공정을 진행하여, 볼 위 프루빙 팁 콘택시 볼이 없는 패드와의 단차를 극복하여 프루빙 콘택 불량을 해결할 수 있다. (도 4f 참조)
상술한 바와 같은 디캡 방법에 의한 샘플은, 테스트시 PIP(Package Internal Probing) 테스트 툴(Tool)을 통하여 외부에서 바이어스 인가를 가능하게 하므로 전압 가변에 따른 전기적 데이타 확보가 가능하다. 또한, 샘플에 대한 스트레스를 증가시켜 보다 용이한 외관 분석을 진행할 수 있으므로 불량 분석에 대한 응용(Application)을 넓힐 수 있는 효과가 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 연마 과정에서 드러나는 칩의 데미지를 줄여 연마 샘플 제작 성공율을 높이는 효과가 있다.
또한, 볼 본딩 패드부 와이어의 길이를 최대한 줄여 내부 프루빙시 와이어간 간섭에 의한 쇼트를 방지할 수 있는 효과가 있다.
또한, 볼 상부의 프루빙 콘택시 볼이 없는 패드와의 단차를 극복하므로 프루브 팁 콘택 불량을 해결하는 효과가 있다.

Claims (7)

  1. 패드를 갖는 반도체 칩과, 상기 패드와 와이어를 통해 연결된 리드를 포함하고, 몰딩제로 패키지된 반도체 칩의 디캡 방법에 있어서,
    패키지 외부의 상기 리드를 연마하는 단계;
    패키지 내의 상기 리드가 드러나는 타겟으로 상기 몰딩제를 제1연마하는 단계;
    상기 와이어가 드러나는 타겟으로 상기 몰딩제를 제2연마하는 단계; 및
    상기 패드을 포함하는 오픈 예정 지역을 제외한 패키지의 전면을 테이핑하는 단계; 및
    비 테이핑된 지역의 상기 몰딩제를 제거하여 상기 패드를 노출시키는 단계
    를 포함하는 패키지된 반도체 칩의 디캡 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 리드를 연마하는 단계는,
    250rpm 으로 10초 동안 실시하는 것을 특징으로 하는 패키지된 반도체 칩의 디캡 방법.
  4. 제1항에 있어서,
    상기 제1연마는 250rpm 으로 5∼10 분 동안 실시하는 것을 특징으로 하는 패키지된 반도체 칩의 디캡 방법.
  5. 제1항에 있어서,
    상기 제2연마는 250rpm으로 적어도 10분 동안 실시하는 것을 특징으로 하는 패키지된 반도체 칩의 디캡 방법.
  6. 제1항에 있어서,
    비 테이핑된 지역의 상기 몰딩제를 제거하여 상기 패드를 노출시키는 단계는,
    질산 용액을 사용하는 것을 특징으로 하는 패키지된 반도체 칩의 디캡 방법.
  7. 제6항에 있어서,
    상기 테이핑은 양철 테이프를 사용하는 것을 특징으로 하는 패키지된 반도체 칩의 디캡 방법.
KR1020060031835A 2006-04-07 2006-04-07 페키지된 반도체 칩의 디캡 방법 KR100744029B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060031835A KR100744029B1 (ko) 2006-04-07 2006-04-07 페키지된 반도체 칩의 디캡 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060031835A KR100744029B1 (ko) 2006-04-07 2006-04-07 페키지된 반도체 칩의 디캡 방법

Publications (1)

Publication Number Publication Date
KR100744029B1 true KR100744029B1 (ko) 2007-07-30

Family

ID=38499881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060031835A KR100744029B1 (ko) 2006-04-07 2006-04-07 페키지된 반도체 칩의 디캡 방법

Country Status (1)

Country Link
KR (1) KR100744029B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468122A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 半导体器件失效分析样品制作方法及分析方法
KR101149865B1 (ko) 2010-02-04 2012-05-24 한국생산기술연구원 반도체 칩 패키지에서 반도체 칩 분리 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240429A (ja) * 1994-02-22 1995-09-12 Internatl Business Mach Corp <Ibm> プラスチック包装モジュールからの半導体チップの回収方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240429A (ja) * 1994-02-22 1995-09-12 Internatl Business Mach Corp <Ibm> プラスチック包装モジュールからの半導体チップの回収方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101149865B1 (ko) 2010-02-04 2012-05-24 한국생산기술연구원 반도체 칩 패키지에서 반도체 칩 분리 방법
CN102468122A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 半导体器件失效分析样品制作方法及分析方法

Similar Documents

Publication Publication Date Title
KR100443476B1 (ko) 반도체 장치와 그 패키지 방법
KR100227121B1 (ko) 뒷면 개방부를 갖는 반도체 소자 검사용 지지체
KR100270888B1 (ko) 노운 굿 다이 제조장치
US7476555B2 (en) Method of chip manufacturing
JP2001338955A (ja) 半導体装置及びその製造方法
US7582954B1 (en) Optical leadless leadframe package
CN112526315B (zh) 一种封装芯片的测试方法
CN104051289A (zh) 引线接合装置和方法
TW200522236A (en) Semiconductor device manufacturing method cross-reference to related applications
KR100744029B1 (ko) 페키지된 반도체 칩의 디캡 방법
CN102023274B (zh) 一种去除芯片陶瓷封装体的方法
US6342398B1 (en) Method of backside emission analysis for BGA packaged IC&#39;s
JP2006196592A (ja) 樹脂封止型半導体装置の検査方法
US5874319A (en) Vacuum die bond for known good die assembly
US20120178189A1 (en) Method for forming an over pad metalization (opm) on a bond pad
JP6258538B1 (ja) 半導体装置およびその製造方法
US6881593B2 (en) Semiconductor die adapter and method of using
JPH0737929A (ja) 半導体集積回路装置
US6127194A (en) Package removal for FBGA devices
JPH1194903A (ja) チップサイズパッケージ半導体の不良解析方法
KR100949443B1 (ko) 와이어 테일 커팅부를 갖는 와이어 본더 및 이를 이용한와이어 본딩방법
JP2002311084A (ja) フリップチップｌｓｉおよびフリップチップｌｓｉの解析方法
JP2004031946A (ja) 半導体装置及びその製造方法
TW200409927A (en) Method for treating and testing semiconductor component
CN111081573A (zh) 一种剥离强度测试方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee