KR101149865B1 - 반도체 칩 패키지에서 반도체 칩 분리 방법 - Google Patents

반도체 칩 패키지에서 반도체 칩 분리 방법 Download PDF

Info

Publication number
KR101149865B1
KR101149865B1 KR1020100010635A KR20100010635A KR101149865B1 KR 101149865 B1 KR101149865 B1 KR 101149865B1 KR 1020100010635 A KR1020100010635 A KR 1020100010635A KR 20100010635 A KR20100010635 A KR 20100010635A KR 101149865 B1 KR101149865 B1 KR 101149865B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
wire
package
bonding
mechanical polishing
Prior art date
Application number
KR1020100010635A
Other languages
English (en)
Other versions
KR20110090696A (ko
Inventor
이효수
권혁천
이규제
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020100010635A priority Critical patent/KR101149865B1/ko
Publication of KR20110090696A publication Critical patent/KR20110090696A/ko
Application granted granted Critical
Publication of KR101149865B1 publication Critical patent/KR101149865B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

패키지에서 반도체 칩을 분리한 후, 재봉합을 용이하게 할 수 있는 반도칩 분리 방법에 대하여 개시한다.
본 발명에 따른 반도체 칩 패키지 분리 방법은 상부면에 본딩 패드가 형성된 반도체 칩이 기판 상부면에 실장되어 있으며, 상기 반도체 칩의 본딩 패드에 본딩 와이어의 일단이 본딩되고 상기 본딩 와이어의 타단이 상기 기판의 회로부에 본딩되며, 상기 회로부와 상기 반도체 칩을 커버하는 캡슐층이 형성된 반도체 칩 패키지에서 상기 반도체 칩을 분리하는 방법에 있어서, 상기 반도체 칩 패키지에 기계적 연마를 실시하여, 상기 반도체 칩 패키지의 두께를 감소시키는 단계; 및 상기 반도체 칩 패키지에 화학적 분리를 실시하여, 상기 본딩 패드를 잔류시키면서 상기 반도체 칩을 분리하는 단계;를 포함하는 것을 특징으로 한다.

Description

반도체 칩 패키지에서 반도체 칩 분리 방법{METHOD OF SEPARATING SEMICONDUCTOR CHIP FROM PACKAGE}
본 발명은 반도체 칩 패키지로부터 반도체 칩을 분리하는 방법에 관한 것으로, 보다 상세하게는 반도체 칩 패키지로부터 반도체 칩 분리시 반도체 칩의 본딩 패드(bonding pad)나 와이어 스터드(wire stud)의 소실(peeling)을 방지함으로써, 분리된 반도체 칩을 전기적 평가를 위하여 원래의 패키지 상태로 쉽게 재봉합(re-package)할 수 있는 반도체 칩 분리 방법에 관한 것이다.
일반적으로 반도체 칩 패키지에 문제가 있는 경우, 문제의 원인을 찾기 위하여 반도체 패키지로부터 반도체 칩을 분리(de-capsulation)하여 반도체 칩의 전기적 평가를 위하여 다시 원래의 상태처럼 재봉합(re-package)한다.
반도체 칩 패키지에서 일반적으로 활용되고 있는 반도체 칩 분리 방법은 화학적 방법이 이용되고 있으나, 산업 및 기술적 목적으로 보다 미세한 분석과 반도체 칩 패키지의 재봉합(re-package)을 구현하기 위해서 보다 정밀한 반도체 칩 분리 방법이 개발되고 있다.
최근 연구되고 있는 반도체 칩 분리 방법의 대표적인 방법으로는 제트에칭(jet-etching)을 통한 선별적 반도체 칩 분리, 레이저 에칭(laser-etching)을 통한 고품질 반도체 칩 분리, 본딩 와이어 절단 장비를 통한 와이어 스터드(wire-stud) 보호 등이 사용되고 있다.
그러나, 이러한 방법들 역시 전기적으로 완벽한 재봉합(re-packaging)을 구현하는데 있어서 많은 어려움이 있다.
종래의 화학적 방법으로 부분적 반도체 칩 분리(partial de-capsulation)를 실시하면 일반적으로 반도체 칩의 본딩 패드(bonding pad)가 상당부분 잔존하게 되어 본딩 와이어의 리본딩(re-bonding)이 가능하게 된다.
정상적인 본딩 와이어의 리본딩을 위하여 본딩 패드의 알루미늄(Al)층이 제거되지 않도록 부분적 칩 분리를 하면, 불규칙적일지라도 본딩 패드의 알루미늄층이 잔존하거나, 또는 와이어 스터드(wire stud)가 남게 되지만, 아직은 기판(substrate)에 반도체 칩이 매우 강력하게 접합되어 있기 때문에 완전한 칩 분리가 불가능하게 된다.
따라서, 반도체 칩 패키지로부터 반도체 칩의 완전한 분리가 요구되며, 반도체 칩의 완전 분리를 위하여 화학적 완전 칩 분리(full de-capsulation) 및 레이저와 제트 에칭장비를 사용한 칩 분리 방법이 가장 많이 이용되고 있다.
도 1은 기판에서 반도체 칩을 안전하게 분리하기 위해서 화학적 완전 칩 분리를 실시한 광학사진이며, 도 2는 화학적 완전 칩 분리 후, 반도체 칩의 모습을 도시한 광학사진이다.
도 1 및 도 2를 참조하면, 화학적 완전 칩 분리를 실시할 경우, 반도체 칩은 패키지로부터 완전히 분리되지만, 반도체 칩의 본딩 패드에 알루미늄층이 제거되거나 와이어 스터드가 잔존하지 않는 것을 볼 수 있다. 이 경우, 반도체 칩의 재봉합(re-package)을 위한 공정인 와이어 본딩(wire-bonding)이 이루어지지 못하게 되는 문제점이 있다.
도 3은 레이저와 제트 에칭장비를 사용하여 칩의 파괴없이 칩 분리에 성공한 광학사진을 나타낸 것이다.
그러나, 도 3을 참조하면, 레이저와 제트 에칭장비를 사용한 경우에도, 반도체 칩의 일부 본딩 패드 소실(pad peeling)이 발생된 것을 볼 수 있다.
도 4는 레이저와 제트 에칭장비를 사용하여 반도체 칩을 분리한 후의 SEM 사진을 나타낸 것이다.
도 4를 참조하면, 레이저와 제트 에칭장비를 사용함으로써 반도체 칩의 본딩 패드의 알루미늄층과 와이어 스터드를 잔존시키는데는 성공하였다. 그러나, 잔존하는 알루미늄층과 와이어 스터드의 높이가 불규칙한 것을 볼 수 있는데, 이 경우 반도체 칩의 재봉합을 위한 와이어 본딩이 어려워질 수 있으며, 와이어 본딩이 이루어지더라도 재봉합시 패키지의 신뢰성이 문제될 수 있다.
본 발명의 목적은 화학적 완전 칩 분리를 기본적으로 이용하되, 화학적 완전 칩 분리에 앞서 기계적 연마를 실시함으로써 화학적 칩 분리의 비율을 감소시킴으로써 반도체 칩의 본딩 패드의 알루미늄층이나 와이어 스터드의 소실(peeling)을 최소화함으로써, 반도체 칩 패키지에서 문제가 발생할 경우, 반도체 칩에 원인이 있는지 아니면 패키지에 문제가 있는지를 확인하기 위하여 분리된 반도체 칩의 재봉합시 와이어 본딩이 가능한 반도체 칩 분리 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 칩 분리 방법은 상부면에 본딩 패드가 형성된 반도체 칩이 기판 상부면에 실장되어 있으며, 상기 반도체 칩의 본딩 패드에 본딩 와이어의 일단이 본딩되고 상기 본딩 와이어의 타단이 상기 기판의 회로부에 본딩되며, 상기 회로부와 상기 반도체 칩을 커버하는 캡슐층이 형성된 반도체 칩 패키지에서 상기 반도체 칩을 분리하며, 반도체 칩의 분리는 상기 반도체 칩 패키지에 기계적 연마를 실시하여, 상기 반도체 칩 패키지의 두께를 감소시키는 단계; 및 상기 반도체 칩 패키지에 화학적 분리를 실시하여, 상기 본딩 패드를 잔류시키면서 상기 반도체 칩을 분리하는 단계;를 포함한다.
이때, 상기 기계적 연마는 상기 기판을 제거하고, 적어도 상기 본딩 와이어가 절단될 때까지 상기 캡슐층의 일부를 제거한다.
또한, 상기 본딩 패드의 상부면에는, 상부쪽으로 향할수록 직경이 감소하는 형태로서 상기 본딩 와이어의 일단이 직접 본딩되는 와이어 스터드가 더 형성되어 있으며, 상기 기계적 연마는 적어도 상기 와이어 스터드가 노출될 때까지 실시될 수 있다. 이 경우, 상기 기계적 연마는, 노출되는 와이어 스터드의 직경이 상기 와이어 스터드 하부 직경의 70~80%가 될 때까지 실시될 수 있다.
또한, 상기 본딩 패드는 알루미늄층을 포함할 수 있으며, 상기 알루미늄층은 상기 화학적 칩분리에 의하여 제거되지 않고, 잔류한다.
상기 기계적 연마는 평면 그라인딩 공정 또는 CMP(Chemical Mechanical Polishing) 공정으로 실시될 수 있으며, 상기 화학적 분리는 습식 식각 공정으로 실시될 수 있다.
본 발명에 따른 반도체 칩 분리 방법은 기계적 연마를 통하여 화학적 칩 분리 비율을 감소시킴으로써 반도체 칩의 본딩 패드의 알루미늄층이나 와이어 스터드 의 소실(peeling)을 최소화 할 수 있으며, 이를 통하여 반도체 칩의 재봉합을 위한 와이어 본딩이 가능한 장점이 있다.
또한, 본 발명에 따른 반도체 칩 분리 방법은 기계적 연마 및 화학적 분리 를 통하여 구현 가능하다. 따라서, 추가적인 레이어와 제트에칭 공정을 요하지 않으며 또한 본딩 와이어 절단 장비를 요하지 않아, 칩 분리 비용을 줄일 수 있는 장점이 있다.
도 1은 기판에서 반도체 칩을 안전하게 분리하기 위해서 화학적 완전 칩 분리를 실시한 광학사진이다.
도 2는 화학적 완전 칩 분리 후, 반도체 칩의 모습을 도시한 광학사진이다.
도 3은 레이저와 제트 에칭장비를 사용하여 칩의 파괴없이 칩 분리에 성공한 광학사진을 나타낸 것이다.
도 4는 레이저와 제트 에칭장비를 사용하여 반도체 칩을 분리한 후의 SEM 사진을 나타낸 것이다.
도 5는 본 발명에 따른 반도체 칩 분리 방법을 나타내는 순서도이다.
도 6은 반도체 칩 분리 이전의 반도체 칩 패키지의 예를 나타낸 것이다.
도 7은 도 6의 반도체 칩 패키지에서 기계적 연마에 의하여 기판이 제거된 것을 나타낸 것이다.
도 8은 기계적 연마에 의하여 본딩 와이어가 절단되고, 와이어 스터드가 노출된 것을 나타낸 것이다.
도 9는 도 8에 도시된 패키지 상태에서 화학적 분리를 통하여 반도체 칩이 완전 분리된 것을 나타낸다.
도 10은 기계적 연마에 의해서 반도체 칩 패키지의 하단에 위치하는 기판이 제거된 사진이다.
도 11은 기계적 연마에 의해서 반도체 칩 패키지 상단에 위치하는 캡슐층이 적절히 제거되어 와이어 스터드와 절단된 본딩 와이어가 노출된 것을 나타내는 사진이다.
도 12는 기계적 연마에 의하여 패키지의 두께가 감소한 상태에서 화학적 분리를 실시하여 반도체 칩의 본딩 패드 및 와이어 스터드가 소실없이 잔류하는 것을 나타낸 SEM 사진이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 반도체 칩 분리 방법에 관하여 상세히 설명하면 다음과 같다.
도 5는 본 발명에 따른 반도체 칩 분리 방법을 나타내는 순서도이다.
도 5를 참조하면, 도시된 반도체 칩 분리 방법은 기계적 연마 단계(S510) 및 화학적 분리 단계(S520)를 포함한다.
우선, 기계적 연마 단계(S510)에서는 반도체 칩 패키지에 기계적 연마를 실시하여, 반도체 칩 패키지의 두께를 감소시킨다. 이후, 화학적 분리 단계(S520)에서는 두께가 감소된 반도체 칩 패키지에 화학적 분리를 실시하여, 반도체 칩의 본딩 패드를 잔류시키면서 반도체 칩을 완전히 분리한다.
한편, 도 6은 반도체 칩 분리 이전의 반도체 칩 패키지의 예를 나타낸 것이고, 도 7은 도 6의 반도체 칩 패키지에서 기판이 기계적 연마에 의하여 제거된 것을 나타낸 것이며, 도 8은 기계적 연마에 의하여 본딩 와이어가 절단되고, 와이어 스터드가 노출된 것을 나타낸 것이고, 도 9는 도 8에 도시된 패키지 상태에서 화학적 분리를 통하여 반도체 칩이 완전 분리된 것을 나타낸다.
이하, 도 6 내지 도 8을 참조하여 도 5에 도시된 반도체 칩 분리 방법에 대하여 상세히 설명하기로 한다.
우선, 도 6에 도시된 반도체 칩 패키지 예를 참조하면, 도시된 반도체 칩 패키지는 반도체 칩(620)이 기판(610)의 상부면에 실장되어 있고, 본딩 와이어(650)에 의하여 반도체 칩(620)과 기판(610)의 회로부가 전기적으로 연결되며, 캡슐층(660)에 의하여 반도체 칩(620)이 커버되어 있는 형태를 갖는다.
기판(610)의 하부면과 상부면에는 회로부 형성 및 패키지 지지를 위한 동박층(611a,611b)이 형성되어 있다. 동박층(611a,611b)의 경우 기판(610)의 1면에만 형성될 수 있으며, 도 6에 도시된 바와 같이 기판(610)의 양 면 모두에 형성될 수 있다. 또한, 기판(610)의 하부에는 솔더볼(670)이 형성된다.
반도체 칩(620)의 상부면에는 본딩 패드(630)와 와이어 스터드(640)가 형성되어 있다.
한편, 반도체 칩(620)은 기판(610)에 접착 필름(621)을 먼저 부착한 상태에서 접착 필름(621)에 접착되어 있다.
반도체 칩(620) 및 기판(610)의 회로부를 보호하는 캡슐층은 성형성이 우수하고, 경제적인 EMC(Epoxy Molding Compound)로 형성될 수 있으며, 그 외 반도체 칩 패키지에 이용되는 소재들도 이용이 가능하다.
도 6에 도시된 반도체 칩 패키지 형태는 유사한 형태로 변형이 가능하고, 또한 도 6에 도시된 반도체 칩 패키지의 구조와 상이한 구조를 갖는 반도체 칩 패키지도 존재할 수 있으며, 반도체 칩 패키지의 형태에 의하여 본 발명이 제한되는 것은 아니다.
기본적으로 본 발명에 적용되는 반도체 칩 패키지는, 상부면에 본딩 패드(630)가 형성된 반도체 칩(620)이 기판(610) 상부면에 실장되어 있으며, 반도체 칩(620)의 본딩 패드(630)에 본딩 와이어(650)의 일단이 본딩되고, 본딩 와이어(650)의 타단이 기판(610)의 회로부에 본딩되며, 기판(610)의 회로부와 반도체 칩(620)을 커버하는 캡슐층(660)이 형성된 구조를 갖는다.
반도체 칩 패키지에서 반도체 칩(620)을 완전 분리하기 위하여 화학적 완전 분리를 실시하게 되는데, 이 경우 반도체 칩(620) 상부면의 본딩 패드의 알루미늄층이 소실되어, 반도체 칩(620)의 재봉합(re-package)이 어려워진다.
따라서, 본 발명에서는 이러한 화학적 완전 분리 비율을 줄이기 위하여, 기계적 연마를 통하여 반도체 칩 패키지의 두께를 감소시킨다.
기계적 연마는 평면 그라인딩 공정 또는 CMP(Chemical Mechanical Polishing) 공정 등이 이용될 수 있다. CMP 공정의 경우 화학적 요소가 가미되기는 하나, 반도체 칩의 패키지를 기계적 요소에 의하여 연마한다는 의미에서 넓게는 기계적 연마에 포함될 수 있다.
기계적 연마를 통하여 화학적 완전 분리의 비율을 현격히 감소시킬 수 있게 되어, 반도체 칩(620) 상부면의 본딩 패드의 알루미늄층이 소실되지 아니하고, 그대로 잔류할 수 있게 된다.
다음으로, 도 7에 도시된 패키지 하부의 기계적 연마가 진행된 상태를 참조하면, 패키지 하부의 기계적 연마에 의하여 기판(610)이 제거될 수 있다. 기판(610)의 경우 화학적으로 제거가 힘들었으나, 기계적 연마를 통하여 패키지로부터 쉽게 제거될 수 있다.
그리고, 도 8에 도시된 패키지 상부의 기계적 연마가 진행된 상태를 참조하면, 패키지 상부의 기계적 연마에 의하여 캡슐층(660)의 일부가 제거될 수 있다. 이때, 패키지 상부의 기계적 연마는 적어도 본딩 와이어(650)가 절단될 때까지 이루어질 수 있다. 이 경우, 별도의 본딩 와이어 절단 장치를 이용하지 않고도 본딩 와이어(650)를 절단할 수 있는 효과를 갖는다.
반도체 칩(620)의 본딩 패드(630)는 통상 알루미늄층을 포함하게 되는데, 알루미늄층은 화학적 분리 과정에서 소실(peeling)이 쉽게 발생할 수 있다. 따라서, 이러한 알루미늄층의 소실을 방지하기 위하여는 화학적 분리 과정을 감소시킬 필요가 있는데, 본 발명의 경우 기계적 연마를 통하여 화학적 분리 비율을 감소시킬 수 있어, 이러한 본딩 패드(630)의 알루미늄층의 소실을 최소화하여, 반도체 칩 분리 이후에도 잔류하게 된다.
또한, 도 8에 도시된 바와 같이, 반도체 칩(620)의 본딩 패드(630)의 상부면에는, 본딩 와이어(650)의 일단이 직접 본딩되는 와이어 스터드(640)가 더 형성될 수 있다. 와이어 스터드(640)는 상부쪽으로 향할수록 직경이 감소하는 형태를 가질 수 있다.
이때, 기계적 연마 단계(S510)에서 기계적 연마는 본딩 와이어(650)가 절단되는 정도에서 나아가 적어도 와이어 스터드(640)가 노출될 때까지 실시될 수 있다.
도 10은 기계적 연마에 의해서 반도체 칩 패키지의 하단에 위치하는 기판이 제거된 사진이고, 도 11은 기계적 연마에 의해서 반도체 칩 패키지 상단에 위치하는 캡슐층이 적절히 제거되어 와이어 스터드와 절단된 본딩 와이어가 노출된 것을 나타내는 사진이다.
와이어 스터드가 형성되어 있을 경우, 기계적 연마는 노출되는 와이어 스터드의 직경이, 와이어 스터드 하부 직경의 70~80%가 될 때까지 실시되는 것이 바람직하다.
기계적 연마에 의하여 노출되는 와이어 스터드의 직경이 와이서 스터드 하부 직경의 70% 미만인 경우는 기계적 연마가 불충분하게 이루어진 경우이다. 이 경우, 화학적 분리 단계(S520)에 의하여 와이어 스터드(640)나 본딩 패드(630)의 소실(peeling)이 발생하여 재봉합시 와이어 본딩이 제대로 이루어지기 어렵다.
또한, 기계적 연마에 의하여 노출되는 와이어 스터드의 직경이 와이어 스터드 하부 직경의 80%를 초과하는 경우는 기계적 연마가 과하게 이루어진 경우이다. 이 경우 기계적 연마에 의하여 반도체 칩이나 기판의 회로부 등에 열화를 가져올 수 있으며, 또한, 잔류하는 와이어 스터드 만으로는 재봉합시 와이어 본딩에 요구되는 와이어 스터드를 확보할 수 없는 문제점이 있다.
다음으로, 도 9에 도시된 바와 같은 반도체 칩 분리가 완료된 상태를 참조하면, 화학적 분리에 의하여 잔류하는 캡슐층(660)을 제거할 수 있으며, 캡슐층(660)의 제거와 함께 절단된 상태의 본딩 와이어(650)도 함께 제거된다.
화학적 분리 비율이 감소할 경우, 반도체 칩(620)의 본딩 패드(630)의 알루미늄층이나 와이어 스터드(640)의 소실이 최소화할 수 있게 되고, 반도체 칩(620)의 재봉합시에 잔류하는 본딩 패드(630)이나 와이어 스터드(640)를 통하여 와이어 본딩 과정이 쉽게 이루어질 수 있다.
이러한 화학적 분리는 습식 식각으로 실시될 수 있으며, 화학적 분리의 시간은 수~수십초 정도가 될 수 있다.
도 12는 기계적 연마에 의하여 패키지의 두께가 감소한 상태에서 화학적 분리를 실시하여 반도체 칩의 본딩 패드 및 와이어 스터드가 소실없이 잔류하는 것을 나타낸 SEM 사진이다.
도 12를 참조하면, 본 발명에 따른 반도체 칩 분리 방법의 경우, 화학적 분리 이전에 기계적 연마를 수행함으로써 반도체 칩의 본딩 패드와 와이어 스터드의 소실을 방지할 수 있다. 소실없이 잔류하는 반도체 칩의 본딩 패드와 와이어 스터드는 반도체 칩 분리 전의 형태 및 사이즈와 비슷하고, 또한 전체적으로 균일한 상태를 유지하여, 반도체 칩의 재봉합시 와이어 본딩이 용이하도록 한다.
반도체 칩 패키지는 하나의 반도체만을 포함하는 단일칩 패키지가 될 수 있으나, 2 이상의 반도체 칩을 포함하는 멀티칩 패키지(Multi Chip Package)가 될 수 있다.
멀티칩 패키지의 경우 개별 반도체 칩마다 제조사가 상이할 경우, 반도체 칩 패키지의 불량이 발생할 경우 반도체 칩 자체의 불량인지 아니면 패키지 불량인지가 불명확하다.
따라서, 반도체 칩의 패키지에서 발생하는 불량의 원인에 따라서 파운드리(Foundry) 업체들과 패키지 업체 간의 분쟁이 발생할 수 있다. 이러한 파운드리 업체들과 패키지 업체 간의 분쟁을 효율적으로 중재하기 위하여, 반도체 칩의 재봉합은 거의 필수적으로 요구되고 있다.
반도체 칩의 재봉합이 용이하게 이루어지지 않을 경우, 반도체 칩 패키지 불량의 원인을 파악하기 힘드나, 본 발명에서는 화학적 분리를 진행하기 전에 기계적 연마를 미리 실시하여 화학적 분리 비율을 감소시켜 반도체 칩의 본딩 패드나 와이어 스터드를 높은 수준으로 잔류시킴으로써, 최초 반도체 칩 패키지로부터 반도체 칩을 분리한 후 전기적 검사를 위한 재봉합을 용이하게 한다.
또한, 본 발명에 따른 반도체 칩 분리 방법에서, 기계적 연마 단계(S510) 및 화학적 분리 단계(S520) 모두는 기존의 양산장비를 그대로 이용하여 실시될 수 있으며, 추가적인 장비의 투자가 필요하지 않으며, 이를 통하여 간접적인 원가절감의 효과도 가져올 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 변형될 수 있으며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
S510 : 기계적 연마
S520 : 화학적 분리
610 : 기판
620 : 반도체 칩
630 : 본딩 패드
640: 와이어 스터드
650 : 본딩 와이어
660 : 캡슐층
670 : 솔더볼

Claims (10)

  1. 2 이상의 반도체 칩을 포함하는 멀티칩 패키지(Multi Chip Package)로서, 상부면에 동박층이 형성되어 상기 동박층에 회로부가 형성된 기판 상부면에 반도체 칩들이 각각 실장되어 있으며, 상기 반도체 칩 각각의 상부면에 알루미늄층을 포함하는 본딩 패드가 형성되어 있으며, 상기 본딩 패드의 상부면에, 상부쪽으로 향할수록 직경이 감소하는 형태를 갖는 와이어 스터드(wire stud)가 형성되어 있으며, 상기 와이어 스터드에 본딩 와이어의 일단이 본딩되고 상기 본딩 와이어의 타단이 상기 기판의 회로부에 본딩되며, 상기 회로부와, 상기 반도체 칩, 본딩 패드 및 와이어 스터드 각각을 커버하며 EMC(Epoxy Molding Compound)로 캡슐층이 형성된 반도체 칩 패키지에 기계적 연마를 실시하여 상기 반도체 칩 패키지의 두께를 감소시키는 단계; 및
    상기 기계적 연마를 통하여 두께가 감소된 상기 반도체 칩 패키지에 화학적 분리를 실시하여, 상기 반도체 칩 각각을 분리하는 단계;를 포함하고,
    상기 기계적 연마는 상기 기판이 제거되고, 상기 본딩 와이어가 절단되며, 상기 와이어 스터드가 노출되되, 노출되는 와이어 스터드의 직경이 상기 와이어 스터드 하부 직경의 70~80%가 될 때까지 상기 캡슐층의 일부를 제거하고,
    상기 화학적 분리 후, 상기 본딩 패드의 알루미늄층이 잔류하여, 반도체 칩 패키지로부터 분리된 반도체 칩의 재봉합(re-package)시 와이어 본딩이 가능하도록 한 것을 특징으로 하는 반도체 칩 분리 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 기계적 연마는 평면 그라인딩 공정 또는 CMP(Chemical Mechanical Polishing) 공정으로 실시되는 것을 특징으로 하는 반도체 칩 분리 방법.
  7. 제1항에 있어서,
    상기 화학적 분리는 습식 식각 공정으로 실시되는 것을 특징으로 하는 반도체 칩 분리 방법.
  8. 삭제
  9. 삭제
  10. 삭제
KR1020100010635A 2010-02-04 2010-02-04 반도체 칩 패키지에서 반도체 칩 분리 방법 KR101149865B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100010635A KR101149865B1 (ko) 2010-02-04 2010-02-04 반도체 칩 패키지에서 반도체 칩 분리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100010635A KR101149865B1 (ko) 2010-02-04 2010-02-04 반도체 칩 패키지에서 반도체 칩 분리 방법

Publications (2)

Publication Number Publication Date
KR20110090696A KR20110090696A (ko) 2011-08-10
KR101149865B1 true KR101149865B1 (ko) 2012-05-24

Family

ID=44928430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100010635A KR101149865B1 (ko) 2010-02-04 2010-02-04 반도체 칩 패키지에서 반도체 칩 분리 방법

Country Status (1)

Country Link
KR (1) KR101149865B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111745531B (zh) * 2020-07-01 2021-08-27 长江存储科技有限责任公司 一种曲面研磨装置及芯片提取方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0143951B1 (ko) * 1994-02-22 1998-08-17 윌리엄 티. 엘리스 플라스틱으로 팩키지된 모듈로부터 원래의 반도체 칩을 복구하는 방법
KR100383440B1 (ko) 2001-06-07 2003-05-12 삼본티엘지(주) 패키지된 반도체 또는 전자부품의 표면 몰딩 수지 제거기및 제거방법
KR20060000729A (ko) * 2004-06-29 2006-01-06 삼성전자주식회사 반도체 칩 패키지
KR100744029B1 (ko) 2006-04-07 2007-07-30 주식회사 하이닉스반도체 페키지된 반도체 칩의 디캡 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0143951B1 (ko) * 1994-02-22 1998-08-17 윌리엄 티. 엘리스 플라스틱으로 팩키지된 모듈로부터 원래의 반도체 칩을 복구하는 방법
KR100383440B1 (ko) 2001-06-07 2003-05-12 삼본티엘지(주) 패키지된 반도체 또는 전자부품의 표면 몰딩 수지 제거기및 제거방법
KR20060000729A (ko) * 2004-06-29 2006-01-06 삼성전자주식회사 반도체 칩 패키지
KR100744029B1 (ko) 2006-04-07 2007-07-30 주식회사 하이닉스반도체 페키지된 반도체 칩의 디캡 방법

Also Published As

Publication number Publication date
KR20110090696A (ko) 2011-08-10

Similar Documents

Publication Publication Date Title
CN107768295A (zh) 半导体封装及其制造方法
JP3155741B2 (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
CN103390604B (zh) 半导体器件制造方法以及半导体器件
US10354977B2 (en) Semiconductor device and manufacturing method thereof
JP3676646B2 (ja) 半導体パッケージ及びその製造方法
CN107331625A (zh) 半导体器件的封装结构及其制作方法
CN103779237A (zh) 用于组装wlcsp晶片的方法及半导体器件
JP2000036549A (ja) チップサイズパッケ―ジ及びその製造方法
JP2008235401A (ja) 半導体装置及びその製造方法
TW201803060A (zh) 具有改良接觸引線之扁平無引線封裝
TWI587411B (zh) 具有可路由電路之積體電路封裝系統及其製造方法
JP2008218469A (ja) 半導体装置の製造方法
JP2006261485A (ja) 半導体装置およびその製造方法
JP2005109156A (ja) 半導体装置の製造方法
JP2010010174A (ja) 半導体装置の製造方法
US20120211886A1 (en) Method for Fabricating a Small Footprint Chip-Scale Package and a Device Made from the Method
KR101149865B1 (ko) 반도체 칩 패키지에서 반도체 칩 분리 방법
US7851268B2 (en) Integrated circuit package system using heat slug
KR102511999B1 (ko) 전자 소자 및 이의 제조 방법
JP2003124388A (ja) ウェハレベルチップスケールパッケージおよびそれを製造する方法
WO1999049512A1 (fr) Dispositif a semi-conducteur et procede de fabrication associe
JP2008124422A (ja) ウエハレベルパッケージ
JP2009224742A (ja) 半導体のパッケージング方法
JPH1092881A (ja) チップ・オン・テープのダイを再構成する方法
KR102102034B1 (ko) Qfn 반도체 패키지의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160328

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee