JP2008124422A - ウエハレベルパッケージ - Google Patents

ウエハレベルパッケージ Download PDF

Info

Publication number
JP2008124422A
JP2008124422A JP2007127311A JP2007127311A JP2008124422A JP 2008124422 A JP2008124422 A JP 2008124422A JP 2007127311 A JP2007127311 A JP 2007127311A JP 2007127311 A JP2007127311 A JP 2007127311A JP 2008124422 A JP2008124422 A JP 2008124422A
Authority
JP
Japan
Prior art keywords
semiconductor chip
cap
wafer level
level package
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007127311A
Other languages
English (en)
Other versions
JP5140314B2 (ja
Inventor
Seung Taek Yang
勝 宅 梁
Qwan Ho Chung
冠 鎬 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2008124422A publication Critical patent/JP2008124422A/ja
Application granted granted Critical
Publication of JP5140314B2 publication Critical patent/JP5140314B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Micromachines (AREA)

Abstract

【課題】FBGAパッケージとの大きさ差を補完することにより諸般技術をそのままに利用できるようにしたFBGAパッケージを提供する。
【解決手段】ウエハレベルパッケージ100は、前面に複数のボンディングパッド112を備えた半導体チップ110と、半導体チップ110の上にボンディングパッド112を露出させるように形成された下部絶縁層120と、下部絶縁層120の上に一端がボンディングパッド112と連結されるように形成された再配線126と、再配線126を含んだ下部絶縁層120の上に再配線126の一部分を露出させるように形成された上部絶縁層128と、露出した再配線126部分に取り付けられたソルダボール130と、半導体チップ126の後面を覆いかぶせるキャップ140とを含む。
【選択図】図1

Description

本発明は、ウエハレベルパッケージに関し、より詳しくは、FBGA(Fine-pitch Ball Grid Array)パッケージとの大きさの差を補完したウエハレベルパッケージに関する。
既存のパッケージは、ウエハを切断して個々の半導体チップに分離させた後、個々の半導体チップ毎にパッケージング工程を実施することにより製造された。しかしながら、パッケージング工程はそれ自体、多くの単位工程、すなわち、ダイアタッチ、ワイヤーボンディング、モールディング、トリム/フォーミングなどの工程を含んでいるので、半導体チップ毎に各々のパッケージング工程が遂行されなければならない既存のパッケージ製造方法は、1つのウエハで得られる半導体チップの数を考える際、全ての半導体チップに対するパッケージングにかかる時間が非常に多過ぎるという問題があった。
ここに、近来にはウエハ状態でパッケージング工程を優先的に行った後、ウエハを切断して個々のパッケージに分離させて複数のパッケージを製造する方法が提案された。このような方法により製造されたパッケージをウエハレベルパッケージ(Wafer Level Package)と称する。
このようなウエハレベルパッケージは、再配線(re-distribution line)工程を通じたパッド再配列が必須的に行わなければならないし、したがって、ストレスを緩和させるためのバッファ層の挿入が必ずなされなければならない。
ところが、ウエハレベルパッケージは、工程上の利点を有するにも拘わらず、次のような短所が有するので、その製造に困難性がある。
まず、具体的に図示及び説明してはいないが、ウエハレベルパッケージは、既存のFBGAパッケージと同様に、外部回路への実装手段としてソルダボールを備える。したがって、ウエハレベルパッケージはボールレイアウトを有するので、後続のモジュール工程及びテスト工程の際、既存のFBGAパッケージのインフラ、すなわち、モジュール工程及びテスト工程で使われる装備及び技術をそのままに利用できなければならないのにも拘わらず、FBGAパッケージと大きさが相異するのでFBGAパッケージの諸般技術をそのままに利用することができない。したがって、ウエハレベルパッケージの実装及びテストに相当な時間がかかることは勿論、困難性がある。
また、ウエハレベルパッケージは、半導体チップの前面は絶縁層で覆われる一方、半導体チップの後面は外部に露出する構造を有する。したがって、ウエハレベルパッケージは、半導体チップの後面が外部に露出する構造的限界により外部の衝撃から脆弱な特性を有する。
その上、電気・電子製品の大きさが小型化及び薄型化することによって、パッケージの大きさが縮小される趨勢において、ウエハレベルパッケージはその大きさが小さくなることにより、熱放出能力が落ちることになり、したがって、脆弱な熱的特性を有することになる。
本発明は、FBGAパッケージとの大きさの差を補完することで、FBGAパッケージの諸般技術をそのままに利用できるようにしたウエハレベルパッケージを提供することを目的とする。
また、本発明は、外部の衝撃から半導体チップが保護できるようにしたウエハレベルパッケージを提供することを目的とする。
その上、本発明は、大きさが減少するにも拘わらず、熱的特性が確保できるようにしたウエハレベルパッケージを提供することを目的とする。
一実施形態において、ウエハレベルパッケージは、前面に複数のボンディングパッドを備えた半導体チップと、半導体チップの上にボンディングパッドを露出させるように形成された下部絶縁層と、下部絶縁層の上に一端がボンディングパッドと連結されるように形成された再配線と、再配線を含んだ下部絶縁層の上に再配線の一部分を露出させるように形成された上部絶縁層と、露出された再配線部分に取り付けられたソルダボールと、半導体チップの後面を覆いかぶせるキャップとを含む。
キャップは、半導体チップと接触する面に前記半導体チップが挿入固定される溝が備えられ、キャップの溝は、半導体チップと類似な大きさを有する。
キャップは、熱伝導性物質、例えば、金属からなる。
キャップと半導体チップは、熱伝導性物質からなる接着剤により相互結合される。
キャップと半導体チップは、スライディング方式のような機械的結合方式により相互結合される。その場合、キャップは、一面に半導体チップの大きさに対応する大きさを有しながら一側面が開放された溝を具備し、半導体チップは、キャップの開放された一側面からスライディングされてキャップの溝内に固定配置される。
本発明は、既存のウエハレベルパッケージとFBGAパッケージとの間の大きさの差を補完できるため、ウエハレベルパッケージに対するモジュール及びテスト工程の際、FBGAパッケージのインフラをそのままに利用することができ、したがって、時間及び費用を低減することができる。
また、本発明のウエハレベルパッケージは、キャップが半導体チップの後面を覆いかぶせる構造であるので、半導体チップを外部の衝撃から保護することができ、したがって、本発明は良好な機械的特性を有するウエハレベルパッケージを具現することができる。
その上、本発明は、キャップの材質として金属のような熱伝導性の優れる物質を採択するによって、半導体チップから発生する熱の放出特性を改善させることができ、したがって、パッケージの大きさが減少する趨勢でも安定した熱放出特性を有するウエハレベルパッケージを具現することができる。
本発明は、既存のウエハレベルパッケージでの半導体チップの後面をFBGAパッケージの大きさと同一な大きさを有するキャップで覆いかぶせて、これによって、ウエハレベルパッケージとFBGAパッケージとの間の差を補完する。これによって、本発明に係るキャップを含んだウエハレベルパッケージはその全大きさがFBGAパッケージと同一な大きさを有することになる。したがって、本発明は、ウエハレベルパッケージに対するモジュール工程及びテスト工程時に既にセット−アップされているFBGAパッケージに対する諸般技術をそのままに利用できるため、モジュール工程及びテスト工程を非常に容易に行うことができ、その時間もかなり縮小させることができる。
また、本発明のキャップを含んだウエハレベルパッケージは、半導体チップの後面がキャップにより封止されるので、外部の衝撃から半導体チップが保護され、したがって、外部の衝撃に対して強い特性を有する。併せて、本発明のキャップを含んだウエハレベルパッケージは、キャップの材質として熱伝導性の優れる物質、例えば、金属を採択するによって、キャップを通じて半導体チップから発生する熱を速かに外部に放出させることができ、したがって、その大きさが小さくなっても良好な熱的特性を維持することができる。
以下、添付した図面を参照しつつ本発明に係るウエハレベルパッケージを詳細に説明する。
図1は、本発明の実施形態に係るウエハレベルパッケージを示す断面図である。図示したように、ウエハレベルパッケージ100は、前面に複数のボンディングパッド112を備えた半導体チップ110と、半導体チップ110の前面上に一端がボンディングパッド112と連結されるように形成された再配線126と、再配線126の一部分上に取り付けられたソルダボール130と、半導体チップ110の後面を覆いかぶせるキャップ140とを含む。
半導体チップ110の前面上には、ボンディングパッド112を除外した残りの部分が保護膜114で覆われる。保護膜114を含んだ半導体チップ110と再配線126との間にはボンディングパッド112を露出させる形態で下部絶縁層120が介され、そして、再配線126を含んだ下部絶縁層120の上には再配線126の一部分を露出させる形態で上部絶縁層128が形成される。再配線126はシード金属膜122と配線用金属膜124の積層膜からなる。半導体チップ110とキャップ140との間には接着剤150が介され、このような接着剤150により半導体チップ110とキャップ140が物理的に相互結合される。接着剤150は、好ましくは、熱伝導性の優れる接着物質からなる。
キャップ140は、その全大きさがFBGAパッケージの大きさと同一な大きさを有するように設けられて、半導体チップ110の後面と接する一面には、図2に示すように、溝Hを具備する。この際、溝Hは半導体チップと同一または類似な大きさを有するように備えられる。このようなキャップ140はFBGAパッケージと同一な大きさを有することにより、既存のFBGAパッケージのモジュール工程及びテスト工程時に用いられる諸般技術をそのままに利用できるように役割する。
また、キャップ140は、半導体チップ110の後面を封止するため、半導体チップ110が外部に露出することを遮断し、したがって、外部の衝撃から半導体チップ110が損傷する欠陥を防止するように役割する。したがって、本発明のウエハレベルパッケージは外部の衝撃から強い特性を有する。
併せて、キャップ140は熱伝導性の優れる物質、例えば、金属からなる。したがって、キャップ140は熱伝導性の優れる接着剤150を媒介にして半導体チップ110の後面と接触しているので、半導体チップ110から発生する熱を外部に速かに放出させるヒートシンクとしての役割をすることになる。したがって、本発明のウエハレベルパッケージ100は優れる熱放出特性を有する。
図3A及び図3Bは、本発明の実施形態に係るウエハレベルパッケージの製作過程を説明するための断面図である。
図3Aを参照すれば、前面に複数のボンディングパッド112が備えられ、ボンディングパッド112を除外した残りの部分が保護膜114で覆われた半導体チップ100を用意する。保護膜114が形成された半導体チップ110の前面上にボンディングパッド112を露出させるように下部絶縁層120を形成する。パッド再配列工程を進行して下部絶縁層120の上に露出したボンディングパッド112と一端が連結されて、シード金属膜122と配線用金属膜124の積層膜からなる複数の再配線126を形成する。再配線126を含んだ下部絶縁層120の上に再配線126の一部分を露出させる上部絶縁層128を形成する。露出した再配線層128の部分に外部回路への実装手段としてソルダボール130を取り付ける。
図3Bを参照すれば、半導体チップ110の後面を封止するように熱伝導性の接着剤150を媒介にしてキャップ140を設置し、この結果として、本発明のウエハレベルパッケージ100の製作を完成する。ここで、キャップ140は全体的にはFBGAパッケージと同一な大きさを有するように設けられる。また、キャップ140は半導体チップ110と接触する一面に半導体チップ110と同一な大きさの溝を備え、したがって、本発明のウエハレベルパッケージ100は半導体チップ110がキャップ140の溝内に安着した構造を有する。
以後、図示してはいないが、上記のような本発明のウエハレベルパッケージ100に対してテストを遂行したり、または、マザーボードの上に実装させてモジュールを構成する。この際、本発明のウエハレベルパッケージ100は、既存のFBGAパッケージと全大きさが同一であるので、テスト及びモジュール工程の際、既にセット−アップされているFBGAパッケージのモジュール及びテスト工程時の装備及び工程技術をそのままに利用して遂行する。
一方、半導体チップとキャップとの間を相互結合させることにおいて、前述した本発明の実施形態では接着剤を用いた方式について図示及び説明したが、機械的結合方式、例えば、スライド方式により相互結合がなされるようにすることができる。
即ち、図4はスライド方式を用いたキャップと半導体チップとの間の結合を説明するための図であって、図示したように、パッド再配列工程及びソルダボール130の付着工程が完了した半導体チップ110はスライディングされてキャップ440の溝H内に固定配置される。
このような結合方式を採用するにあって、キャップ440は一面に半導体チップ110の大きさに対応する大きさを有し、かつ一側面が開放された溝Hを備え、半導体チップ110はキャップ440の開放された一側面からスライディングされてキャップ440の溝H内に固定配置される。この際、溝Hでの開放された一側面と直交しながら互いに対向する両側面の各々は、半導体チップ110のスライディング時にガイドの役割をし、必要によって、両側面の各々にガイド段またはガイド溝を更に設置することができる。
一方、前述した本発明の実施形態では、キャップが設置されたウエハレベルパッケージをマザーボードの上に実装させてモジュールを構成したが、本発明の他の実施例としてマザーボード上にキャップを設置しないウエハレベルパッケージを実装させた後、キャップを半導体チップの後面を覆いかぶせるように設置することも可能である。
また、本発明の実施形態では、FBGAパッケージの大きさと同一な大きさのキャップを設置したウエハレベルパッケージについて図示及び説明したが、キャップはフリップ−チップパッケージのように実装手段としてソルダボールを利用する他のパッケージにも設置して、FBGAパッケージの諸般技術を利用したモジュール及びテスト工程の進行が可能であるようにすることができる。
その上、キャップは通常的に広く使われる全てのパッケージに適用可能であるように、各々のパッケージの大きさに対応する大きさで製作することにより、他のパッケージのモジュール及びテスト工程のインフラを用いて該パッケージのモジュール工程及びテスト工程の進行が可能であるようにすることができる。
以上、本発明を特定の実施形態に関連して図示及び説明したが、本発明はそれに限定されるのではなく、以下の特許請求範囲は本発明の精神と分野を逸脱しない限度内で本発明が多様に改造及び変形できるということを当業界で通常の知識を有する者であれば容易に分かる。
本発明の実施形態に係るウエハレベルパッケージを示す断面図である。 本発明の実施形態に係るキャップを示す斜視図である。 本発明の実施形態に係るウエハレベルパッケージの製作過程を説明するための断面図である。 本発明の実施形態に係るウエハレベルパッケージの、図3Aに続く製作過程を説明するための断面図である。 スライド方式を利用したキャップと半導体チップとの間の結合を説明するための図である。
符号の説明
100 ウエハレベルパッケージ
110 半導体チップ
112 ボンディングパッド
114 保護膜
120 下部絶縁層
122 シード金属膜
124 配線用金属膜
126 再配線
128 上部絶縁層
130 ソルダボール
140、440 キャップ
150 接着剤
H 溝

Claims (10)

  1. 前面に複数のボンディングパッドを備えた半導体チップと、
    前記半導体チップの上にボンディングパッドを露出させるように形成された下部絶縁層と、
    前記下部絶縁層の上に一端がボンディングパッドと連結されるように形成された再配線と、
    前記再配線を含んだ下部絶縁層の上に前記再配線の一部分を露出させるように形成された上部絶縁層と、
    前記露出した再配線部分に取り付けられたソルダボールと、
    前記半導体チップの後面を覆いかぶせるキャップと
    を含むことを特徴とするウエハレベルパッケージ。
  2. 前記キャップは、半導体チップと接触する面に前記半導体チップが挿入固定される溝が備えられることを特徴とする請求項1記載のウエハレベルパッケージ。
  3. 前記キャップの溝は、半導体チップと類似な大きさを有することを特徴とする請求項1記載のウエハレベルパッケージ。
  4. 前記キャップは、熱伝導性物質からなることを特徴とする請求項1記載のウエハレベルパッケージ。
  5. 前記キャップは、金属からなることを特徴とする請求項4記載のウエハレベルパッケージ。
  6. 前記キャップと半導体チップは、接着剤により相互結合されることを特徴とする請求項1記載のウエハレベルパッケージ。
  7. 前記接着剤は、熱伝導性物質からなることを特徴とする請求項5記載のウエハレベルパッケージ。
  8. 前記キャップと半導体チップは、機械的結合方式により相互結合されることを特徴とする請求項1記載のウエハレベルパッケージ。
  9. 前記キャップと半導体チップは、スライド方式により相互結合されることを特徴とする請求項8記載のウエハレベルパッケージ。
  10. 前記キャップは、一面に半導体チップの大きさに対応する大きさを有し、かつ一側面が開放された溝を具備し、前記半導体チップは、前記キャップの開放された一側面からスライディングされて前記キャップの溝内に固定配置されることを特徴とする請求項9記載のウエハレベルパッケージ。
JP2007127311A 2006-11-08 2007-05-11 ウエハレベルパッケージ Expired - Fee Related JP5140314B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0110145 2006-11-08
KR1020060110145A KR100818101B1 (ko) 2006-11-08 2006-11-08 웨이퍼 레벨 칩 사이즈 패키지

Publications (2)

Publication Number Publication Date
JP2008124422A true JP2008124422A (ja) 2008-05-29
JP5140314B2 JP5140314B2 (ja) 2013-02-06

Family

ID=39405234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007127311A Expired - Fee Related JP5140314B2 (ja) 2006-11-08 2007-05-11 ウエハレベルパッケージ

Country Status (5)

Country Link
US (1) US7629682B2 (ja)
JP (1) JP5140314B2 (ja)
KR (1) KR100818101B1 (ja)
CN (1) CN100546020C (ja)
TW (1) TWI329353B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101099583B1 (ko) 2010-04-16 2011-12-28 앰코 테크놀로지 코리아 주식회사 웨이퍼 레벨의 칩 적층형 패키지 및 그 제조 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8164179B2 (en) 2008-12-16 2012-04-24 STMicroelectronics Asia Pacific PTE Ltd-Singapore Chip scale package structure with can attachment
CN104347542A (zh) * 2014-09-26 2015-02-11 上海朕芯微电子科技有限公司 五面包封的csp结构及制造工艺
DE102018204764A1 (de) * 2018-03-28 2019-10-02 Infineon Technologies Ag Halbleiter- packagesystem

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110862A (ja) * 2000-09-29 2002-04-12 Oki Electric Ind Co Ltd 半導体装置とその製造方法
JP2004266175A (ja) * 2003-03-04 2004-09-24 Life:Kk 複数電極接着用の電子部品とその実装方法
JP2004281897A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3972062A (en) * 1973-10-04 1976-07-27 Motorola, Inc. Mounting assemblies for a plurality of transistor integrated circuit chips
US4323914A (en) * 1979-02-01 1982-04-06 International Business Machines Corporation Heat transfer structure for integrated circuit package
US5311402A (en) * 1992-02-14 1994-05-10 Nec Corporation Semiconductor device package having locating mechanism for properly positioning semiconductor device within package
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
KR100269540B1 (ko) 1998-08-28 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US7242088B2 (en) 2000-12-29 2007-07-10 Intel Corporation IC package pressure release apparatus and method
KR100632476B1 (ko) * 2004-01-13 2006-10-09 삼성전자주식회사 멀티칩 패키지 및 이에 사용되는 반도체칩
TWI256095B (en) * 2004-03-11 2006-06-01 Siliconware Precision Industries Co Ltd Wafer level semiconductor package with build-up layer and process for fabricating the same
KR100630698B1 (ko) * 2004-08-17 2006-10-02 삼성전자주식회사 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법
KR20060058954A (ko) * 2004-11-26 2006-06-01 삼성전자주식회사 웨이퍼 레벨 패키지 및 그 제조방법
US7476980B2 (en) * 2006-06-27 2009-01-13 Infineon Technologies Ag Die configurations and methods of manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110862A (ja) * 2000-09-29 2002-04-12 Oki Electric Ind Co Ltd 半導体装置とその製造方法
JP2004266175A (ja) * 2003-03-04 2004-09-24 Life:Kk 複数電極接着用の電子部品とその実装方法
JP2004281897A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101099583B1 (ko) 2010-04-16 2011-12-28 앰코 테크놀로지 코리아 주식회사 웨이퍼 레벨의 칩 적층형 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR100818101B1 (ko) 2008-03-31
CN101179056A (zh) 2008-05-14
JP5140314B2 (ja) 2013-02-06
CN100546020C (zh) 2009-09-30
US7629682B2 (en) 2009-12-08
US20080122062A1 (en) 2008-05-29
TW200822309A (en) 2008-05-16
TWI329353B (en) 2010-08-21

Similar Documents

Publication Publication Date Title
US20220122938A1 (en) Packaged microelectronic devices having stacked interconnect elements and methods for manufacturing the same
EP3373331B1 (en) Semiconductor package with stiffener ring
TWI634628B (zh) 具有支撐構件之堆疊式半導體晶粒組件及相關之系統及方法
KR101715761B1 (ko) 반도체 패키지 및 그 제조방법
US7327032B2 (en) Semiconductor package accomplishing fan-out structure through wire bonding
US8004079B2 (en) Chip package structure and manufacturing method thereof
US7656015B2 (en) Packaging substrate having heat-dissipating structure
TWI355034B (en) Wafer level package structure and fabrication meth
KR101545389B1 (ko) 3차원 집적 회로 적층을 위한 캐리어 휨 제어
US8013436B2 (en) Heat dissipation package structure and method for fabricating the same
JP5387685B2 (ja) 半導体装置の製造方法
KR20130067431A (ko) 반도체 적층 패키지 및 제조 방법, 이를 포함하는 전자 시스템
JP2005217405A (ja) 熱放出形半導体パッケージ及びその製造方法
KR20150055857A (ko) 반도체 패키지 및 그 제조 방법
TW202127597A (zh) 封裝結構及其製造方法
JP5140314B2 (ja) ウエハレベルパッケージ
US20220173003A1 (en) Warpage Control of Packages Using Embedded Core Frame
KR20130022821A (ko) 스택 패키지 및 그의 제조 방법
JP2011119619A (ja) 半導体パッケージ
JP2010212724A (ja) 半導体装置
KR20110137060A (ko) 반도체 패키지
TW202310244A (zh) 包括直接接觸熱路徑之設備及其製造方法
CN115732492A (zh) 半导体封装
TWI396265B (zh) 晶片封裝結構及其方法
KR20110092866A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110202

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20120227

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121119

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees