KR100818101B1 - 웨이퍼 레벨 칩 사이즈 패키지 - Google Patents

웨이퍼 레벨 칩 사이즈 패키지 Download PDF

Info

Publication number
KR100818101B1
KR100818101B1 KR1020060110145A KR20060110145A KR100818101B1 KR 100818101 B1 KR100818101 B1 KR 100818101B1 KR 1020060110145 A KR1020060110145 A KR 1020060110145A KR 20060110145 A KR20060110145 A KR 20060110145A KR 100818101 B1 KR100818101 B1 KR 100818101B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
cap
package
wafer level
size
Prior art date
Application number
KR1020060110145A
Other languages
English (en)
Inventor
양승택
정관호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060110145A priority Critical patent/KR100818101B1/ko
Priority to US11/647,622 priority patent/US7629682B2/en
Priority to TW096106561A priority patent/TWI329353B/zh
Priority to CNB2007100961013A priority patent/CN100546020C/zh
Priority to JP2007127311A priority patent/JP5140314B2/ja
Application granted granted Critical
Publication of KR100818101B1 publication Critical patent/KR100818101B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 웨이퍼 레벨 칩 사이즈 패키지를 개시한다. 개시된 본 발명의 웨이퍼 레벨 칩 사이즈 패키지는, 본딩패드를 구비한 반도체 칩과, 상기 반도체 칩 상에 본딩패드를 노출시키도록 형성된 하부 절연층과, 상기 하부 절연층 상에 노출된 본딩패드와 연결되게 형성된 재배선층과, 상기 하부 절연층 상에 상기 재배선층의 일부를 노출시키도록 형성된 상부 절연층과, 상기 노출된 재배선층 부위에 부착된 솔더 볼 및 상기 솔더볼이 구비된 반도체 칩 크기에 대응하는 홈이 일면에 구비되어 반도체 칩의 후면을 감싸는 캡을 포함한다.

Description

웨이퍼 레벨 칩 사이즈 패키지{Wafer level chip size package}
도 1은 본 발명의 실시예에 따른 웨이퍼 레벨 칩 사이즈 패키지를 도시한 단면도.
도 2는 홈이 구비된 캡을 도시한 사시도.
도 3a 및 도 3b는 본 발명의 실시예에 따른 웨이퍼 레벨 칩 사이즈 패키지의 제작 과정을 도시한 단면도.
도 4는 슬라이드 방식으로 턱이 구비된 캡과 반도체 칩의 접합을 보여주는 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
100,300: 반도체 칩 101,301: 본딩패드
102,302: 보호막 103,303: 하부 절연층
104,304: 씨드 금속막 105,305: 배선용 금속막
106,306: 재배선층 107,307: 상부 절연층
108,308: 솔더 볼 109,209,309,: 홈이 구비된 캡
110,310: 접착제 409: 턱이 구비된 캡
본 발명은 웨이퍼 레벨 칩 사이즈 패키지에 관한 것으로, 보다 상세하게는, 웨이퍼 레벨 패키지(Wafer Level Package)와 FBGA(Fine-pitch Ball Grid Array) 패키지의 크기 차이를 보완하기 위한 웨이퍼 레벨 칩 사이즈 패키지에 관한 것이다.
기존의 패키지는 웨이퍼를 절단하여 개개의 반도체칩들로 분리시킨 다음, 개개의 반도체칩별로 패키징 공정을 실시하는 것에 의해 제조되었다. 그러나, 상기의 패키징 공정은 자체적으로 많은 단위 공정들, 즉, 칩 부착, 와이어 본딩, 몰딩, 트림/포밍 등의 공정들을 포함하고 있는 바, 반도체칩별로 각각의 패키징 공정이 수행되어야 하는 기존의 패키지 제조방법은, 하나의 웨이퍼에서 얻어지는 반도체 칩의 수를 고려할 때, 모든 반도체 칩에 대한 패키징에 소요되는 시간이 너무 많다는 문제점을 안고 있다.
이에, 최근에는 웨이퍼 상태에서 패키징 공정을 우선적으로 실시한 다음, 웨이퍼를 절단하여 개개의 패키지들로 분리시켜 다수의 패키지를 제조하는 방법이 제안되었다. 이와같은 방법으로 제조된 패키지를 웨이퍼 레벨 패키지(Wafer Level Package)라 칭하며, 이러한 웨이퍼 레벨 패키지는 패드 재배열이 필수적으로 이루어져야 한다.
한편, 상기 웨이퍼 레벨 패키지는 볼 레이아웃(ball layout)을 갖음에도 불구하고, FBGA(Fine-pitch Ball Grid Array) 패키지와 크기가 달라 기존의 인프라(infra)를 이용할 수가 없다.
그리고, 상기 완성된 웨이퍼 레벨 패키지가 외부로 노출됨에 따라 외부의 충 격으로부터 취약한 특성을 갖고 있으며, 게다가, 상기 웨이퍼 레벨 패키지의 크기가 작아짐으로 인해 열방출 능력이 떨어지게 되어 열적 특성이 취약하기도 하다.
본 발명은 웨이퍼 레벨 패키지(Wafer Level Package)와 FBGA(Fine-pitch Ball Grid Array) 패키지의 크기 차이를 보완할 수 있는 웨이퍼 레벨 칩 사이즈 패키지를 제공함에 그 목적이 있다.
또한, 본 발명은 외부 충격으로부터 칩을 보호할 수 있는 웨이퍼 레벨 칩 사이즈 패키지를 제공함에 그 다른 목적이 있다.
게다가, 본 발명은 열적 특성을 보완할 수 있는 웨이퍼 레벨 칩 사이즈 패키지를 제공함에 그 또 다른 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 본딩패드를 구비한 반도체 칩; 상기 반도체 칩 상에 본딩패드를 노출시키도록 형성된 하부 절연층; 상기 하부 절연층 상에 노출된 본딩패드와 연결되게 형성된 재배선층; 상기 하부 절연층 상에 상기 재배선층의 일부를 노출시키도록 형성된 상부 절연층; 상기 노출된 재배선층 부위에 부착된 솔더 볼; 및 상기 솔더볼이 구비된 반도체 칩 크기에 대응하는 홈이 일면에 구비되어 반도체 칩의 후면을 감싸는 캡;을 포함하는 웨이퍼 레벨 칩 사이즈 패키지.
삭제
상기 캡은 열전도성 물질로 이루어진 것을 포함한다.
상기 캡과 상기 반도체 칩은 접착제에 의해 상호 접착된 것을 포함한다.
상기 접착제는 열전도성 물질인 것을 포함한다.
상기 캡과 상기 반도체 칩은 기계적 접합 방식에 의해 상호 접합된 것을 포함한다.
상기 기계적 접합 방식은 슬라이드 방식인 것을 포함한다.
상기 슬라이드 방식에 의한 캡과 반도체 칩의 접합은 상기 캡의 일면에 반도체 칩 크기에 대응하고, 일측면이 개방되며, 적어도 개방된 일측면과 수직하면서 마주보는 양측면 각각에 가이드 턱이 구비되어 상기 개방된 일측면으로부터 반도체 칩이 슬라이딩되어 이루어지는 것을 포함한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 웨이퍼 레벨 칩 사이즈 패키지를 도시한 단면도로서, 도시된 바와 같이, 다수의 본딩패드(101)를 구비한 반도체 칩(100)과, 상기 반도체 칩(100) 상에 본딩패드(101)를 노출시키도록 형성된 하부 절연층(103)과, 상기 하부 절연층 상에 노출된 본딩패드와 연결되게 형성된 재배선층(106)과, 상기 하부 절연층(103) 상에 재배선층(106)의 일부를 노출시키도록 형성된 상부 절연층(107)과, 상기 노출된 재배선층(106) 부위에 부착된 솔더 볼(108), 그리고, 상기 반도체 칩(100)의 후면을 감싸는 캡(109)을 포함한다.
상기 캡(109)은 일면에 상기 노출된 재배선층(106) 부위에 부착된 솔더 볼(108)이 구비된 반도체 칩 크기, 즉, 상기 캡이 부착되기 전까지의 반도체 패키지 크기에 대응하는 홈(H)이 구비되어 있으며, 열전도성 물질로 이루어진다.
한편, 상기 캡(109)은 상기 반도체 패키지 크기에 대응하는 크기로 제작되지만, 바람직하게는, 상기 캡은 FBGA(Fine-pitch Ball Grid Array) 패키지의 크기와 동일한 크기로 제작하도록 한다.
상기 캡(109)과 상기 반도체 칩(100)은 접착제(110), 즉, 열전도성 접착제에 의해 상호 접착된다.
한편, 도시하지는 않았으나, 상기 캡과 상기 반도체 칩은 기계적 접합 방식, 즉, 슬라이드 방식에 의해 접합될 수 있다.
이때, 상기 슬라이드 방식에 의한 상기 캡과 반도체 칩의 접합은 상기 캡의 일면에 반도체 칩 크기에 대응하고, 일측면이 개방되며, 적어도 개방된 일측면과 수직하면서 마주보는 양측면 각각에 가이드 턱이 구비되어 상기 개방된 일측면으로부터 반도체 칩이 슬라이딩되어 이루어진다.
미설명된 도면 부호 102는 보호막을, 104는 씨드 금속막을, 105는 배선용 금속막을 각각 나타낸다.
도 2은, 상기 홈(H)이 구비된 캡(209)을 도시한 사시도이다.
이하에서는 전술한 바와 같은 본 발명의 실시예에 따른 웨이퍼 레벨 칩 사이즈 패키지의 제작 과정을 도 3a 및 도 3b를 참조하여 설명하도록 한다.
도 3a를 참조하면, 다수의 본딩패드(301)를 구비한 반도체 칩(300)을 마련한 후, 상기 본딩패드들(301)를 제외한 나머지 부분은 보호막(302)으로 덮는다.
그런다음, 상기 보호막(302)이 덮힌 상기 반도체 칩(300) 상에 본딩패드(301)를 노출시키도록 하부 절연층(303)을 형성한 후, 상기 하부 절연층(303) 상에 노출된 본딩패드(301)와 연결되도록 씨드 금속막(304)과 재배선용 금속막(305)으로 이루어진 재배선층(306)을 형성한다.
다음으로, 상기 하부 절연층(303) 상에 상기 재배선층(306)의 일부를 노출시키는 상부 절연층(307)을 형성한 후, 상기 노출된 재배선층(307) 부위에 솔더 볼(solder ball,308)을 부착한다.
도 3b를 참조하면, 열전도성 물질로 이루어지며, 반도체 칩의 후면을 감싸도록 일면에 상기 반도체 칩 크기, 즉, 상기 솔더 볼(308)이 부착된 단계까지 제작된 반도체 패키지의 크기에 대응하는 크기의 홈이 구비된 캡(309)을 제작한다.
한편, 상기 캡(309)은 상기 반도체 패키지 크기에 대응하는 크기로 제작되지만, 바람직하게는, 상기 캡은 FBGA(Fine-pitch Ball Grid Array) 패키지의 크기와 동일한 크기로 제작하도록 한다.
그런다음, 상기 솔더 볼(308)이 부착된 반도체 칩(300)의 후면이 감싸지도록 접착제(310), 즉, 열전도성 접착제를 사용하여 상기 반도체 칩(300)을 상기 캡(309) 안에 부착시켜 웨이퍼 레벨 칩 사이즈 패키지를 제조한다.
한편, 상기 접착제를 이용하는 방식이 아닌, 기계적 접합 방식, 바람직하게는, 슬라이드 방식에 의해 상기 캡 안에 반도체 칩을 접합시키는 방식으로 진행할 수 있다.
이때, 상기 슬라이드 방식에 의한 캡과 반도체 칩의 접합은, 도 4에 도시된 바와 같이, 상기 캡의 일면에 반도체 칩 크기에 대응하고, 일측면이 개방되며, 적어도 개방된 일측면과 수직하면서 마주보는 양측면 각각에 가이드 턱이 구비되어 상기 개방된 일측면으로부터 반도체 칩이 슬라이딩되어 이루어진다.
이후, 도시하지는 않았으나, 상기 완성된 웨이퍼 레벨 칩 사이즈 패키지를 접착제를 이용해서 모듈(module) 또는 보드(borad)에 실장시킨다.
한편, 전술한 바와 같이, 본 발명의 실시예에서는, 상기 캡이 부착된 웨이퍼 레벨 칩 사이즈 패키지를 모듈 또는 보드 상에 실장시키도록 하였지만, 상기 캡을 부착하기 전까지의 반도체 칩, 즉, 상기 솔더 볼까지 구비된 반도체 칩을 모듈 또는 보드에 실장시킨 후, 상기 캡을 반도체 칩에 부착시키는 것도 가능하다.
이와 같이, 본 발명은 FBGA 패키지의 크기와 동일한 크기의 캡 안에 상기 반도체 칩이 접착된 구조의 웨이퍼 레벨 칩 사이즈 패키지를 형성함에 따라, 상기 웨이퍼 레벨 칩 사이즈 패키지와 FBGA 패키지의 크기 차이를 보완할 수 있어, FBGA 패키지의 인프라(infra)를 이용할 수 있게 된다.
구체적으로, 종래에서는 완성된 웨이퍼 레벨 칩 사이즈 패키지의 크기와 FBGA 패키지의 크기가 달라 상기 웨이퍼 레벨 칩 사이즈 패키지를 FBGA 패키지의 인프라를 이용할 수 없게 되었다.
이에, 본 발명은 FBGA 패키지와 동일한 크기의 캡을 제작한 후, 상기 캡 안에 반도체 칩을 부착함에 따라, 상기 웨이퍼 레벨 칩 사이즈 패키지와 FBGA 패키지의 크기 차이가 보완되므로, 상기 웨이퍼 레벨 칩 사이즈 패키지는 상기 FBGA 패키지의 인프라를 이용할 수 있게 된다.
또한, 본 발명은 상기 캡이 상기 반도체 칩의 후면을 감싸는 구조이므로, 웨이퍼 레벨 칩 패키지를 외부의 충격으로부터 보호할 수 있을 뿐만 아니라 열적 특성을 보완시킬 수 있게 된다.
한편, 본 발명의 실시예에서는, FBGA 패키지의 크기와 동일한 크기의 캡을 제작하여 상기 캡 안에 반도체 칩을 부착시키는 웨이퍼 레벨 칩 사이즈 패키지에 대해 도시하고 설명하였지만, 상기 캡은 통상적으로 널리 사용되는 모든 패키지에 부착시켜 테스트(test)를 가능하게 할 수 있다.
즉, 통상적으로 널리 사용되는 모든 패키지에 적용 가능하도록, 각각의 패키지의 크기에 대응하는 크기의 캡을 제작하여 다른 제품의 패키지에서도 테스트를 가능하게 할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 반도체 칩 크기에 대응하는 홈이 구비된 캡, 즉, FBGA 패키지의 크기와 동일한 크기의 캡 안에 반도체 칩이 접착된 구조의 웨이퍼 레벨 칩 사이즈 패키지를 형성함에 따라, 상기 웨이퍼 레벨 칩 사이즈 패키지와 FBGA 패키지의 크기 차이를 보완할 수 있어, FBGA 패키지의 인프라(infra)를 이용 할 수 있게 된다.
또한, 본 발명은 상기 캡이 상기 반도체 칩의 후면을 감싸는 구조이므로, 외부의 충격으로부터 보호할 수 있을 뿐만 아니라 열적 특성을 보완시킬 수 있게 된다.

Claims (8)

  1. 본딩패드를 구비한 반도체 칩;
    상기 반도체 칩 상에 본딩패드를 노출시키도록 형성된 하부 절연층;
    상기 하부 절연층 상에 노출된 본딩패드와 연결되게 형성된 재배선층;
    상기 하부 절연층 상에 상기 재배선층의 일부를 노출시키도록 형성된 상부 절연층;
    상기 노출된 재배선층 부위에 부착된 솔더 볼; 및
    상기 솔더볼이 구비된 반도체 칩 크기에 대응하는 홈이 일면에 구비되어 반도체 칩의 후면을 감싸는 캡;
    을 포함하는 것을 특징으로 하는 웨이퍼 레벨 칩 사이즈 패키지.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 캡은 열전도성 물질로 이루어진 것을 특징으로 하는 웨이퍼 레벨 칩 사이즈 패키지.
  4. 제 1 항에 있어서,
    상기 캡과 상기 반도체 칩은 접착제에 의해 상호 접착된 것을 특징으로 하는 웨이퍼 레벨 칩 사이즈 패키지.
  5. 제 4 항에 있어서,
    상기 접착제는 열전도성 물질인 것을 특징으로 하는 웨이퍼 레벨 칩 사이즈 패키지.
  6. 제 1 항에 있어서,
    상기 캡과 상기 반도체 칩은 기계적 접합 방식에 의해 상호 접합된 것을 특징으로 하는 웨이퍼 레벨 칩 사이즈 패키지.
  7. 제 6 항에 있어서,
    상기 기계적 접합 방식은 슬라이드 방식인 것을 특징으로 하는 웨이퍼 레벨 칩 사이즈 패키지.
  8. 제 7 항에 있어서,
    상기 슬라이드 방식에 의한 캡과 반도체 칩의 접합은 상기 캡의 일면에 반도체 칩 크기에 대응하고, 일측면이 개방되며, 적어도 개방된 일측면과 수직하면서 마주보는 양측면 각각에 가이드 턱이 구비되어 상기 개방된 일측면으로부터 반도체 칩이 슬라이딩되어 이루어지는 것을 특징으로 하는 웨이퍼 레벨 칩 사이즈 패키지.
KR1020060110145A 2006-11-08 2006-11-08 웨이퍼 레벨 칩 사이즈 패키지 KR100818101B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060110145A KR100818101B1 (ko) 2006-11-08 2006-11-08 웨이퍼 레벨 칩 사이즈 패키지
US11/647,622 US7629682B2 (en) 2006-11-08 2006-12-29 Wafer level package configured to compensate size difference in different types of packages
TW096106561A TWI329353B (en) 2006-11-08 2007-02-26 Wafer level package configured to compensate size difference in different types of packages
CNB2007100961013A CN100546020C (zh) 2006-11-08 2007-04-13 可补偿不同形式封装的尺寸差异的晶片级封装
JP2007127311A JP5140314B2 (ja) 2006-11-08 2007-05-11 ウエハレベルパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060110145A KR100818101B1 (ko) 2006-11-08 2006-11-08 웨이퍼 레벨 칩 사이즈 패키지

Publications (1)

Publication Number Publication Date
KR100818101B1 true KR100818101B1 (ko) 2008-03-31

Family

ID=39405234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060110145A KR100818101B1 (ko) 2006-11-08 2006-11-08 웨이퍼 레벨 칩 사이즈 패키지

Country Status (5)

Country Link
US (1) US7629682B2 (ko)
JP (1) JP5140314B2 (ko)
KR (1) KR100818101B1 (ko)
CN (1) CN100546020C (ko)
TW (1) TWI329353B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8164179B2 (en) 2008-12-16 2012-04-24 STMicroelectronics Asia Pacific PTE Ltd-Singapore Chip scale package structure with can attachment
KR101099583B1 (ko) 2010-04-16 2011-12-28 앰코 테크놀로지 코리아 주식회사 웨이퍼 레벨의 칩 적층형 패키지 및 그 제조 방법
CN104347542A (zh) * 2014-09-26 2015-02-11 上海朕芯微电子科技有限公司 五面包封的csp结构及制造工艺
DE102018204764A1 (de) * 2018-03-28 2019-10-02 Infineon Technologies Ag Halbleiter- packagesystem

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050074251A (ko) * 2004-01-13 2005-07-18 삼성전자주식회사 멀티칩 패키지 및 이에 사용되는 반도체칩
KR20060058954A (ko) * 2004-11-26 2006-06-01 삼성전자주식회사 웨이퍼 레벨 패키지 및 그 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3972062A (en) * 1973-10-04 1976-07-27 Motorola, Inc. Mounting assemblies for a plurality of transistor integrated circuit chips
US4323914A (en) * 1979-02-01 1982-04-06 International Business Machines Corporation Heat transfer structure for integrated circuit package
CA2089435C (en) * 1992-02-14 1997-12-09 Kenzi Kobayashi Semiconductor device
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
KR100269540B1 (ko) 1998-08-28 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
JP3466145B2 (ja) * 2000-09-29 2003-11-10 沖電気工業株式会社 半導体装置とその製造方法
US7242088B2 (en) 2000-12-29 2007-07-10 Intel Corporation IC package pressure release apparatus and method
JP3755824B2 (ja) * 2003-03-04 2006-03-15 株式会社らいふ 複数電極接着用の電子部品とその実装方法
JP2004281897A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
TWI256095B (en) * 2004-03-11 2006-06-01 Siliconware Precision Industries Co Ltd Wafer level semiconductor package with build-up layer and process for fabricating the same
KR100630698B1 (ko) * 2004-08-17 2006-10-02 삼성전자주식회사 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법
US7476980B2 (en) * 2006-06-27 2009-01-13 Infineon Technologies Ag Die configurations and methods of manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050074251A (ko) * 2004-01-13 2005-07-18 삼성전자주식회사 멀티칩 패키지 및 이에 사용되는 반도체칩
KR20060058954A (ko) * 2004-11-26 2006-06-01 삼성전자주식회사 웨이퍼 레벨 패키지 및 그 제조방법

Also Published As

Publication number Publication date
US20080122062A1 (en) 2008-05-29
TW200822309A (en) 2008-05-16
US7629682B2 (en) 2009-12-08
TWI329353B (en) 2010-08-21
JP2008124422A (ja) 2008-05-29
CN100546020C (zh) 2009-09-30
JP5140314B2 (ja) 2013-02-06
CN101179056A (zh) 2008-05-14

Similar Documents

Publication Publication Date Title
US7335982B2 (en) Chip package structure and chip packaging process
US20060088955A1 (en) Chip package, chip packaging, chip carrier and process thereof
US9656856B2 (en) Method of lower profile MEMS package with stress isolations
US20060231950A1 (en) Semiconductor package accomplishing fan-out structure through wire bonding
US20080006947A1 (en) Semiconductor device and method of manufacturing the same
TWI469301B (zh) 堆疊封裝間具有線接點互連之半導體多重封裝模組
US20070087480A1 (en) Chip package method
US8399985B2 (en) Mold design and semiconductor package
CN101232008A (zh) 多晶粒封装及其方法
US9099294B1 (en) Molded leadframe substrate semiconductor package
JP2007123454A (ja) 半導体装置及びその製造方法
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US7663248B2 (en) Flip-chip component
US8008769B2 (en) Heat-dissipating semiconductor package structure and method for manufacturing the same
US6953709B2 (en) Semiconductor device and its manufacturing method
KR100818101B1 (ko) 웨이퍼 레벨 칩 사이즈 패키지
US7368322B2 (en) Method for mounting a chip on a base and arrangement produced by this method
US7535084B2 (en) Multi-chip package with a single die pad
US20110031594A1 (en) Conductor package structure and method of the same
US20050139974A1 (en) Chip package structure
JP2004063680A (ja) チップ上基板のチップアレイ式ボールグリッドアレイパッケージの製造方法
KR20080029705A (ko) 적층 반도체 패키지
JPH11243162A (ja) 膨張緩衝用インサートを有するボールグリッドアレーパッケージとその製造方法
KR19980022524A (ko) 적층 칩 패키지 제조 방법
KR20080090199A (ko) 멀티 스택 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee